CN105575892B - 一种红外探测器铟柱的工艺方法 - Google Patents

一种红外探测器铟柱的工艺方法 Download PDF

Info

Publication number
CN105575892B
CN105575892B CN201510945699.3A CN201510945699A CN105575892B CN 105575892 B CN105575892 B CN 105575892B CN 201510945699 A CN201510945699 A CN 201510945699A CN 105575892 B CN105575892 B CN 105575892B
Authority
CN
China
Prior art keywords
photoresist
indium
chip
spin coating
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510945699.3A
Other languages
English (en)
Other versions
CN105575892A (zh
Inventor
黄立
金迎春
周文洪
刘斌
姚柏文
汪良衡
陈世锐
戴俊碧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUHAN HITECHE TECHNOLOGY Co Ltd
Original Assignee
WUHAN HITECHE TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUHAN HITECHE TECHNOLOGY Co Ltd filed Critical WUHAN HITECHE TECHNOLOGY Co Ltd
Priority to CN201510945699.3A priority Critical patent/CN105575892B/zh
Publication of CN105575892A publication Critical patent/CN105575892A/zh
Application granted granted Critical
Publication of CN105575892B publication Critical patent/CN105575892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本发明提供了一种红外探测器铟柱的工艺方法，包括在芯片上以叠加形式旋涂两层光刻胶，还包括先在芯片上旋涂一层负性光刻胶，再在负性光刻胶上旋涂一层反转光刻胶；通过有掩膜板曝光和无掩膜板曝光，使得芯片上两层光刻胶上半部断面轮廓呈梯形，下半部断面轮廓呈倒梯形；铟膜沉积，铟沉积窗口不会明显减小，铟柱呈平台状，有利于后续制成，藉由前述方法，解决了在芯片上制成平顶铟柱的技术问题，达成了易于制成、价格低廉及利于与外部设备结合的良好效果。

Description

一种红外探测器铟柱的工艺方法
技术领域
本发明为探测器技术领域，尤其是指提供一种红外探测器铟柱的工艺方法。
背景技术
红外探测器的光敏部分与读出电路部分是通过铟柱相连的。在日益提高的像素密度要求下，像素之间的距离越来越小，铟柱直径也随之减小，但是其高度不能降低。直径减小但高度不变的情况下，铟柱容易长成圆锥形，这是由于在铟沉积过程中，光刻胶掩膜上的铟除了变厚以外，还会侧向生长，导致沉积铟柱的窗口缩小，从而沉积出来的铟柱直径变小，最后变成锥形。一般情况下，铟的生长高度与铟底部直径达到1：1时，就已经形成尖锥。锥形的铟柱带来的问题是，在光敏材料与读出电路倒装焊的过程中，两边锥形铟柱在对向压力作用下很容易侧向滑移，导致两边铟柱连接不良甚至失效。
针对上述问题，目前的解决方案是降低铟柱的高度，这样铟柱顶部还有一定的小平台，在光敏材料与读出电路倒装焊时不会滑移。但由于光敏材料与读出电路均存在一定的不平整度，降低铟柱高度会导致光敏材料或读出电路下凹位置不能接触到，产生焊接不通的问题。
发明内容
为解决上述技术问题，本发明的主要目的在于提供一种红外探测器铟柱的工艺方法，其通过调整光刻技术，使光刻胶掩膜的轮廓上部有一个倒梯形扩口，在铟沉积的过程中，扩口消除了铟侧向生长导致窗口缩小的影响，在保证铟高度不变的情况下，铟柱顶部由尖锥变为具有一定面积的平台，在铟柱高度与底部直径大于1：1时，平台尺寸可保证在底部尺寸一半以上。具有平台的铟柱在倒装焊的过程不会产生滑移，保证了每对铟柱可靠、稳定的链接在一起。
为达成上述目的，本发明应用的技术方案：提供一种红外探测器铟柱的工艺方法，包括在芯片上以叠加形式旋涂两层光刻胶，还包括：
步骤一，先在芯片上旋涂一层负性光刻胶，再在负性光刻胶上旋涂一层反转光刻胶；
步骤二，通过有掩膜板曝光和无掩膜板曝光，使得芯片上两层光刻胶上半部断面轮廓呈梯形，下半部断面轮廓呈倒梯形；
步骤三，铟膜沉积，铟沉积窗口不会明显减小，铟柱呈平台状，有利于后续制成。
在本实施例中优选，旋涂负性光刻胶后烘干，再旋涂反转光刻胶并烘干。
在本实施例中优选，有掩膜版曝光并反转烘烤，被曝光的区域不被显影剂溶解；无掩膜曝光，反转光刻胶在有掩膜版曝光时没曝光区域被显影剂溶解，负性光刻胶对应区域虽然也被曝光，但是没有经过烘烤，同样也可以被显影剂溶解。
在本实施例中优选，光刻胶为AZ5214-E型光刻胶。
在本实施例中优选，将芯片上的光刻胶及光刻胶顶部铟膜剥离，芯片上呈现有平顶铟柱
本发明与现有技术相比，其有益的效果是：克服在常规铟制备过程中铟沉积(厚度增加、铟柱沉积窗口缩小，导致铟柱顶部越来越小，最后变成尖锥)所带来的倒装焊侧滑的技术问题。利用负性光刻胶本身的梯形轮廓特征使之容易剥离；利用可反转的光刻胶(本身为正性)的倒梯形轮廓来保证在铟厚度增加时窗口不会缩小，从而确保了铟柱顶部为符合要求的直径。二者结合使用，简单、经济、高效地制备出顶部有平台的铟柱，解决了上述锥形铟柱带来的倒装焊问题。
附图说明
图1包括旋涂负性光刻胶和可反转光刻胶的示意图。
图2是在图1的基础上光刻后的轮廓示意图。
图3是在以图2为基础铟蒸发后的轮廓示意图。
图4是在以图3为基础剥离去胶和胶上的铟后，留在片子上的铟柱示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明的技术方案，而不应当理解为对本发明的限制。
在本发明的描述中，术语“内”、“外”、“纵向”、“横向”、“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不应当理解为对本发明的限制。
请参阅图1并结合参阅图2至图4所示，本发明提供一种红外探测器铟柱的工艺方法，包括：
在芯片10上发叠加形式分别旋涂一层负性光刻胶20和可反转的光刻胶30。可反转的光刻胶30的特性是一次曝光后可以被显影剂溶解，但如果经过特定温度烘烤后，无法被显影剂溶解。因此旋涂两层光刻胶20、30的芯片10经过第一次掩膜版曝光并反转烘烤，被曝光的区域(掩膜版透明区)不可被显影剂溶解。同时对应区域下面的负性光刻胶20也因为被曝光并烘烤变得不可被溶解。再经过第二次全局无掩膜曝光，可反转光刻胶30第一次没曝光的区域就可以被显影剂溶解，负性光刻胶20对应区域虽然也被曝光，但是没有经过烘烤，同样也可以被显影剂溶解。
经前述步骤处理后的芯片10再经过显影剂显影，并通过一定温度烘烤，就可得到开有铟沉积窗口的图形(如图2)。由于可反转光刻胶30本身是一种正性光刻胶，烘烤后容易形成梯形扩口的轮廓，而负性光刻胶20因为本身向下扩口比较大，显影后的轮廓形貌则得以保持。因此铟沉积的窗口呈“哑铃状”。芯片10在沉积铟膜40过程中，因为可反转光刻胶30的倒梯形扩口形貌，消减了光刻胶上铟膜41横向生长带来的尺寸增加，相对而言保证了铟沉积窗口的尺寸不减小，这样铟柱42随着高度增加，顶部直径不会迅速变小呈尖锥，而是有一定尺寸的平台。经过剥离去掉光刻胶和光刻胶顶部的铟膜40后，得到图4所示的铟柱42。

Claims (5)

1.一种红外探测器铟柱的工艺方法，包括在芯片上以叠加形式旋涂两层光刻胶，其特征在于：工艺方法还包括：
步骤一，先在芯片上旋涂一层负性光刻胶，再在负性光刻胶上旋涂一层反转光刻胶；
步骤二，通过有掩膜板曝光和无掩膜板曝光，使得芯片上两层光刻胶上半部断面轮廓呈梯形，下半部断面轮廓呈倒梯形；
步骤三，铟膜沉积，铟沉积窗口不会明显减小，铟柱呈平台状，有利于后续制成。
2.如权利要求1所述的铟柱的工艺方法，其特征在于：旋涂负性光刻胶后烘干，再旋涂反转光刻胶并烘干。
3.如权利要求2所述的铟柱的工艺方法，其特征在于：有掩膜版曝光并反转烘烤，被曝光的区域不被显影剂溶解；无掩膜曝光，反转光刻胶在有掩膜版曝光时没曝光区域被显影剂溶解，负性光刻胶对应区域虽然也被曝光，但是没有经过烘烤，同样也可以被显影剂溶解。
4.如权利要求3所述的铟柱的工艺方法，其特征在于：光刻胶为AZ5214-E型光刻胶。
5.如权利要求1至4任一项所述的铟柱的工艺方法，其特征在于：将芯片上的光刻胶及光刻胶顶部铟膜剥离，芯片上呈现有平顶铟柱。
CN201510945699.3A 2015-12-17 2015-12-17 一种红外探测器铟柱的工艺方法 Active CN105575892B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510945699.3A CN105575892B (zh) 2015-12-17 2015-12-17 一种红外探测器铟柱的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510945699.3A CN105575892B (zh) 2015-12-17 2015-12-17 一种红外探测器铟柱的工艺方法

Publications (2)

Publication Number Publication Date
CN105575892A CN105575892A (zh) 2016-05-11
CN105575892B true CN105575892B (zh) 2018-04-03

Family

ID=55885876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510945699.3A Active CN105575892B (zh) 2015-12-17 2015-12-17 一种红外探测器铟柱的工艺方法

Country Status (1)

Country Link
CN (1) CN105575892B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652540B (zh) * 2020-07-01 2022-04-22 腾讯科技（深圳）有限公司 铟柱焊点的制备方法、芯片衬底及芯片
CN112652522B (zh) 2020-07-23 2022-05-03 腾讯科技（深圳）有限公司 光刻胶结构、图形化沉积层和半导体芯片及其制作方法
CN112635433B (zh) * 2020-12-18 2023-05-23 中国电子科技集团公司第四十四研究所 一种用于大面阵混成式焦平面的铟柱结构及制作方法
CN112992673B (zh) * 2021-05-10 2021-08-06 度亘激光技术（苏州）有限公司 制备半导体的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070112514A (ko) * 2006-05-22 2007-11-27 (주)비에이치세미콘 마스크 증착 공정에 사용되는 실리콘 마스크
CN101192522A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 栅极及其制造方法
CN105070651A (zh) * 2015-08-17 2015-11-18 Tcl集团股份有限公司 像素界定层结构和oled器件的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431486B2 (en) * 2010-08-10 2013-04-30 International Business Machines Corporation Interconnect structure for improved time dependent dielectric breakdown

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070112514A (ko) * 2006-05-22 2007-11-27 (주)비에이치세미콘 마스크 증착 공정에 사용되는 실리콘 마스크
CN101192522A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 栅极及其制造方法
CN105070651A (zh) * 2015-08-17 2015-11-18 Tcl集团股份有限公司 像素界定层结构和oled器件的制备方法

Also Published As

Publication number Publication date
CN105575892A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN105575892B (zh) 一种红外探测器铟柱的工艺方法
US20090130601A1 (en) Method for fabricating semiconductor device
US9691830B2 (en) Organic electroluminescent display panel, its manufacturing method and display device
JP2006324675A (ja) ピクセルのアレイを含むセンサおよびピクセル・センサ・アレイのマイクロレンズ構造を製作する方法（ピクセル・センサ用の接触するマイクロレンズ構造および製作方法）
US8835100B2 (en) Double patterning by PTD and NTD process
US10101661B2 (en) Multi-layer substrate, preparation method thereof and display device
CN102122113A (zh) 光刻方法
CN104701154A (zh) 一种使用化学收缩方法实现亚半微米t型栅的制备方法
US9490266B2 (en) Array substrate and method for producing the same and display apparatus
US9097975B2 (en) Double patterning by PTD and NTD process
WO2016161731A1 (zh) 阵列基板及其制备方法、显示装置
CN107942619A (zh) 光阻图案的形成方法以及刻蚀工艺、曝光设备
CN105334699A (zh) 通过重复曝光改进光刻胶形貌的方法
CN104009021A (zh) 一种用于光刻胶厚度摆动曲线测试的硅片及制作方法
CN104810259A (zh) 晶圆及其处理方法和半导体结构的形成方法
WO2018103751A1 (zh) 扇出型封装结构的制作方法
CN104779145B (zh) 掩膜板及其制备方法
CN102024686B (zh) 半导体制造工艺及用于此半导体制造工艺的设备
CN108305839A (zh) 植球工艺和封装工艺
KR101043343B1 (ko) 네거티브 포토레지스트를 이용한 에어브릿지 제조방법
CN209014904U (zh) 一种pcb板曝光胶片及使用该胶片进行曝光的pcb板
CN104020638B (zh) 掩膜板图形的形成方法和光刻及刻蚀方法
CN115312408A (zh) 用于竖直互连的电镀
WO2015176436A1 (zh) 下基板及其制造方法和液晶透镜
CN207624734U (zh) 掩模板和封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant