JP2008244478A - フォトマスク及びそれを用いるイメージセンサの製造方法 - Google Patents
フォトマスク及びそれを用いるイメージセンサの製造方法 Download PDFInfo
- Publication number
- JP2008244478A JP2008244478A JP2008069457A JP2008069457A JP2008244478A JP 2008244478 A JP2008244478 A JP 2008244478A JP 2008069457 A JP2008069457 A JP 2008069457A JP 2008069457 A JP2008069457 A JP 2008069457A JP 2008244478 A JP2008244478 A JP 2008244478A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- image sensor
- photoresist
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 18
- 230000007423 decrease Effects 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 37
- 238000012545 processing Methods 0.000 description 7
- 238000001000 micrograph Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Abstract
【課題】フォトダイオード上の絶縁膜をエッチングするとき、エッチングの境界部分の傾斜を最大限小さくして、後続の工程マージンの向上に適切なイメージセンサの製造方法と、これに用いられるフォトマスクを提供する。
【解決手段】イメージセンサの製造方法は、ロジック回路領域とピクセル領域との基板上に絶縁膜を形成するステップと、ピクセル領域３１０とロジック回路領域３２０との境界部分３３０において、前記ロジック回路領域から前記ピクセル領域へ進むにしたがって、小さな厚さを有するフォトレジストパターンを形成するステップと、前記絶縁膜をエッチバックするステップとを含む。
【選択図】図３
【解決手段】イメージセンサの製造方法は、ロジック回路領域とピクセル領域との基板上に絶縁膜を形成するステップと、ピクセル領域３１０とロジック回路領域３２０との境界部分３３０において、前記ロジック回路領域から前記ピクセル領域へ進むにしたがって、小さな厚さを有するフォトレジストパターンを形成するステップと、前記絶縁膜をエッチバックするステップとを含む。
【選択図】図３
Description
本発明は、イメージセンサ及びその製造方法に関し、特に、ＣＭＯＳ技術によって製造されるイメージセンサ（以下、簡単に「ＣＭＯＳイメージセンサ」とする）及びその製造方法に関する。
通常、ＣＭＯＳイメージセンサは、フォトダイオードを有するピクセル領域と、ピクセル信号の処理のためのロジック回路領域とに区分される。ピクセル領域の基板構造を具体的に説明すると、基板にフォトダイオードが構成され、フォトダイオード上には各種の層間絶縁及び素子の保護（ｐａｓｓｉｖａｔｉｏｎ）などのために、複数の絶縁層が積層される。そして、このような絶縁層上にカラー吸収のためのカラーフィルタと、光集束のためのマイクロレンズとが形成される。
一般的に、ピクセルのフォトダイオードに入射される受光量が多いほどイメージセンサの光感度特性が向上する。したがって、光感度の向上のためには、フォトダイオードの面積を大きくするか、又は、光をフォトダイオードにできるだけ集束させるように、フォーカスの長さを合わせなければならない。更に、フォトダイオードからマイクロレンズまでの距離を減少させて、フォトダイオードに入射される光の損失を最小化しなければならない。
しかし、イメージセンサのピクセル数の増加に伴って、フォトダイオードの面積は小さくなり、金属配線も多層に構成されることによって、フォトダイオード上の絶縁層の厚さは増加している。
したがって、従来は、フォトダイオードからマイクロレンズまでの距離を減少させるために、ピクセル領域上の絶縁膜を選択的にエッチングする方法を持続的に試みてきた。すなわち、ピクセル領域を露出させ、ロジック回路領域を覆うマスクパターンを形成して、ピクセル領域上の絶縁膜のみをエッチングする方法を試みている。
例えば、アメリカ特開第２００６／０１８３２６５号には、フォトダイオード上の不要な層間絶縁膜を減らして、マイクロレンズからフォトダイオードまでの距離を減少させる技術が開示されている。
しかし、従来技術のように、選択的エッチングによって絶縁膜を除去するという単純な方法は、エッチング後、エッチングの境界部分（ピクセル領域とロジック回路領域との境界）に７０゜程度の大きな傾斜が生じる。
図１は、ピクセル領域とロジック回路領域との境界部分における、エッチングされた絶縁膜の傾斜角を示す断面図である。フォトレジストパターン１２０は、ピクセル領域を露出させ、ロジック回路領域を覆っている。ピクセル領域上の絶縁膜１１０は、所定の厚さ分だけエッチングされる。このとき、通常、境界部分で傾斜エッチング（ｓｌｏｐｅ ｅｔｃｈ）を行っても、傾斜角は７０゜程度になる。
このように傾斜角が大きくなると、後続のカラーフィルタ用の膜を塗布するとき、均一度が悪化する。また、カラーフィルタの処理は、フィルタ用レジストを塗布して露光及び現像する方法を使用するが、当該露光時、急激な傾斜部で乱反射が非常に激しくなり、フォトリソグラフィの工程にも悪影響を及ぼす。
一方、傾斜角を減少させるために、絶縁膜のエッチング時、ポリマーを多量に発生させるドライエッチング条件などによって傾斜エッチングを行うことができるが、後続処理を円滑に行うための低い傾斜角が得難く、また、多量のポリマーは、後続の洗浄処理で除去されずに不純物（ｐａｒｔｉｃｌｅ）として働き、工程歩留まり及び素子の特性に悪影響を及ぼすという問題がある。
そこで、本発明は、上記のような従来技術の問題を解決するためになされたものであって、その目的は、フォトダイオード上の絶縁膜をエッチングするとき、エッチングの境界部分の傾斜を最大限に小さくして、後続の工程マージンの向上に適切なイメージセンサの製造方法を提供することにある。
また、本発明の他の目的は、フォトリソグラフィ時に用いられるフォトマスクを提供することにある。
上記目的を達成するための本発明は、ロジック回路領域とピクセル領域との基板上に絶縁膜を形成するステップと、前記絶縁膜上にフォトレジストを塗布するステップと、前記フォトレジストをパターニングすることによって、ピクセル領域を露出させ、前記ロジック回路領域を覆って、前記ピクセル領域と前記ロジック回路領域との境界部分において、前記ロジック回路領域から前記ピクセル領域へ進むにしたがって、徐々に小さな厚さを有するフォトレジストパターンを形成するステップと、前記フォトレジストパターンと前記絶縁膜とのエッチング率を実質的に同一にして、前記絶縁膜をエッチバックするステップとを含むイメージセンサの製造方法を提供する。
また、本発明は、イメージセンサのピクセル領域上の絶縁膜を選択的にエッチングするためのフォトリソグラフィ工程用フォトマスクにおいて、ピクセル領域に対応する領域であって、基板上のフォトレジストが全て除去される第１領域と、ロジック回路領域に対応する領域であって、前記基板上にフォトレジストが残留する第３領域と、前記ピクセル領域と前記ロジック回路領域との境界部分に対応する領域であって、前記第１領域から前記第３領域へ進むにしたがって、前記基板に伝達される露光量が徐々に減少するパターンを有する第２領域とを備えるフォトマスクを提供する。
更に、本発明は、ロジック回路領域とピクセル領域との基板上に絶縁膜を形成するステップと、前記絶縁膜上にフォトレジストを塗布するステップと、前記ピクセル領域と前記ロジック回路領域との境界部分に対応するパターンであって、前記ピクセル領域から前記ロジック回路領域へ進むにしたがって、基板に伝達される露光量が徐々に減少する前記パターンを有するフォトマスクを用意するステップと、前記フォトマスクを用いる露光処理によって前記フォトレジストをパターニングすることによって、前記ピクセル領域を露出させ、前記ロジック回路領域を覆って、前記ピクセル領域と前記ロジック回路領域との境界部分において、前記ロジック回路領域から前記ピクセル領域へ進むにしたがって、小さな厚さを有するフォトレジストパターンを形成するステップと、前記絶縁膜をエッチバックするステップとを含むイメージセンサの製造方法を提供する。
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施し得る程度に詳細に説明するために、本発明の最も好ましい実施形態を添付図面を参照して説明する。
図２Ａないし図２Ｃは、本発明の好ましい実施形態に係るイメージセンサの製造過程を示すもので、実際に実施形態にしたがって製造した試片の顕微鏡写真である。
試片は、０．１１μｍ級ＣＭＯＳイメージセンサの製造過程を適用したものである。写真は、ピクセル領域とロジック回路領域との境界部分を拡大して示すもので、境界部分の傾斜角が非常に緩やかになっていることが分かる。
図２Ａは、絶縁膜２１０上にｉ−Ｌｉｎｅ用ポジ型フォトレジストを約２７，０００Å塗布した後、本発明で提案するフォトマスクを用いて露光及び現像した状態である。本発明で提案するフォトマスクの形状については、図３を参照して後述する。絶縁膜２１０は、素子構造物の層間絶縁のための酸化物である。
露光は、ｉ−Ｌｉｎｅステッパ（ｓｔｅｐｐｅｒ）で、ＮＡは０．５５及びσは０．６０の照明条件、３３５０Ｊ／ｍ２の露光エネルギー、０μｍのフォーカスに設定した。ここで、ＮＡ及びσは、それぞれ光源の輝度及びイメージのコントラストに関係する要素である。このとき、フォーカスを０μｍに設定するのは、フォーカシングのために露光装置内部の基板の高さを調整する必要がないためである。
素子の種類、露光装備の種類などによって、フォトレジストの厚さと露光条件が変わり得るが、好ましい露光条件は、ＮＡは０．４〜０．７の範囲及びσは０．４〜０．８の範囲の照明条件、２０００Ｊ／ｍ２〜５０００Ｊ／ｍ２の範囲のエネルギーであり、このとき、フォーカスを０μｍに正確に設定しても良く、−１μｍ〜１μｍの範囲内でフォーカスが変化しても同じ結果が得られる。
図２Ａに示すように、本発明で提案したフォトマスクを用いて露光及び現像を行うと、ピクセル領域Ａのフォトレジストは除去され、ロジック回路領域Ｃにはパターニングされたフォトレジスト２２０が残留する。そして、境界部分Ｂにおけるパターニングされたフォトレジスト２２０の形状は、ピクセル領域Ａからロジック回路領域Ｃへ進むにしたがって、徐々に厚くなるパターンを有するが、非常に低い傾斜角になっていることが分かる。その傾斜角は、約０．５゜であり、好ましい傾斜角は、０．４゜〜１５゜の範囲である。
図２Ｂに示すように、パターニングされたフォトレジスト２２０と絶縁膜２１０とのエッチング率が実質的に同じ条件でエッチバックを行って、ピクセル領域Ａ上の絶縁膜２１０を所定の厚さ分だけエッチングしたとき、境界部分Ｂにおける、エッチングされた絶縁膜２１０’の傾斜は非常に緩やかになっている。
すなわち、エッチバックによって境界部分Ｂにパターニングされたフォトレジスト２２０の傾斜角が絶縁膜２１０に転写される。
エッチバック条件について具体的に説明すると、高圧力酸化膜エッチング装置（ｈｉｇｈ ｐｒｅｓｓｕｒｅ ｏｘｉｄｅ ｅｔｃｈｅｒ）を用いて、１０００ｍＴ（１３３，３２０Ｐａ）の圧力、８００Ｗのパワー、３０ｓｃｃｍのＣＨＦ３、３０ｓｃｃｍのＯ２、１０００ｓｃｃｍのＡｒで行う。絶縁膜は、通常４０，０００Å〜７０，０００Åの範囲の厚さを有するが、もし絶縁膜の厚さが４６，０００Åであれば、前記条件下でエッチバックを行ったとき、絶縁膜を約１５，０００Å減らすことができ、これは、絶縁膜の全体厚さの約３３％を減らすことになる。結局、本発明によれば、フォトダイオードからマイクロレンズまでの距離を、エッチバックを行う以前よりも約１５，０００Å減らすことができる。
素子の種類、エッチバック装置の種類などによって、エッチバックの条件が変わり得るが、好ましいエッチバック条件は、５０ｍＴ〜１５００ｍＴ（６，６６６Ｐａ〜１９９，９８０Ｐａ）の範囲の圧力、３００Ｗ〜１０００Ｗの範囲のパワー、１０ｓｃｃｍ〜５０ｓｃｃｍの範囲のＣＨＦ３、１０ｓｃｃｍ〜５０ｓｃｃｍの範囲のＯ２、３００ｓｃｃｍ〜１５００ｓｃｃｍの範囲のＡｒで行う。
エッチバック後、境界部分Ｂにおける、エッチングされた絶縁膜２１０’の傾斜角は、パターニングされたフォトレジスト２２０の傾斜角が実質そのまま転写されて、非常に低い傾斜角を有する。その傾斜角は、約０．５゜であり、カラーフィルタ処理のような後続処理において、段差による処理エラーを防止することができる。
図２Ｃは、カラーフィルタ用レジストの塗布及びパターニングによってカラーフィルタ２３０を形成した状態である。境界部分Ｂの傾斜角が非常に緩やかなため、カラーフィルタ用レジストの塗布時、その均一度が非常に優れ、非常に好ましい形状のカラーフィルタ２３０が形成される。
一方、本発明の実施形態において、乱反射を更に減らすために、フォトリソグラフィ工程時、絶縁膜とフォトレジストパターンとの間に反射防止膜を形成する処理を追加することができる。
また、絶縁膜２１０は、酸化物又は／及び窒化物であり得る。カラーフィルタの形成前に、エッチングされた絶縁膜２１０’上に素子保護膜を形成するなど、当業者に知られている一連の処理を追加することができる。
図３は、本発明の一実施形態に係るフォトマスクを示す平面図である。
同図に示すように、フォトマスクは、第１領域３１０と、第２領域３２０と、第３領域３３０とに区分されている。
第１領域３１０は、ピクセル領域に対応する領域であって、露光源が全て透過し、基板上のフォトレジストは全て除去される。
第３領域３３０は、ロジック回路領域に対応する領域であって、露光源が全て遮断され、基板上にフォトレジストが残留する。
第２領域３２０は、ピクセル領域とロジック回路領域との境界部分に対応する領域であって、第１領域３１０から第３領域３３０へ進むにしたがって、基板上に伝達される露光量が少なくなるように、フォトマスクはのこぎり歯状に形成される。このとき、のこぎり歯状のパターンは、自体の形状が基板上に転写されず、単に基板上で露光量の差をつけるのみである。このために、例えば、ｉ−Ｌｉｎｅ露光源を用いる場合、第２領域３２０に形成されたパターンのピッチは、０．２μｍが好ましい。露光源の種類によって、パターンのピッチは変えられるが、重要なことは、第２領域３２０のパターンが基板上に転写されてはならず、露光量の差をつけるためにのみピッチを決定しなければならない。また、フォトマスクにおける第２領域３２０の幅は、１００μｍ程度が好ましい。一方、第２領域３２０の角部は、辺部と同じ構造になるように４５゜で面取り接合（ｃｈａｍｆｅｒ ｊｏｉｎ）したパターンを有する。
したがって、このようなフォトマスクを用いて露光及び現像を行うと、図２Ａに示すように、境界部分Ｂで低い傾斜を有する非常に緩やかなフォトレジストパターン２２０を形成することができる。
図４Ａ及び図４Ｂは、本発明の他の実施形態に係るフォトマスクの形状を示すもので、ピクセル領域とロジック回路領域との境界部分に対応する領域のみを示す平面図である。
図４Ａに示すように、１つの基板内部における透光パターン４２の数は同じであるが、そのサイズＡ，２Ａ，４Ａによって露光量を調整することができる。
図４Ｂに示すように、同じサイズＡを有する透光パターン４２を倍数で配置して透光パターン４２の密度を調整することによって、露光量を調整することができる。
したがって、境界部分に対応する領域において、透光パターン４２の数が同じ場合、サイズの小さい透光パターン４２を配置するか、又は、透光パターン４２が同じサイズの場合、低い倍数を有するように配置して、ピクセル領域に対応する領域からロジック回路領域に対応する領域へ進むにしたがって、露光量が少なくなるようにする。また、図示していないが、境界部分に対応する領域で透光パターン４２の数及びサイズを用いて露光量を調整する。但し、前述したように、透光パターン４２のサイズＡ，２Ａ，４Ａは、その形状が基板上に転写されないピッチを有する。
本発明は、フォトダイオード上の不要な絶縁膜の厚さを減らして、受光効率を増大させる。また、絶縁膜のエッチング時、ピクセル領域とロジック回路領域との境界部分における傾斜角を非常に緩やかに形成して、後続のカラーフィルタ及びマイクロレンズの処理の際、薄膜の蒸着均一度を増大させるなど、工程マージンを増大できる効果がある。
本発明の技術思想は、前記好ましい実施形態にしたがって具体的に記述したが、前記実施形態は、その説明のためであって、それを制限するためではないことに注意しなければならない。また、本発明の技術分野における通常の専門家であれば、本発明の技術思想の範囲内で様々な実施形態が可能であることを理解することができる。
３１０ ピクセル領域に対応するフォトマスクの第１領域
３２０ ピクセル領域とロジック回路領域との境界部分に対応するフォトマスクの第２領域
３３０ ロジック回路領域に対応するフォトマスクの第３領域
３２０ ピクセル領域とロジック回路領域との境界部分に対応するフォトマスクの第２領域
３３０ ロジック回路領域に対応するフォトマスクの第３領域
Claims (24)
- ロジック回路領域とピクセル領域との基板上に絶縁膜を形成するステップと、
前記絶縁膜上にフォトレジストを塗布するステップと、
前記フォトレジストをパターニングすることによって、ピクセル領域を露出させ、前記ロジック回路領域を覆って、前記ピクセル領域と前記ロジック回路領域との境界部分において、前記ロジック回路領域から前記ピクセル領域へ進むにしたがって、徐々に小さな厚さを有するフォトレジストパターンを形成するステップと、
前記フォトレジストパターンと前記絶縁膜とのエッチング率を実質的に同一にして、前記絶縁膜をエッチバックするステップと
を含むことを特徴とするイメージセンサの製造方法。 - 前記フォトレジストを塗布するステップの前に、前記絶縁膜上に反射防止膜を形成するステップを更に含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
- 前記境界部分におけるフォトレジストパターンの前記傾斜が、
０．４゜〜１５゜の範囲であることを特徴とする請求項１に記載のイメージセンサの製造方法。 - 前記境界部分におけるフォトレジストパターンの前記傾斜が、
０．４゜〜１５゜の範囲であることを特徴とする請求項２に記載のイメージセンサの製造方法。 - 前記絶縁膜が、
酸化物であることを特徴とする請求項１に記載のイメージセンサの製造方法。 - 前記エッチバックが、
５０ｍＴ〜１５００ｍＴ（６，６６６Ｐａ〜１９９，９８０Ｐａ）の範囲の圧力、３００Ｗ〜１０００Ｗの範囲のパワー、１０ｓｃｃｍ〜５０ｓｃｃｍの範囲のＣＨＦ３、１０ｓｃｃｍ〜５０ｓｃｃｍの範囲のＯ２、３００ｓｃｃｍ〜１５００ｓｃｃｍの範囲のＡｒで行われることを特徴とする請求項５に記載のイメージセンサの製造方法。 - 前記絶縁膜の厚さが、
約４０，０００Å〜７０，０００Åの範囲であることを特徴とする請求項１に記載のイメージセンサの製造方法。 - 前記絶縁膜の厚さが、
好ましくは４６，０００Åであることを特徴とする請求項７に記載のイメージセンサの製造方法。 - 前記エッチバックが、
前記絶縁膜の全体厚さから約１５，０００Åを除去するように行われることを特徴とする請求項８に記載のイメージセンサの製造方法。 - 前記ピクセル領域で前記エッチバックされた絶縁膜上にカラーフィルタを形成するステップを更に含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
- 前記ピクセル領域で前記エッチバックされた絶縁膜上にカラーフィルタを形成するステップを更に含むことを特徴とする請求項２に記載のイメージセンサの製造方法。
- イメージセンサのピクセル領域上の絶縁膜を選択的にエッチングするためのフォトリソグラフィ工程用フォトマスクにおいて、
ピクセル領域に対応する領域であって、基板上のフォトレジストが全て除去される第１領域と、
ロジック回路領域に対応する領域であって、前記基板上にフォトレジストが残留する第３領域と、
前記ピクセル領域と前記ロジック回路領域との境界部分に対応する領域であって、前記第１領域から前記第３領域へ進むにしたがって、前記基板に伝達される露光量が徐々に減少するパターンを有する第２領域と
を備えることを特徴とするフォトマスク。 - 前記第１領域が、透光領域であり、
前記第３領域が、遮光領域であることを特徴とする請求項１２に記載のフォトマスク。 - 前記第２領域の前記パターンが、
基板上にその形状が転写されないピッチを有するこのぎり歯状のパターンであることを特徴とする請求項１２に記載のフォトマスク。 - 前記第２領域の角部が、
辺部と同じ構造になるように４５゜で面取り接合したパターンを有することを特徴とする請求項１４に記載のフォトマスク。 - 前記第２領域が、基板上に転写されないピッチを有する複数の透光パターンを有し、
前記第２領域内で前記透光パターンの数が一定する場合、そのサイズによって透光量を調整することを特徴とする請求項１２に記載のフォトマスク。 - 前記第２領域が、基板上に転写されないピッチを有する複数の透光パターンを有し、
前記第２領域内で前記透光パターンのサイズが一定する場合、配置される透光パターンの数によって透光量を調整することを特徴とする請求項１２に記載のフォトマスク。 - 前記第２領域が、基板上に転写されないピッチを有する複数の透光パターンを有し、
前記第２領域内で前記透光パターンのサイズ又は数によって透光量を調整することを特徴とする請求項１２に記載のフォトマスク。 - ロジック回路領域とピクセル領域との基板上に絶縁膜を形成するステップと、
前記絶縁膜上にフォトレジストを塗布するステップと、
前記ピクセル領域と前記ロジック回路領域との境界部分に対応するパターンであって、前記ピクセル領域から前記ロジック回路領域へ進むにしたがって、基板に伝達される露光量が徐々に減少する前記パターンを有するフォトマスクを用意するステップと、
前記フォトマスクを用いる露光処理によって前記フォトレジストをパターニングすることによって、前記ピクセル領域を露出させ、前記ロジック回路領域を覆って、前記ピクセル領域と前記ロジック回路領域との境界部分において、前記ロジック回路領域から前記ピクセル領域へ進むにしたがって、小さな厚さを有するフォトレジストパターンを形成するステップと、
前記絶縁膜をエッチバックするステップと
を含むことを特徴とするイメージセンサの製造方法。 - 前記フォトレジストを塗布するステップの前に、前記絶縁膜上に反射防止膜を形成するステップを更に含むことを特徴とする請求項１９に記載のイメージセンサの製造方法。
- 前記フォトレジストが、
ポジ型フォトレジストであることを特徴とする請求項１９に記載のイメージセンサの製造方法。 - 前記フォトレジストが、
ポジ型フォトレジストであることを特徴とする請求項２０に記載のイメージセンサの製造方法。 - 前記ピクセル領域で、前記エッチバックされた絶縁膜上にカラーフィルタを形成するステップを更に含むことを特徴とする請求項１９に記載のイメージセンサの製造方法。
- 前記ピクセル領域で、前記エッチバックされた絶縁膜上にカラーフィルタを形成するステップを更に含むことを特徴とする請求項２０に記載のイメージセンサの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070026821A KR100873275B1 (ko) | 2007-03-19 | 2007-03-19 | 이미지센서의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008244478A true JP2008244478A (ja) | 2008-10-09 |
| JP2008244478A5 JP2008244478A5 (ja) | 2010-11-18 |
Family
ID=39775146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008069457A Pending JP2008244478A (ja) | 2007-03-19 | 2008-03-18 | フォトマスク及びそれを用いるイメージセンサの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US8003307B2 (ja) |
| JP (1) | JP2008244478A (ja) |
| KR (1) | KR100873275B1 (ja) |
| CN (3) | CN101271864B (ja) |
| TW (2) | TWI364065B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015052754A (ja) * | 2013-09-09 | 2015-03-19 | 富士フイルム株式会社 | 樹脂硬化物の製造方法、並びにこれを用いた固体撮像素子および液晶表示装置の製造方法 |
| KR101820593B1 (ko) | 2015-04-06 | 2018-01-19 | 가부시키가이샤 재팬 디스프레이 | 표시장치의 제조 방법 및 표시장치 |
| US11469284B2 (en) | 2019-07-16 | 2022-10-11 | Samsung Display Co., Ltd. | Display apparatus, and apparatus for and method of manufacturing the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5651976B2 (ja) * | 2010-03-26 | 2015-01-14 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| CN102749801A (zh) * | 2012-06-29 | 2012-10-24 | 北京京东方光电科技有限公司 | 一种掩模板 |
| CN102830587A (zh) * | 2012-09-11 | 2012-12-19 | 京东方科技集团股份有限公司 | 一种掩模板、彩色滤光片、液晶显示设备及制作方法 |
| CN103149790B (zh) * | 2013-02-22 | 2014-10-08 | 京东方科技集团股份有限公司 | 掩模板 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58185850U (ja) * | 1982-06-07 | 1983-12-10 | 株式会社日立製作所 | ホトマスク |
| JPH04273475A (ja) | 1991-02-28 | 1992-09-29 | Sony Corp | 固体撮像装置の製造方法 |
| JPH0588335A (ja) * | 1991-02-20 | 1993-04-09 | American Teleph & Telegr Co <Att> | ワークピースに所定傾斜の傾斜面を形成する方法 |
| JPH0917991A (ja) * | 1995-06-22 | 1997-01-17 | Lg Semicon Co Ltd | 半導体素子の製造方法 |
| JPH0945968A (ja) | 1995-07-27 | 1997-02-14 | Idoutai Tsushin Sentan Gijutsu Kenkyusho:Kk | 超伝導薄膜を用いた回路およびその製造方法 |
| JP2003287608A (ja) * | 2002-03-22 | 2003-10-10 | Ind Technol Res Inst | 拡散反射板の製法 |
| JP2003295166A (ja) | 2002-04-01 | 2003-10-15 | Seiko Epson Corp | 電気光学装置の製造方法及び電気光学装置並びに電子機器 |
| JP2004055669A (ja) * | 2002-07-17 | 2004-02-19 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
| JP2004071931A (ja) * | 2002-08-08 | 2004-03-04 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2004117788A (ja) * | 2002-09-26 | 2004-04-15 | Hitachi Metals Ltd | 頂点指示マーカー付きレンズおよびその製造方法 |
| JP2004273791A (ja) * | 2003-03-10 | 2004-09-30 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
| JP2006229206A (ja) * | 2005-02-14 | 2006-08-31 | Samsung Electronics Co Ltd | 向上された感度を有するイメージセンサ及びその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58185850A (ja) | 1982-04-26 | 1983-10-29 | 株式会社熊谷組 | タイル張り施工法 |
| KR970022517A (ko) * | 1995-10-16 | 1997-05-28 | 김광호 | 포토마스크 및 그 제조방법 |
| KR100209752B1 (ko) * | 1996-05-16 | 1999-07-15 | 구본준 | 마이크로 렌즈 패턴용 마스크 |
| KR100229611B1 (ko) * | 1996-06-12 | 1999-11-15 | 구자홍 | 액정표시장치의 제조방법 |
| KR20010086625A (ko) * | 2000-02-15 | 2001-09-15 | 윤종용 | 반도체 메모리 소자의 층간절연막 평탄화 방법 |
| US6746901B2 (en) * | 2000-05-12 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
| KR100450935B1 (ko) * | 2002-07-03 | 2004-10-02 | 삼성전자주식회사 | 테이퍼형 광도파로 제조방법 |
| JP4040481B2 (ja) * | 2003-01-22 | 2008-01-30 | キヤノン株式会社 | ３次元構造形成方法 |
| US6828068B2 (en) * | 2003-01-23 | 2004-12-07 | Photronics, Inc. | Binary half tone photomasks and microscopic three-dimensional devices and method of fabricating the same |
| US20050003659A1 (en) * | 2003-07-03 | 2005-01-06 | Tower Semiconductor Ltd. | Transparent inter-metal dielectric stack for CMOS image sensors |
| KR100672699B1 (ko) * | 2004-12-29 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100807214B1 (ko) * | 2005-02-14 | 2008-03-03 | 삼성전자주식회사 | 향상된 감도를 갖는 이미지 센서 및 그 제조 방법 |
| KR100649861B1 (ko) * | 2005-12-22 | 2006-11-27 | 매그나칩 반도체 유한회사 | 이미지 센서 제조방법 |
| JP2007305746A (ja) * | 2006-05-10 | 2007-11-22 | Fujifilm Corp | 半導体素子の製造方法及び半導体素子 |
| US7781781B2 (en) * | 2006-11-17 | 2010-08-24 | International Business Machines Corporation | CMOS imager array with recessed dielectric |
-
2007
- 2007-03-19 KR KR1020070026821A patent/KR100873275B1/ko active IP Right Grant
-
2008
- 2008-03-17 US US12/076,334 patent/US8003307B2/en active Active
- 2008-03-18 JP JP2008069457A patent/JP2008244478A/ja active Pending
- 2008-03-19 CN CN200810087507XA patent/CN101271864B/zh active Active
- 2008-03-19 CN CN201110172539.1A patent/CN102270651B/zh active Active
- 2008-03-19 TW TW097109680A patent/TWI364065B/zh active
- 2008-03-19 TW TW101104203A patent/TWI541987B/zh active
- 2008-03-19 CN CN2012101886241A patent/CN102820310A/zh active Pending
-
2011
- 2011-08-08 US US13/205,241 patent/US8318389B2/en active Active
- 2011-08-08 US US13/205,285 patent/US20110291214A1/en not_active Abandoned
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58185850U (ja) * | 1982-06-07 | 1983-12-10 | 株式会社日立製作所 | ホトマスク |
| JPH0588335A (ja) * | 1991-02-20 | 1993-04-09 | American Teleph & Telegr Co <Att> | ワークピースに所定傾斜の傾斜面を形成する方法 |
| JPH04273475A (ja) | 1991-02-28 | 1992-09-29 | Sony Corp | 固体撮像装置の製造方法 |
| JPH0917991A (ja) * | 1995-06-22 | 1997-01-17 | Lg Semicon Co Ltd | 半導体素子の製造方法 |
| JPH0945968A (ja) | 1995-07-27 | 1997-02-14 | Idoutai Tsushin Sentan Gijutsu Kenkyusho:Kk | 超伝導薄膜を用いた回路およびその製造方法 |
| JP2003287608A (ja) * | 2002-03-22 | 2003-10-10 | Ind Technol Res Inst | 拡散反射板の製法 |
| JP2003295166A (ja) | 2002-04-01 | 2003-10-15 | Seiko Epson Corp | 電気光学装置の製造方法及び電気光学装置並びに電子機器 |
| JP2004055669A (ja) * | 2002-07-17 | 2004-02-19 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその製造方法 |
| JP2004071931A (ja) * | 2002-08-08 | 2004-03-04 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2004117788A (ja) * | 2002-09-26 | 2004-04-15 | Hitachi Metals Ltd | 頂点指示マーカー付きレンズおよびその製造方法 |
| JP2004273791A (ja) * | 2003-03-10 | 2004-09-30 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
| JP2006229206A (ja) * | 2005-02-14 | 2006-08-31 | Samsung Electronics Co Ltd | 向上された感度を有するイメージセンサ及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015052754A (ja) * | 2013-09-09 | 2015-03-19 | 富士フイルム株式会社 | 樹脂硬化物の製造方法、並びにこれを用いた固体撮像素子および液晶表示装置の製造方法 |
| KR101820593B1 (ko) | 2015-04-06 | 2018-01-19 | 가부시키가이샤 재팬 디스프레이 | 표시장치의 제조 방법 및 표시장치 |
| US11469284B2 (en) | 2019-07-16 | 2022-10-11 | Samsung Display Co., Ltd. | Display apparatus, and apparatus for and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100873275B1 (ko) | 2008-12-11 |
| TW201222803A (en) | 2012-06-01 |
| CN102270651B (zh) | 2014-05-14 |
| KR20080085385A (ko) | 2008-09-24 |
| CN101271864B (zh) | 2012-07-18 |
| TWI364065B (en) | 2012-05-11 |
| CN102270651A (zh) | 2011-12-07 |
| US8318389B2 (en) | 2012-11-27 |
| CN102820310A (zh) | 2012-12-12 |
| US20110294046A1 (en) | 2011-12-01 |
| CN101271864A (zh) | 2008-09-24 |
| US8003307B2 (en) | 2011-08-23 |
| TWI541987B (zh) | 2016-07-11 |
| US20080233674A1 (en) | 2008-09-25 |
| TW200845126A (en) | 2008-11-16 |
| US20110291214A1 (en) | 2011-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8309463B2 (en) | Method for forming fine pattern in semiconductor device | |
| JP2008244478A (ja) | フォトマスク及びそれを用いるイメージセンサの製造方法 | |
| US8012675B2 (en) | Method of patterning target layer on substrate | |
| US20060292731A1 (en) | CMOS image sensor and manufacturing method thereof | |
| US20070082296A1 (en) | Method of forming micro-patterns using multiple photolithography process | |
| JPH06224398A (ja) | 固体撮像素子及びその製造方法 | |
| KR100698071B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| TWI414001B (zh) | 用於對材料層進行圖案化之方法 | |
| JP7119557B2 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| JP2008244478A5 (ja) | ||
| US20060257749A1 (en) | Method for reducing critical dimension | |
| KR100907898B1 (ko) | 반도체 소자 제조 방법 | |
| JP2009164563A (ja) | 半導体素子のパターン形成方法 | |
| JP4834235B2 (ja) | グレートーン露光用フォトマスク | |
| JP2007149768A (ja) | 半導体装置の製造方法 | |
| KR20090001078A (ko) | 반도체 소자의 얼라인먼트 키 형성 방법 | |
| KR100861196B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20090035234A (ko) | 반도체 소자의 금속패턴 형성방법 | |
| JPH04291345A (ja) | パターン形成方法 | |
| KR100505421B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| JPH09139484A (ja) | 固体撮像素子の製造方法 | |
| KR100365751B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100905193B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100658937B1 (ko) | 포토레지스트막패턴 형성방법 | |
| JP2005189710A (ja) | カラーフィルタの製造方法、固体撮像装置およびカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090624 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100930 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100930 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130828 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130904 |