KR20090035234A - 반도체 소자의 금속패턴 형성방법 - Google Patents

반도체 소자의 금속패턴 형성방법 Download PDF

Info

Publication number
KR20090035234A
KR20090035234A KR1020070100381A KR20070100381A KR20090035234A KR 20090035234 A KR20090035234 A KR 20090035234A KR 1020070100381 A KR1020070100381 A KR 1020070100381A KR 20070100381 A KR20070100381 A KR 20070100381A KR 20090035234 A KR20090035234 A KR 20090035234A
Authority
KR
South Korea
Prior art keywords
photoresist
metal layer
coating
forming
semiconductor device
Prior art date
Application number
KR1020070100381A
Other languages
English (en)
Other versions
KR100909138B1 (ko
Inventor
전행림
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070100381A priority Critical patent/KR100909138B1/ko
Publication of KR20090035234A publication Critical patent/KR20090035234A/ko
Application granted granted Critical
Publication of KR100909138B1 publication Critical patent/KR100909138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 금속패턴 형성방법에 관한 것으로서, 해결하고자 하는 기술적 과제는 난반사 방지막 대신에 흡수계수가 높은 포토레지스트를 코팅하여, 공정 마진을 확보하고 금속패턴을 정확하고 미세하게 구현하는 데 있다.
이를 위해 본 발명은 반도체 기판 상에 금속층을 형성하는 금속층 형성 단계와, 금속층 상에 흡수 계수가 0.4 내지 0.6인 포토레지스트를 코팅하는 포토레지스트 코팅 단계와, 포토레지스트를 노광 및 현상하여 포토레지스트를 패터닝하는 포토레지스트 패터닝 단계와, 금속층을 식각하는 금속층 식각 단계와, 포토레지스트를 제거하는 포토레지스트 제거 단계를 포함하는 반도체 소자의 금속패턴 형성방법을 개시한다.
반도체, 금속, 난반사, 방지막, 포토레지스트 , 흡수 계수

Description

반도체 소자의 금속패턴 형성방법{FABRICATING METHOD OF METAL PATTERN OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속패턴 형성방법에 관한 것으로서, 보다 상세하게는 난반사 방지막 대신에 흡수 계수가 높은 포토레지스트를 코팅하여 공정 마진을 확보하고, 금속패턴을 정확하고 미세하게 구현할 수 있는 반도체 소자의 금속패턴 형성방법에 관한 것이다.
반도체 소자의 금속패턴 형성방법에서는 반도체 기판에 금속패턴을 형성하기 위해 포토레지스트를 마스크로 이용하여 식각 공정이나 이온주입 공정 등을 수행하고 있다. 통상적으로 포토레지스트 패턴은 포토레지스트를 코팅하고 노광 마스크를 이용하여 이를 노광한 후 현상하는 포토리소그라피 공정에 의해 형성하는데, 반도체 소자의 고집적화에 따라 패턴의 선폭이 점점 더 감소하면서 포토레지스트 패턴의 정확하고 미세한 CD(Critical Dimensition) 제어가 요구되고 있다.
그런데 포토레지스트 노광 공정 시, 하부 금속층에서 반사되어 포토레지스트 내로 입사하는 빛에 의해 포토레지스트 내에서 빛의 다중간섭 현상이 발생한다. 이로 인해, 포토레지스트 패턴에 미세한 입자, 먼지 등의 파티클(particle)이 생겨 패턴 불량이 발생한다. 더불어, 반도체 기판에 단차가 존재하는 경우에는 단차 부분에서 포토레지스트의 두께가 불균일하여 샛길 반사나 표면 그레인에 의한 광 산란 등이 발생하여 노광되어야 할 부분이 노광되지 않거나 노광되지 않아야 할 부분이 노광되어 포토레지스트 패턴의 형상이 변형되는 노칭(notching) 현상이 발생하는 문제가 있다. 이러한 패턴 불량 및 노칭 현상의 발생은 정확한 CD 구현이 어려울 뿐만 아니라, 공정 마진(margin) 부족 현상을 가져온다.
이와 같은 문제를 해결하기 위해, 금속층과 포토레지스트 사이에 난반사 방지막(Anti-Reflecitive Coating ; ARC)을 형성하여, 금속층에서 반사된 빛이 포토레지스트 내부로 입사되지 못하도록 하는 방법을 적용할 수 있다. 상기 난반사 방지막은 초고집적 반도체를 생산하는데 필수적인 0.18㎛ 이하의 미세회로를 안정적으로 형성시키기 위해 사용되는 얇은 광흡수 감광재료층으로 반도체 광미세 회로 가공(lithography)공정에 사용되고 있으며, 기존의 공정에 사용되고 있는 고해상도 포토레지스트 재료와 상호 접착 계면 및 광 특성이 잘 맞아야한다. 이와 같은, 난반사 방지막은 포토레지스트의 상단에 코팅시 Tarc(top arc)막이라 하고 하단에 코팅시 barc(bottom arc)막으로 구분되는데, 현재의 고집적 반도체 공정에서는 barc 재료가 많이 사용되고 있다.
한편, 상기 금속층과 포토레지스트의 층간 사이에 난반사 방지막을 적용하였으나, 난반사 방지막을 사용하지 않은 공정보다 스크랩 율(scrap ratio)이 6배나 높아지는 현상이 발생한다. 여기서, 스크랩 률은 ARC 적용 또는 NoARC 적용 시, 스크랩 wafer에 대한 생산 wafer의 비율을 나타내는 것이기 때문에, 스크랩 률이 높 아질수록 생산 수율이 감소한다. 따라서, 난반사 방지막을 적용하면 재조 비용이 더 소비되고, 난반사 방지막으로 인해 공정이 더 복잡해지는 문제가 발생한다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 반도체 소자의 난반사 방지막 대신에 흡수 계수가 높은 포토레지스트를 코팅하여 공정 마진을 향상시킬 수 있으며, 금속패턴을 정확하고 미세하게 구현할 수 있는 반도체 소자의 금속패턴 형성방법을 제공하는 데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 소자의 금속패턴 형성방법은 반도체 기판 상에 금속층을 형성하는 금속층 형성 단계와, 상기 금속층 상에 흡수 계수가 0.4 내지 0.6인 포토레지스트를 코팅하는 포토레지스트 코팅 단계와 상기 포토레지스트를 노광 및 현상하여 상기 포토레지스트를 패터닝하는 포토레지스트 패터닝 단계와, 상기 금속층을 식각하는 금속층 식각 단계와, 상기 포토레지스트를 제거하는 포토레지스트 제거 단계를 포함할 수 있다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 또다른 반도체 소자의 금속패턴 형성 방법은 반도체 기판 상에 금속층을 형성하는 금속층 형성 단계와, 상기 금속층 상에 흡수 계수가 0.4 내지 0.6인 제1포토레지스트를 코팅하는 제1포토레지스트 코팅 단계와, 상기 제1포토레지스트 상에 제2포토레지스트를 코팅하는 제2포토레지스트 코팅 단계와, 상기 제1포토레지스트 및 상기 제2포토레지스트를 노광 및 현상으로 패터닝하는 포토레지스트 패터닝 단계와, 상기 금속층을 식각하는 금속층 식각 단계와, 상기 제1포토레지스트 및 상기 제2포토레지스트를 제거하는 포토레지스트 제거 단계를 포함할 수 있다.
상기 제2포토레지스트의 흡수 계수는 상기 제1포토레지스트의 흡수 계수보다 더 낮게 이루어질 수 있다.
상기 제2포토레지스트는 흡수 계수가 0.1 내지 0.3으로 이루어질 수 있다.
상술한 바와 같이, 본 발명에 의한 반도체 소자의 금속패턴 형성방법은 흡수 계수가 0.4 내지 0.6인 포토레지스트를 코팅함으로써 공정 마진을 향상시킬 수 있고, 제조 비용을 절감할 수 있다. 또한, 불균일한 금속층 표면을 평탄화시킴으로써, 노칭 현상을 방지함과 동시에 금속패턴을 정확하고 미세하게 구현할 수 있는 효과가 있다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 소자의 금속패턴 형성방법의 순서도가 도시되어 있다.
도 1에 도시된 바와 같이 본 발명의 일실시예에 따른 반도체 소자의 금속패턴 형성방법은 금속층 형성 단계(S1)와, 포토레지스트 코팅 단계(S2)와, 포토레지 스트 패터닝 단계(S3)와, 금속층 식각 단계(S4)와, 포토레지스트 제거 단계(S5)를 포함한다.
도 2a 내지 2e를 참조하면, 도 1에 도시된 본 발명의 일실시예에 따른 반도체 소자의 금속패턴 형성방법을 도시한 단면도가 도시되어 있다. 도 1에 도시된 반도체 소자의 금속패턴 형성방법을 도 2a 내지 도 2e의 단면도를 이용하여 자세히 설명하고자 한다.
도 2a는 상기 금속층 형성 단계(S1)를 도시한 단면도이고, 도 2b는 상기 포토레지스트 형성 단계(S2)를 도시한 단면도이고, 도 2c는 상기 포토레지스트 패터닝 단계(S3)를 도시한 단면도이고, 도 2d는 상기 금속층 식각 단계(S4)를 도시한 단면도이고, 도 2e는 상기 포토레지스트 제거 단계(S5)를 도시한 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 상기 금속층 형성 단계(S1)에서는 반도체 기판(11) 상에 금속층(13)을 형성한다. 이때, 금속층(13)은 얇은 두께의 알루미늄(Al) 금속으로 이루어진다. 이러한 금속층(13)을 형성하기 위한 형성 방법으로는 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition), 스퍼터링 및 그 등가 방법 중 선택된 어느 하나의 방법으로 형성될 수 있으나, 이러한 방법으로 본 발명을 한정하는 것은 아니다. 이와 같이, 금속층(13)은 알루미늄 금속으로 이루어지는데, 그표면은 불균일한 면으로 이루어질 수 있다. 이로 인해, 식각 공정을 할 경우 난반사에 의해 노칭 현상이 발생할 수 있다.
따라서, 도 2b에 도시된 바와 같이, 상기 포토레지스트 코팅 단계(S2)에서는 상기 금속층(13) 상에 난반사 방지막 대신의 역할을 할 수 있는 포토레지스트(15)를 코팅한다. 이때, 포토레지스트(15)는 불균일한 표면으로 이루어진 금속층(13)으로 인한 난반사를 방지하기 위해, 높은 흡수 계수를 갖도록 선정될 수 있다. 그러므로, 상기 포토레지스트(15)는 기존의 포토레지스트 보다 광을 흡수하는 흡수률이 큰 광흡수 감광재료층의 역할을 할 수 있다. 이러한 포토레지스트(15)는 노브락계 수지, 감광제, 용제, PHS(poly hydroxy stren e)계 및 그 등가물 중 선택된 어느 하나로 형성할 수 있으나 여기서 그 재질을 한정하는 것은 아니다.
다음, 도 2c에 도시된 바와 같이, 상기 포토레지스트 패터닝 단계(S3)에서는 상기 금속층(13) 상에 코팅된 상기 포토레지스트(15)를 패터닝한다. 이와 같은 포토레지스트(15)는 노광 및 현상 공정을 통하여, 상기 금속층(13)의 소정 영역을 노출시키는 패턴으로 형성된다. 여기서, 포토레지스트(15)를 패터닝 하기 위한 노광 공정 시, 표면이 불균일한 금속층(13)에 난반사가 일어나는 것을 막기 위해, 흡수계수가 0.4 내지 0.6으로 조절된 상기 포토레지스트(15)를 사용한다.
따라서, 상기 포토레지스트(15)는 기존의 포토레지스트의 흡수 계수가 0.1 내지 0.3에서 0.4 내지 0.6으로 보다 높게 조절하여, 포토레지스트(15)의 평탄화 특성을 향상시킬 수 있다. 이때, 포토레지스트(15)의 흡수 계수가 0.4 미만일 경우에는, 반도체 소자의 난반사 방지막의 흡수계수에 도달하지 못하기 때문에, 포토레지스트(15)의 하부에 형성된 불균일한 금속층(13)의 평탄화가 완전히 이루어지기 어려울 수 있다. 또한, 0.6 이상일 경우에는 난반사 방지막의 흡수계수보다 더욱 높아지기 때문에, 반사 빛이 포토레지스트(15)의 밑부분까지 도달하지 못해 포토레지스트(15)가 남을 뿐만 아니라, 패터닝 공정시, 패터닝이 어려울 수 있다. 이와 같은 포토레지스트(15)는 노브락계 수지, 감광제, 용제, PHS(poly hydroxy strene)계 및 그 등가물 중에서 레진과 PAC(Photo active Compound)에 의한 에너지 흡수계수를 각각 변화시켜 흡수 계수를 0.4 내지 0.6으로 조절할 수 있다. 그러므로, 흡수계수가 높은 포토레지스트(15)는 노광 공정시, 상기 금속층(13)으로부터 입사(入射)되는 광 에너지에 대한 흡수율이 우수한 난반사 방지막으로 이용될 수 있다. 더불어, 상기 포토레지스트(15)는 종래의 금속층/난반사방지막/포토레지스트 형성방법에서 난반사방지막/포토레지스트의 역할을 동시에 수행하기 때문에 공정의 단가 절감 및 생산 수율을 높여 공정 마진을 보다 늘릴 수 있다.
다음, 도 2d에 도시된 바와 같이, 상기 금속층 식각 단계(S4)에서는 상기 포토레지스트(15)를 마스크로 이용하여 금속층(13)을 식각한다. 이와 같은 금속층(13)은 건식 에칭(dry etch)방식 또는 습식 에칭(wet etch)방식 중 어느 하나를 이용하여 식각할 수 있다.
마지막으로, 도 2e에 도시된 바와 같이, 상기 포토레지스트 제거 단계(S5)에서는 상기 금속층(13)에 적층되어 있는 상기 포토레지스트(15)를 제거한다. 이와 같은 포토레지스트(15)는 황산용액, 플라즈마 및 그 등가물로 선택된 어느 하나로 제거할 수 있으나, 여기서 그 제거 물질을 한정하는 것은 아니다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 반도체 소자의 금속패턴 형 성방법의 순서도가 도시되어 있다.
도 3은 도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 소자의 금속패턴 형성방법은 금속층 형성 단계(S1)와, 포토레지스트 코팅 단계(S20)와, 포토레지스트 패터닝 단계(S3)와, 금속층 식각 단계(S4)와, 포토레지스트 제거 단계(S5)를 포함한다.
도 4a 내지 4e를 참조하면, 도 3에 도시된 본 발명의 다른 실시예에 따른 반도체 소자의 금속패턴 형성방법을 도시한 단면도가 도시되어 있다. 도 3에 도시된 반도체 소자의 금속패턴 형성방법을 도 4a 내지 도 4e의 단면도를 이용하여 자세히 설명하고자 한다.
도 4a는 상기 금속층 형성 단계(S1)를 도시한 단면도이고, 도 4b는 상기 포토레지스트 코팅 단계(S20)를 도시한 단면도이고, 도 4c는 상기 포토레지스트 패터닝 단계(S3)를 도시한 단면도이고, 도 4d는 상기 금속층 식각 단계(S4)를 도시한 단면도이고, 도 4e는 상기 포토레지스트 제거 단계(S5)를 도시한 단면도이다.
도 4a 내지 도 4e에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 소자의 금속패턴 형성방법은 도 4a 내지 도 4e에 대응하여, 금속층 형성 단계(S1)와, 포토레지스트 코팅 단계(S20)와, 포토레지스트 패터닝 단계(S3)와, 금속층 식각 단계(S4)와, 포토레지스트 제거 단계(S5)를 포함한다.
먼저, 도 4a에 도시된 바와 같이, 상기 금속층 형성 단계(S1)에서는 반도체 기판(11) 상에 금속층(13)을 형성한다. 이때, 금속층(13)은 얇은 두께의 알루미 늄(Al) 금속으로 이루어진다. 이러한 금속층(13)을 형성하기 위한 형성 방법으로는 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition), 스퍼터링 및 그 등가 방법 중 선택된 어느 하나의 방법으로 형성된다. 이와 같이, 금속층(13)은 알루미늄 금속으로 이루어진 층으로써, 소정의 단차가 존재하는 불균일한 표면으로 이루어질 수 있다. 이로 인해, 식각 공정을 할 경우 난반사에 의해 노칭 현상을 발생시킬 수 있다.
도 4b에 도시된 바와 같이, 상기 포토레지스트 코팅 단계(S20)에서, 난반사 방지막 대신의 역할을 할 수 있는 제1포토레지스트 코팅 단계(S21) 및 제2포토레지스트 코팅 단계(S22)를 포함한다. 이러한, 포토레지스트 코팅 단계(S2)에서는 먼저, 상기 금속층(13) 상에 제1포토레지스트(25)를 코팅하고 이후, 상기 제1포토레지스트(25) 상에 제2포토레지스트(26)를 코팅하는 이중 코팅이 이루어진다. 이때, 상기 제1포토레지스트(25)는 불균일한 표면으로 이루어진 금속층(13)으로 인한 난반사를 방지하기 위해, 상대적으로 높은 흡수계수를 갖도록 선정될 수 있다. 이후 제1포토레지스트(15) 상에 통상의 제2포토레지스트(15)를 코팅해줌으로써, 상기 금속층(13)에 평탄화 특성을 더욱 향상시킬 수 있다.
다음, 도 4c에 도시된 바와 같이, 상기 포토레지스트 패터닝 단계(S3)에서는 상기 금속층(13) 상에 코팅된 상기 제1포토레지스트(25)와, 상기 제1포토레지스트 (25)상에 코팅된 상기 제2포토레지스트(26)를 동시에 패터닝한다. 이와 같은 제1포토레지스트(25) 및 제2포토레지스트(26)는 노광 및 현상 공정을 통하여, 금속층(13)을 노출시키는 제1포토레지스트(25) 및 제2포토레지스트(26) 패턴으로 형성 된다.
여기서, 포토레지스트(15)를 패터닝 하기 위한 노광 공정 시, 표면이 불균일한 금속층(13)에 난반사가 일어나는 것을 막기 위해, 상기 제1포토레지스트(25)의 흡수 계수는 0.4 내지 0.6으로 조절할 수 있다. 이때, 제1포토레지스트(25)의 흡수계수가 0.4 미만일 경우에는, 반도체 소자의 난반사 방지막의 흡수계수에 도달하지 못하기 때문에, 포토레지스트(15)의 하부에 형성된 불균일한 금속층(13)의 평탄화가 완전히 이루어지기 어려울 수 있다. 또한, 0.6 이상일 경우에는 난반사 방지막의 흡수계수보다 더욱 높아지기 때문에, 반사 빛이 제1포토레지스트(25)의 밑부분까지 도달하지 못해 제1포토레지스트(25)가 남을 뿐만 아니라, 패터닝 공정시, 패터닝이 어려울 수 있다. 이와 같은 제1포토레지스트(25)는 노브락계 수지, 감광제, 용제, PHS(poly hydroxy strene)계 및 그 등가물 중에서 레진과 PAC(Photo active Compound)에 의한 에너지 흡수 계수를 각각 변화시켜 흡수 계수를 0.4 내지 0.6으로 조절할 수 있다. 따라서, 상기 제1포토레지스트(25)의 흡수 계수는 반도체 소자의 난반사 방지막의 흡수계수와 같거나 보다 크게 이루어질 수 있다. 여기서, 상기 제1포토레지스트(25)의 상에 흡수 계수가 0.1 내지 0.3인 제2포토레지스트(26)를 더 코팅하여 이중으로 코팅함으로써, 평탄화 특성이 더욱 좋아질 수 있다.
상기 제2포토레지스트(26)는 흡수 계수가 0.1 내지 0.3이며 노브락계 수지, 감광제, 용제, PHS(poly hydroxy stren e)계 및 그 등가물 중 선택된 어느 하나로 형성할 수 있으나 여기서 그 재질을 한정하는 것은 아니다. 또한, 제2포토레지스트(26)는 상기 제1포토레지스트(25) 상에 스핀 코팅, 롤러식 도포 및 그 등가 방법 중 선택된 어느 하나의 방법에 의해 형성될 수 있으며, 여기서 그 방법을 한정하는 것은 아니다.
이와 같이, 상기 금속층(13) 상에 흡수 계수가 0.4 내지 0.6인 상기 제1포토레지스트(25)와 흡수 계수가 0.1 내지 0.3인 제2포토레지스트(26)로 이중 코팅을 함으로써, 불균일한 금속층(13)을 평탄화시켜주는 평탄화 특성이 보다 더 향상됨과 동시에 보다 안정되게 난반사를 줄여, 패턴의 불량을 없앨 수 있다.
다음, 도 4d에 도시된 바와 같이, 상기 금속층 식각 단계(S4)에서는 상기 제1포토레지스트(25) 및 제2포토레지스트(26)를 마스크로 이용하여 금속층(13)을 식각한다. 이와 같은 금속층(13)은 건식 에칭(dry etch)방식 또는 습식 에칭(wet etch)방식 중 어느 하나를 이용하여 식각할 수 있다.
마지막으로, 도 4e에 도시된 바와 같이, 상기 포토레지스트 제거 단계(S5)에서는 상기 금속층(13)에 적층되어 있는 상기 제1포토레지스트(25) 및 제2포토레지스트(26)를 동시에 제거한다. 이와 같은 제1포토레지스트(25) 및 제2포토레지스트(26)는 황산용액, 플라즈마 및 그 등가물로 선택된 어느 하나로 제거할 수 있으나, 여기서 그 제거 물질을 한정하는 것은 아니다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자의 금속패턴 형성방법의 순서도가 도시되어 있다.
도 2a 내지 2e를 참조하면, 도 1에 도시된 본 발명의 일실시예에 따른 반도체 소자의 금속패턴 형성방법을 도시한 단면도가 도시되어 있다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 반도체 소자의 금속패턴 형성방법의 순서도가 도시되어 있다.
도 4a 내지 도 4e를 참조하면, 도 1에 도시된 본 발명의 다른 실시예에 따른 반도체 소자의 금속패턴 형성방법을 도시한 단면도가 도시되어 있다.

Claims (4)

  1. 반도체 기판 상에 금속층을 형성하는 금속층 형성 단계;
    상기 금속층 상에 흡수 계수가 0.4 내지 0.6인 포토레지스트를 코팅하는 포토레지스트 코팅 단계와;
    상기 포토레지스트를 노광 및 현상하여 상기 포토레지스트를 패터닝하는 포토레지스트 패터닝 단계;
    상기 금속층을 식각하는 금속층 식각 단계; 및,
    상기 포토레지스트를 제거하는 포토레지스트 제거 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법.
  2. 반도체 기판 상에 금속층을 형성하는 금속층 형성 단계;
    상기 금속층 상에 흡수 계수가 0.4 내지 0.6인 제1포토레지스트를 코팅하는 제1포토레지스트 코팅 단계;
    상기 제1포토레지스트 상에 제2포토레지스트를 코팅하는 제2포토레지스트 코팅 단계;
    상기 제1포토레지스트 및 상기 제2포토레지스트를 노광 및 현상으로 패터닝하는 포토레지스트 패터닝 단계;
    상기 금속층을 식각하는 금속층 식각 단계; 및
    상기 제1포토레지스트 및 상기 제2포토레지스트를 제거하는 포토레지스트 제 거 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법.
  3. 제 2항에 있어서,
    상기 제2포토레지스트의 흡수 계수는 상기 제1포토레지스트의 흡수 계수보다 더 낮게 이루어지는 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법.
  4. 제 2항에 있어서,
    상기 제2포토레지스트는
    흡수 계수가 0.1 내지 0.3으로 이루어진 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법.
KR1020070100381A 2007-10-05 2007-10-05 반도체 소자의 금속패턴 형성방법 KR100909138B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070100381A KR100909138B1 (ko) 2007-10-05 2007-10-05 반도체 소자의 금속패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070100381A KR100909138B1 (ko) 2007-10-05 2007-10-05 반도체 소자의 금속패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20090035234A true KR20090035234A (ko) 2009-04-09
KR100909138B1 KR100909138B1 (ko) 2009-07-23

Family

ID=40760715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100381A KR100909138B1 (ko) 2007-10-05 2007-10-05 반도체 소자의 금속패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100909138B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170004798A (ko) * 2015-07-01 2017-01-11 삼성전자주식회사 비정질 합금 패터닝 방법, 그 방법으로 제조된 비정질 합금 패턴 구조물, 돔 스위치 및 돔 스위치 제조 방법
US20220199464A1 (en) * 2020-12-21 2022-06-23 Infineon Technologies Ag Semiconductor device protection

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562323B1 (ko) * 2004-06-30 2006-03-22 동부아남반도체 주식회사 반도체 소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170004798A (ko) * 2015-07-01 2017-01-11 삼성전자주식회사 비정질 합금 패터닝 방법, 그 방법으로 제조된 비정질 합금 패턴 구조물, 돔 스위치 및 돔 스위치 제조 방법
US20220199464A1 (en) * 2020-12-21 2022-06-23 Infineon Technologies Ag Semiconductor device protection

Also Published As

Publication number Publication date
KR100909138B1 (ko) 2009-07-23

Similar Documents

Publication Publication Date Title
US5314772A (en) High resolution, multi-layer resist for microlithography and method therefor
US6420097B1 (en) Hardmask trim process
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
US20070082296A1 (en) Method of forming micro-patterns using multiple photolithography process
JPH06216024A (ja) 金属パターン膜の形成方法
JP2004134574A (ja) 半導体装置の製造方法
JPH11186235A (ja) 半導体装置の製造方法
KR101096194B1 (ko) 반도체 소자의 패턴 형성 방법
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
US20090246954A1 (en) Method of manufacturing semiconductor device
US8409456B2 (en) Planarization method for high wafer topography
US5922516A (en) Bi-layer silylation process
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
KR100909138B1 (ko) 반도체 소자의 금속패턴 형성방법
KR100653534B1 (ko) 포토레지스트막패턴 형성방법 및 이를 이용한 미세패턴형성방법
CN101593725A (zh) 接触孔的形成方法
KR20070087728A (ko) 폴리머를 이용한 반도체 소자의 게이트 형성 방법
CN117096102B (zh) 一种干法刻蚀通孔的方法
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
CN112670168B (zh) 半导体结构的形成方法、晶体管
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
US8119334B2 (en) Method of making a semiconductor device using negative photoresist
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
KR100688710B1 (ko) 반사 방지막 식각 방법
KR20050066895A (ko) 미세 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee