JP2009164563A - 半導体素子のパターン形成方法 - Google Patents

半導体素子のパターン形成方法 Download PDF

Info

Publication number
JP2009164563A
JP2009164563A JP2008199210A JP2008199210A JP2009164563A JP 2009164563 A JP2009164563 A JP 2009164563A JP 2008199210 A JP2008199210 A JP 2008199210A JP 2008199210 A JP2008199210 A JP 2008199210A JP 2009164563 A JP2009164563 A JP 2009164563A
Authority
JP
Japan
Prior art keywords
pattern
film
exposure
region
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008199210A
Other languages
English (en)
Inventor
Woo Yung Jung
宇 榮 鄭
Guee Hwang Sim
貴 ▲ワン▼ 沈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009164563A publication Critical patent/JP2009164563A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】露光工程の限界ピッチより狭い幅のピッチを有するフォトレジストパターンを形成することができる微細パターン形成方法を提供する。
【解決手段】露光工程時に光源の特定エネルギーで露光されるフォトレジスト膜を用い、フォトレジスト膜を形成する段階、露光工程を行って最大の露光エネルギーと最低の露光エネルギーの中間値に対応する光が照射されたフォトレジスト膜に露光領域を形成する段階、露光領域を除去してフォトレジストパターンを形成する段階を含む半導体素子のパターン形成方法で構成される。
【選択図】図２Ａ

Description

本発明は、半導体素子のパターン形成方法に関するものであり、特に、露光工程時に光源の互いに異なるエネルギー領域で露光されるフォトレジスト膜を用いて微細なパターンを形成する半導体素子のパターン形成方法に関するものである。
半導体素子を形成するためには、蒸着(deposition)及びエッチング(etching)工程を反復することになる。例えば、蒸着工程は導電膜や絶縁膜のような層(layer)を形成する工程であり、エッチング工程は蒸着された層(layer)を除去するか、または一部を除去してパターンを形成する工程であると言え、パターンを形成する工程をパターニング(patterning)工程であると言える。
特に、半導体素子の集積度が増加するにつれてパターン(pattern)の幅が次第に狭くなり、さらに微細なパターンが求められている。このために、パターニング工程も、改善されなければならないが、パターニング工程は、次のように行うことができる。
図１は、従来の半導体素子のパターン形成方法を説明するための図面である。
図１を参照すれば、エッチングしようとするエッチング対象膜(10)の上部にフォトレジストパターン(12)を形成し、フォトレジストパターン(12)に沿ってエッチング工程を行ってエッチング対象膜(10)をパターニングする。この時、フォトレジストパターン(12)は、フォトレジスト膜を形成した後に、露光(expose)及び現像(develop)工程を行って形成することができる。
具体的には、エッチング対象膜(10)の上部にフォトレジスト膜を形成し、パターニングしようとするパターンが形成されたスリット(20)を用いて光源(light)を照射する。この時、スリット(20)の開口部を通過した光源がフォトレジスト(12)に露光され、現像工程時にフォトレジスト膜の種類(例えば、ポジティブ(positive)またはネガティブ(negative))により露光された領域が除去されるか、または残留してフォトレジストパターン(12)を形成することができる。一般に、フォトレジストパターン(12)中、露光領域(12a)は光源のエネルギー(intensity)が最も高く照射された領域となる。例えば、光源の最下(minimum)のエネルギーを'B'とし、最大(maximum)のエネルギーを'A'とすれば、最大のエネルギー(A)が照射された領域が露光され、後続の現像工程時に除去されることができる。
しかし、露光工程に用いられる光源にはパターニングが可能な波長(λ)に限界があるため、半導体素子の集積度の増加により、さらに微細パターンを形成するのに限界が発生することがある。
本発明が解決しようとする課題は、露光工程時に光源の特定エネルギーから露光されるフォトレジスト膜を用いることにより、露光工程の限界ピッチ(pitch)より狭い幅のピッチ(pitch)を有するフォトレジストパターンを形成することができ、これを用いて微細パターンを形成することができる。
本発明の一実施例による半導体素子のパターン形成方法は、半導体基板上にフォトレジスト膜を形成する。露光工程を行って最大の露光エネルギーと最低の露光エネルギーの中間値に対応する光が照射されたフォトレジスト膜に露光領域を形成する。露光領域を除去してフォトレジストパターンを形成する段階を含む半導体素子のパターン形成方法で構成される。
露光領域を形成する段階は、最大の露光エネルギーと最低の露光エネルギーの中間値に対応する光が目標領域に照射されるようにスリット(slit)の高さを調節するか、または半導体基板の高さを調節した後に行う。この時、スリットは最終で形成しようとするピッチの２倍である第１のピッチのパターンを含む。
本発明の他の実施例による半導体素子のパターン形成方法は、第１の領域及び第２の領域が区画された半導体基板上にエッチング対象膜を形成する。エッチング対象膜の上部にハードマスク膜を形成する。ハードマスク膜の上部に第１のフォトレジスト膜を形成する。第１の領域の一部が開放された第１のスリットを用いた露光工程を行うが、第１のスリットのパターンより狭い幅の第１の露光領域を形成する。第１の露光領域を除去して第１のフォトレジストパターンを形成する。第１のフォトレジストパターンに沿って第１の領域上のハードマスク膜をパターニングする段階を含む半導体素子のパターン形成方法で構成される。
第１の領域上のハードマスク膜をパターニングする段階後に、第１のフォトレジストパターンを除去する。第１の領域がパターニングされたハードマスク膜を含む半導体基板の上部に第２のフォトレジスト膜を形成する。第２の領域の一部が開放された第２のスリットを用いた露光工程を行って第２のスリットをパターンと同一の幅の第２の露光領域を形成する。第２の露光領域を除去して第２のフォトレジストパターンを形成する。第２のフォトレジストパターンに沿って第２の領域上のハードマスク膜をパターニングする。第２のフォトレジストパターンを除去する。第１及び第２の領域がパターニングされたハードマスクパターンに沿ってエッチング対象膜をパターニングする段階をさらに含む。
第１のフォトレジスト膜は、露光工程時に光源の中間エネルギー領域の光が照射される部分が反応して露光される。
第１のフォトレジスト膜は露光工程時に光源の最大及び最低エネルギー領域の光に照射される部分が露光されない。
本発明は、露光工程時に光源の特定エネルギーから露光されるフォトレジスト膜を用いることにより、露光工程の限界ピッチ(pitch)より狭い幅のピッチ(pitch)を有するフォトレジストパターンを形成することができるため、露光装備の交替なしに微細パターンを形成することができる。
以下、添付した図面を参照し、本発明の望ましい実施例を説明する。しかし、本発明は、以下に開示される実施例により限定されるものではなく、互いに異なる多様な形態で具現されることができ、単に、本実施例は、本発明の開示が完全であるようにして通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。
図２Ａ及び図２Ｂは、本発明の一実施例による半導体素子のパターン形成方法を説明するための断面図である。
図２Ａを参照すれば、半導体基板(200)の上部にエッチング対象膜(202)を形成する。例えば、エッチング対象膜(202)は、絶縁膜、金属膜、ゲート電極膜またはハードマスク膜で形成することができる。次いで、エッチング対象膜(202)の上部にエッチング対象膜(202)をパターニングするためのフォトレジスト膜(204)を形成する。フォトレジスト膜(204)は、露光工程時に照射される光源のエネルギー(intensity)により結合力が低下するが、このように結合力が低下した領域(露光領域)は、後続の現像(develop)工程を行えば、容易に除去される。このような方式でフォトレジスト膜(204)をパターニングすることができる。特に、本発明では露光工程時に照射される光源の中間エネルギー(intensity)に該当するエネルギーに反応するフォトレジスト膜(204)を用いる。
具体的に説明すれば、パターンが形成されたスリット(slit)を用いて露光工程を行えば、光源に波長が生じるが、例えば、波紋はサイン(sine)曲線状を有する。そして、波長は用いるスリットのパターンに沿って変わるが、最大及び最低エネルギー(intensity)値は、光源の固有の値(value)であるため、変わらない。この時、光源の最大エネルギー(maximum intensity)値を'A'とし、最低エネルギー(minimum intensity)値を'B'と仮定する。説明の便宜のために、最低エネルギーを'0'とすれば、最大エネルギー(A)と最低エネルギー(B)の半分(A/2)に該当するエネルギーがフォトレジスト膜(204)の目標領域に照射されるようにスリット(206)の位置を調節するか、または半導体基板(200)の高さを調節する。そうすれば、光源のA/2エネルギー領域帯(E)に該当する光源が照射されたフォトレジスト膜(204)には露光領域(204a)が形成される。即ち、フォトレジスト膜(204)中で光源の最大エネルギー(A)の光が照射される領域(L)と最低エネルギー(0)の光が照射される領域(N)の一部では露光反応が起こらず、これらの中間領域(P)で露光反応が起こる。
即ち、露光領域(204a)は、光が最大エネルギーで照射される領域と最低エネルギーで照射される領域間ごとに形成される。従って、露光領域(204a)は、光が最大エネルギーまたは最低エネルギーで照射されて形成される露光領域より2倍稠密に形成される。
図２Ｂを参照すれば、現像(develop)工程を行って露光領域(図２Ａの204a)を除去する。これにより、ポジティブまたはネガティブフォトレジスト膜を用いる場合より半分のピッチを有する稠密なフォトレジストパターン(204b)を形成することができる。次いで、フォトレジストパターン(204b)に沿ってエッチング対象膜(図２Ａの202)をパターニングしてエッチング対象膜パターン(202a)を形成することができる。
図３Ａ〜図３Ｇは、本発明の他の実施例による半導体素子のパターン形成方法を説明するための断面図である。
図３Ａを参照すれば、ワードライン領域(WL)、セレクトライン領域(SL)及び周辺回路領域(PE)が区画された半導体基板(300)が提供される。半導体基板(300)の上部にエッチング対象膜(302)を形成する。エッチング対象膜(302)は使用目的に応じて金属膜、絶縁膜またはゲート膜で形成することができる。エッチング対象膜(302)の上部に第1のハードマスク膜(304)、第2のハードマスク膜(306)、第3のハードマスク膜(308)及び反射防止膜(310)を順次積層する。例えば、第1のハードマスク膜(304)は、SOC(spin on carbon)膜または非晶質カーボン(amorphous carbon)膜で形成することができる。そして、第2のハードマスク膜(306)と第3のハードマスク膜(308)のそれぞれは、エッチング選択比が互いに異なる物質で形成することが望ましい。第2のハードマスク膜(306)はSiON膜(または、ポリシリコン膜)で形成し、第3のハードマスク膜(308)はポリシリコン膜(または、SiON膜)で形成することができる。反射防止膜(310)の上部には光源(露光工程時に照射する光源)の中間エネルギー帯域(図3bのA/2)で露光される第1のフォトレジスト膜(312)を形成する。
図３Ｂを参照すれば、ワードライン領域(WL)に開口部が形成された第1のスリットを用いて露光工程を行う。具体的には、第1のスリットのワードライン領域(WL)に形成されたパターンは、後続で形成しようとするピッチの2倍に該当する第1のピッチで形成する。第1のスリットにより露光工程を行って第1のフォトレジスト膜(312)のワードライン領域(WL)に露光領域(312a)を形成する。この時、スリット(314)の高さを調節するか、または半導体基板(300)の高さを調節して光源エネルギーの半分に該当するエネルギー(A/2)が第1のフォトレジスト膜(312)の目標領域に照射されるようにする。そうすれば、第1のフォトレジスト膜(312)中、光源エネルギーの半分に該当するエネルギー(A/2)の光が照射された領域が反応して露光領域(312a)が形成される。
図３Ｃを参照すれば、現像工程を行って第1のフォトレジスト膜(図３Ｂの312)の露光領域(312a)を除去する。これにより、ワードライン領域(WL)に第1のピッチの半分に該当する第2のピッチを有する第1のフォトレジストパターン(312b)を形成することができる。第1のフォトレジストパターン(312b)に沿ってエッチング工程を行ってワードライン領域の反射防止膜(310)をパターニングする。
図３Ｄを参照すれば、第1のフォトレジストパターン(図３Ｃの312b)及びパターニングされた反射防止膜(図３Ｃの310)によりエッチング工程を行って第3のハードマスク膜(308)をパターニングする。次いで、残留する第1のフォトレジストパターン(図３Ｃの312b)及び反射防止膜(308)を除去する。
図３Ｅを参照すれば、ワードライン領域(WL)の一部がパターニングされた第3のハードマスク膜(308)及びパターニングされた第3のハードマスク膜(308)の間に露出された第2のハードマスク膜(306)の上部に第2のフォトレジスト膜(316)を形成する。第2のフォトレジスト膜(316)は、光源(露光工程時に用いる光源)の最大エネルギー領域帯に該当する光により反応するフォトレジスト膜(316)を用いる。
次いで、セレクトライン領域(SL)及び周辺回路領域(PE)の一部に開口部が形成された第2のスリット(318)をローディングする。そして、第2のスリット(318)により露光工程を行ってセレクトライン領域(SL)及び周辺回路領域(PE)の第2のフォトレジスト膜(316)に露光領域(316a)を形成する。この時、光源の最大エネルギーに該当する光が第2のフォトレジスト膜(316)に照射されるようにするために、スリット(318)または半導体基板(300)の高さを調節した後に露光工程を行うことが望ましい。
図３Ｆを参照すれば、現像工程を行って第2のフォトレジスト膜(図３Ｅの316)の露光領域(図３Ｅの316a)を除去する。これにより、セレクトライン領域(SL)及び周辺回路領域(PE)がパターニングされた第2のフォトレジストパターン(316b)を形成することができる。次いで、第2のフォトレジストパターン(316b)に沿って第3のハードマスク膜(図３Ｅの308)をパターニングして第3のハードマスクパターン(308a)を形成する。これにより、第3のハードマスクパターン(308a)は、ワードライン領域(WL)、セレクトライン領域(SL)及び周辺回路領域(PE)それぞれにパターンを形成することができる。
図３Ｇを参照すれば、第2のフォトレジストパターン(図３Ｆの316b)を除去する。そして、第3のハードマスクパターン(308a)に沿って第2の及び第1のハードマスク膜(図３Ｆの306及び304)をパターニングして第2のハードマスクパターン(306a)及び第1のハードマスクパターン(304a)を形成する。
図面には示されていないが、第3、第2及び第1のハードマスクパターン(308a, 306a及び304a)に沿ってエッチング対象膜(302)をパターニングする。
このように、光源の中間エネルギー領域帯で露光されるフォトレジスト膜を用いて露光装備の限界ピッチより狭いピッチのパターンを形成することができるため、露光装備の交替なしに微細なパターンを形成することができる。
上記で説明した本発明の技術的思想は、望ましい実施例で具体的に記述されたが、上記実施例は、その説明のためのものであり、その制限のためのものではないことに注意しなければならない。また、本発明は、本発明の技術分野の通常の専門家であれば、本発明の技術的思想の範囲内で多様な実施例が可能であることを理解することができるものである。
従来の半導体素子のパターン形成方法を説明するための図面である。 本発明の一実施例による半導体素子のパターン形成方法を説明するための断面図である。 本発明の一実施例による半導体素子のパターン形成方法を説明するための断面図である。 本発明の他の実施例による半導体素子のパターン形成方法を説明するための断面図である。 本発明の他の実施例による半導体素子のパターン形成方法を説明するための断面図である。 本発明の他の実施例による半導体素子のパターン形成方法を説明するための断面図である。 本発明の他の実施例による半導体素子のパターン形成方法を説明するための断面図である。 本発明の他の実施例による半導体素子のパターン形成方法を説明するための断面図である。 本発明の他の実施例による半導体素子のパターン形成方法を説明するための断面図である。 本発明の他の実施例による半導体素子のパターン形成方法を説明するための断面図である。
符号の説明
200, 300 :半導体基板
202, 302 :エッチング対象膜
204 :フォトレジスト膜
206 :スリット
304 :第1のハードマスク膜
306 :第2のハードマスク膜
308 :第3のハードマスク膜
310 :反射防止膜
312 :第1のフォトレジスト膜
314 :第1のスリット
316 :第2のフォトレジスト膜
318 :第2のスリット

Claims (7)

  1. 半導体基板上にフォトレジスト膜を形成する段階;
    露光工程を行って最大の露光エネルギーと最低の露光エネルギーの中間値に対応する光が照射された上記フォトレジスト膜に露光領域を形成する段階;及び
    上記露光領域を除去してフォトレジストパターンを形成する段階を含む半導体素子のパターン形成方法。
  2. 上記露光領域を形成する段階は、
    上記最大の露光エネルギーと最低の露光エネルギーの中間値に対応する上記光が目標領域に照射されるようにスリット(slit)の高さを調節するか、または上記半導体基板の高さを調節した後に行う請求項１に記載の半導体素子のパターン形成方法。
  3. 上記スリットは、最終で形成しようとするピッチの２倍である第１のピッチのパターンを含む請求項２に記載の半導体素子のパターン形成方法。
  4. 第１の領域及び第２の領域が区画された半導体基板上にエッチング対象膜を形成する段階;
    上記エッチング対象膜の上部にハードマスク膜を形成する段階;
    上記ハードマスク膜の上部に第１のフォトレジスト膜を形成する段階;
    上記第１の領域の一部が開放された第１のスリットを用いた露光工程を行うが、上記第１のスリットのパターンより狭い幅の第１の露光領域を形成する段階;
    上記第１の露光領域を除去して第１のフォトレジストパターンを形成する段階;及び
    上記第１のフォトレジストパターンに沿って上記第１の領域上の上記ハードマスク膜をパターニングする段階を含む半導体素子のパターン形成方法。
  5. 上記第１の領域上の上記ハードマスク膜をパターニングする段階後に、上記第１のフォトレジストパターンを除去する段階;
    上記第１の領域がパターニングされた上記ハードマスク膜を含む上記半導体基板の上部に第２のフォトレジスト膜を形成する段階;
    上記第２の領域の一部が開放された第２のスリットを用いた露光工程を行って上記第２のスリットをパターンと同一の幅の第２の露光領域を形成する段階;
    上記第２の露光領域を除去して第２のフォトレジストパターンを形成する段階;
    上記第２のフォトレジストパターンに沿って上記第２の領域上の上記ハードマスク膜をパターニングする段階;
    上記第２のフォトレジストパターンを除去する段階;及び
    上記第１及び第２の領域がパターニングされたハードマスクパターンに沿って上記エッチング対象膜をパターニングする段階をさらに含む請求項４に記載の半導体素子のパターン形成方法。
  6. 上記第１のフォトレジスト膜は、露光工程時に光源の中間エネルギー領域の光が照射される部分が反応して露光される請求項４に記載の半導体素子のパターン形成方法。
  7. 上記第１のフォトレジスト膜は、露光工程時に光源の最大及び最低エネルギー領域の光に照射される部分が露光されない請求項４に記載の半導体素子のパターン形成方法。
JP2008199210A 2007-12-28 2008-08-01 半導体素子のパターン形成方法 Pending JP2009164563A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140328A KR100919366B1 (ko) 2007-12-28 2007-12-28 반도체 소자의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
JP2009164563A true JP2009164563A (ja) 2009-07-23

Family

ID=40798884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008199210A Pending JP2009164563A (ja) 2007-12-28 2008-08-01 半導体素子のパターン形成方法

Country Status (4)

Country Link
US (1) US20090170033A1 (ja)
JP (1) JP2009164563A (ja)
KR (1) KR100919366B1 (ja)
CN (1) CN101471234A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948480B1 (ko) 2008-06-27 2010-03-17 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
CN103441066B (zh) * 2013-08-16 2016-01-27 上海华力微电子有限公司 基于darc掩膜结构的栅极lele双重图形成型方法
CN103439862B (zh) * 2013-08-16 2016-04-27 上海华力微电子有限公司 栅极lele双重图形成型方法
CN105573045B (zh) * 2014-10-17 2020-03-06 中芯国际集成电路制造(上海)有限公司 光掩膜、半导体器件的制作方法及半导体器件
CN113168113A (zh) * 2018-11-27 2021-07-23 ams有限公司 使用灰度光刻形成三维结构
EP3742476A1 (en) * 2019-05-20 2020-11-25 Infineon Technologies AG Method of implanting an implant species into a substrate at different depths

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303002A (en) * 1993-03-31 1994-04-12 Intel Corporation Method and apparatus for enhancing the focus latitude in lithography
JPH09283407A (ja) * 1996-04-12 1997-10-31 Nikon Corp 露光装置
US6510263B1 (en) * 2000-01-27 2003-01-21 Unaxis Balzers Aktiengesellschaft Waveguide plate and process for its production and microtitre plate
DE60239401D1 (de) * 2001-05-18 2011-04-21 Koninkl Philips Electronics Nv Lithographische methode zur erzeugung eines elements
JP2004325649A (ja) * 2003-04-23 2004-11-18 Canon Inc 反射型投影光学系、露光装置及びデバイスの製造方法
KR100641952B1 (ko) * 2004-02-06 2006-11-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication

Also Published As

Publication number Publication date
KR100919366B1 (ko) 2009-09-25
CN101471234A (zh) 2009-07-01
KR20090072266A (ko) 2009-07-02
US20090170033A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
US8309463B2 (en) Method for forming fine pattern in semiconductor device
US9653315B2 (en) Methods of fabricating substrates
US10049878B2 (en) Self-aligned patterning process
US7851135B2 (en) Method of forming an etching mask pattern from developed negative and positive photoresist layers
US8603884B2 (en) Methods of fabricating substrates
US8101338B2 (en) Method of forming micro pattern of semiconductor device
US8546048B2 (en) Forming sloped resist, via, and metal conductor structures using banded reticle structures
JP2008306144A (ja) パターン形成方法
JP2008283164A (ja) フラッシュメモリ素子の製造方法
JP2009163203A (ja) 半導体素子のパターン形成方法
JP2009164563A (ja) 半導体素子のパターン形成方法
KR20070059877A (ko) 유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
JP2008244478A (ja) フォトマスク及びそれを用いるイメージセンサの製造方法
CN101335184B (zh) 形成半导体器件的微图案的方法
JP2010199519A (ja) パターン形成方法
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
KR100948480B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20110060757A (ko) 반도체장치 제조 방법
JP2010287861A (ja) 半導体装置の製造方法
JP2008283165A (ja) 半導体素子のハードマスクパターン形成方法
KR101017753B1 (ko) 반도체 소자 형성 방법
JP2008135649A (ja) 半導体装置の製造方法
KR20120037254A (ko) 반도체 소자의 제조 방법
KR20120126717A (ko) 반도체 소자의 패턴 형성 방법