CN113168113A - 使用灰度光刻形成三维结构 - Google Patents

使用灰度光刻形成三维结构 Download PDF

Info

Publication number
CN113168113A
CN113168113A CN201980078329.0A CN201980078329A CN113168113A CN 113168113 A CN113168113 A CN 113168113A CN 201980078329 A CN201980078329 A CN 201980078329A CN 113168113 A CN113168113 A CN 113168113A
Authority
CN
China
Prior art keywords
layer
pattern
photoresist
optical filter
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980078329.0A
Other languages
English (en)
Inventor
P.库萨
G.埃尔姆斯泰纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Ams AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams AG filed Critical Ams AG
Publication of CN113168113A publication Critical patent/CN113168113A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/704162.5D lithography
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70283Mask effects on the imaging process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Materials For Photolithography (AREA)

Abstract

形成三维结构包括在层上施加光致抗蚀剂以及使用光刻系统曝光光致抗蚀剂。光刻系统包括其上具有图案的光掩模,其中图案在光掩模的表面上提供变化的图案密度,并且具有小于光刻系统的分辨率的间距。该方法包括随后显影光致抗蚀剂,使得保留在该层上的光致抗蚀剂具有由光掩模限定的三维轮廓。各向同性蚀刻剂被用于蚀刻该层,使得该光致抗蚀剂的三维轮廓转移到该层。

Description

使用灰度光刻形成三维结构
技术领域
本公开涉及使用灰度光刻形成三维结构。
背景技术
基于为硅集成电路所开发的工艺的半导体制造技术通常适合于在块状硅材料之中或之上形成的平面结构。然而,对可用于在半导体晶圆上获得梯度高度轮廓(即,具有或改变多个高度的结构)的批量制造技术越来越感兴趣。
发明内容
本公开描述了使用灰度光刻形成三维(three-dimensional,3D)结构。例如,使用本公开中描述的技术,可以直接在二氧化硅(silicon dioxide,SiO2)或诸如半导体晶圆的基板上的其他材料中形成3D结构。
例如,在一个方面,本公开描述了一种形成三维结构的方法,该方法包括在层上施加光致抗蚀剂以及使用光刻系统曝光(expose)光致抗蚀剂。光刻系统包括其上具有图案的光掩模,其中图案在光掩模的表面上提供变化的图案密度,并且具有小于光刻系统的分辨率的间距。该方法包括随后显影光致抗蚀剂,使得保留在层上的光致抗蚀剂具有由光掩模限定的三维轮廓。各向同性蚀刻剂被用于蚀刻该层,使得光致抗蚀剂的三维轮廓转移(transfer)到该层。
一些实施方式包括以下一个或多个特征。例如,在一些情况下,该层由SiO2组成。在一些实施方式中,光掩模的图案密度从图案的第一端到图案的相对的第二端连续增加。光掩模上图案的图案密度可以例如通过在光阻挡层中使用不同尺寸的开口而连续变化。在一些情况下,图案具有恒定的间距尺寸,而在其他情况下,图案具有被调制的间距尺寸。在一些情况下,光掩模上的图案包括边界区域布局。
在一些实施方式中,各向同性蚀刻剂包括氟。可以选择各向同性蚀刻剂来提供与SiO2的蚀刻速率大致相同的光致抗蚀剂的蚀刻速率。
在一些实施方式中,三维轮廓具有楔形和/或连续增加的厚度。
在一些实施方式中,该层设置在光感测设备上方。该方法可以包括在三维轮廓被转移到的层的表面上形成光学滤波器层,或者在三维轮廓被转移到的层的表面上形成光学滤波器层的堆叠。在一些情况下,三维轮廓被转移到的层用作法布里-珀罗(Farby-Perot)干涉仪的腔。
因此,这里描述的技术可以用于制造可以集成到各种类型的设备中的三维(3D)特征。例如,本公开描述了包括支撑体和设置在支撑体上的SiO2层的设备,其中SiO2层具有三维轮廓,该三维轮廓具有连续增加的厚度。
本公开还描述了光感测设备,该光感测设备包括具有光敏区域的光电二极管和设置在光敏区域上方的后端3D(例如,楔形)氧化物层(例如,SiO2)。在一些实施方式中,光感测设备包括氧化物层的表面上的光学滤波器层或光学滤波器层的堆叠。
本公开还描述了法布里-珀罗干涉仪,其包括一个或多个感光元件和由光学滤波器材料(例如,SiO2)组成的楔形腔。第一反射镜设置在光学滤波器材料的第一表面和感光元件之间,第二反射镜设置在光学滤波器材料的第二表面上方,其中第二表面在光学滤波器材料的与第一表面相对的一侧。
一些实施方式提供包括以下一个或多个优点。例如,通过使用3D结构化,可以改善光电二极管设备的后端SiO2光学特性。在一些情况下,设备的光学响应度可以通过使用不同的SiO2厚度来改善,从而将干涉效应(即响应度的波动)平均化。灰度光刻和随后的蚀刻也可以用于制造线性可变滤波器(linear variable filters,LVF)。这种方法有助于降低复杂性和整体制造成本。
根据以下具体实施方式、附图和权利要求,其他方面、特征和优点将变得显而易见。
附图说明
图1示出了光刻系统的示例。
图2A示出了实现适合于低掩模覆盖的灰度的方法。
图2B示出了实现适用于高掩模覆盖的灰度的方法。
图3A示出了可用于灰度光刻的具有不同开口面积比的光掩模的示例。
图3B和3C说明了图3A的光掩模的部分。
图4示出了使用图3A的光掩模在光致抗蚀剂层中形成的3D结构的示例。
图5示出了包括楔形氧化物层的光感测设备的示例。
图6示出了包括楔形氧化物层的光感测设备的另一个示例。
图7示出了包括楔形腔层的法布里-珀罗干涉仪的示例。
具体实施方式
如图1所示,半导体光刻系统10实施这样的过程,其中使用超高性能投影透镜16减少例如由大玻璃板制成的光掩模14上的复杂电路或其他图案12,并将其曝光在硅或称为晶圆18的其他基板上。图案12可以例如使用铬或其他金属而形成。半导体光刻系统10可操作以对准掩模14和晶圆18,晶圆18可被支撑在可移动台15上。
硅晶圆18可以被制备用于光刻,例如,通过在其上涂覆氮化硅层接着涂覆二氧化硅层,然后施加光致抗蚀剂层。例如,来自照明器20的紫外(ultra-violet,UV)光21通过掩模14投射,掩模14包含要转移并形成在晶圆18上的图案12。在一些实施方式中,照明设置可以与用于i线步进器的照明设置一致(即,λ=365nm),尽管其他设置对于一些实施方式可能是合适的。穿过掩模14的光22被投射到涂覆有光致抗蚀剂的晶圆上。以这种方式,光致抗蚀剂的部分被曝光。曝光的光致抗蚀剂变得可溶,随后被显影掉,在晶圆18上留下图案12的缩小图像。通过使用额外的光掩模,可以在晶圆上形成额外的电路元件或其他特征。
灰度光刻可用于创建梯度高度结构,并且在一些情况下,涉及一级别光刻过程,该过程有助于在光致抗蚀剂掩模层中形成梯度高度轮廓,该掩模层有时被称为嵌套掩模(即,导致多个高度级别的掩模)。
通常,在材料层(例如,二氧化硅)中制造梯度高度结构(即,具有多个高度的结构)包括第一步骤和第二步骤,在第一步骤中,通过使用灰度光刻在光致抗蚀剂层中图案化该结构的形状,在第二步骤中,光致抗蚀剂层用作用于蚀刻的嵌套掩模。在后一步骤中,将结构转换到材料层中,达到与期望最终结构的高度相对应的特定深度。
衍射是光刻中的关键问题之一,因为它限制了投影系统的分辨能力。已经尝试了各种努力来克服这个限制。方法包括在更远的深UV中降低波长,能够进行高数值孔径(numerical aperture,NA)照明的透镜系统,以及引入先进的掩模版技术,如相移掩模。本制造方法明确利用衍射效应在覆盖有光致抗蚀剂的晶圆18的表面上产生调制的强度图案或调制的曝光剂量。当图案12的特征以及它们之间的间距足够小时(即,小于光刻系统10的分辨率),这些特征不会印刷在光致抗蚀剂中。然而,有效光强度可以基于图案几何形状来调整。
通常,穿过掩模14的光的强度取决于填充面积和间距。例如,如2A所示,如果掩模14被设计成具有正方形像素和用于像素的固定间距,那么强度取决于不透明区域30的覆盖百分比(例如,固定间距下的正方形像素尺寸)。图2B示出了一个示例,其中通过增加不透明区域30的覆盖可以实现通过掩模14的较低透射量。在后一种情况下,掩模14具有较小的正方形开口34,UV光可以穿过该开口34。由于掩模制造能力,图2A中的结构更适合用于具有较高透射的区域,图2B中的结构更适合用于较低透射。
灰度光刻可以使用局部调制的透射来实现局部调制的曝光剂量,以在光致抗蚀剂中形成三维(3D)结构。不同的曝光剂量导致表面上的多个深度的曝光的光致抗蚀剂,这是由于光进入光致抗蚀剂时,光活性化合物吸收了UV光能量。根据不同的曝光剂量,在光致抗蚀剂被显影之后,对应于3D结构的梯度高度光致抗蚀剂结构将保留。
对于灰度光刻,掩模14在掩模表面上具有调制的图案密度(例如,诸如铬覆盖的遮光面积的百分比)。即使图案密度变化,在一些情况下也保持恒定的间距被选择为低于投影系统10的分辨率,使得像素之间的距离保持低于分辨率。在一些情况下,像素大小和间距都被调制。
图3A示出了用于在晶圆18上的光致抗蚀剂层中形成3D(例如,楔形)特征50(如图4所示)的灰度掩模图案12的示例。在图3A的示例中,图案12的最左侧42被完全覆盖(例如,用铬覆盖),使得光致抗蚀剂层的第一部分没有曝光(即,0%的透射)。当向图案12的右侧移动时,图案提供缓慢变化的覆盖(例如,通过使用不同尺寸的开口),图案的最右侧44具有很少的覆盖或没有覆盖,以允许光致抗蚀剂层的第二部分的一部分的完全曝光(100%的透射)。在图示的示例中,图案12的中间部分46使用边界区域布局,以通过在3A图中从左到右行进(间距400nm)时连续改变开口的尺寸,例如从大约235nm(见图3B)到大约340纳米(见图3C),来实现灰度的平滑过渡。因为几何形状低于光刻系统10的分辨率限制,所以边界区域布局的结构没有被印刷到光致抗蚀剂层中。
在图示的示例中,不同灰度级别的间距在大约400nm处是恒定的,尽管其他值对于一些实施方式可能是合适的。在一些情况下,可以实现具有几个μm数量级的尺寸和大约0.5μm的目标厚度变化的结构,导致足够的表面光滑度,以允许随后沉积滤波器或其他光学层。在一些情况下,甚至可以实现更低的厚度变化(例如,对于小于3μm的尺寸)。在一些实施方式中,可以使用大于基础的感光设备的结构(例如,在成像传感器的情况下为像素)。对于较大的楔形结构,每个像素将对应不同的厚度。在一些情况下,穿过掩模12的不同部分的光22的强度从大约12%(图3B)缓慢过渡到大约55%(图3C)。
掩模图案12中特征的亚分辨率尺寸和特征尺寸(例如,铬中的开口34)的缓慢尺寸变化导致曝光和显影后光致抗蚀剂层中平滑高度过渡(见图4)。可以在单个照明步骤中执行的显影的光致抗蚀剂层的3D轮廓50可以使用湿法或干法蚀刻技术转换到基础层。例如,如果基础层是半导体晶圆18上的SiO2层,则可以使用含氟的各向同性蚀刻剂(例如,SF6,NF3,CF4O2或CF4)将显影的光致抗蚀剂层的3D轮廓50转移到SiO2层。SiO2层可以是天然氧化物层,也可以是单独生长的层。使用各向同性蚀刻对于形成具有相对平滑的倾斜表面的楔形SiO2层(即,具有连续变化的厚度)是有利的。优选地,蚀刻剂应被选择为使得光致抗蚀剂的蚀刻速率与SiO2的蚀刻速率大致相同(例如,1∶1的比率),以便将光致抗蚀剂轮廓转移到基础层。如果转移的轮廓/应用需要比抗蚀剂更高或更低的变化,可以使用其它蚀刻速率比。
在图4的示例中,假设掩模在图3A的结构周围是完全透明的。在其他实施方式中,掩模在图3A的结构周围可以是完全不透明的以便阻挡来自照明器20的光。
以下段落描述了在其中可以结合根据前述技术制造的3D(例如,楔形)SiO2层的设备的各种示例。
如图5所示,光电二极管结构100在光电二极管的光敏(光活)区域101上具有楔形后端SiO2层102。例如,在最终平坦化之后(例如,在沉积最后的金属层104之后),楔形SiO2层可以形成在有源光电二极管区域106的顶部。具体地,可以使用如上所述的掩模曝光和显影SiO2上的光致抗蚀剂层,然后可以蚀刻SiO2使得光致抗蚀剂中的楔形结构转换到SiO2层。所得光电二极管结构100具有连续可变厚度的后端SiO2。该结构可以导致由光干涉(即振荡反射率)引起的波纹的平均化,因为不同的厚度对于波纹具有不同的相位。因此,氧化物层102的不同厚度可以帮助使干涉效应平均化,从而导致更平滑的光电二极管响应度。具体而言,在一些实施方式中,所得光电二极管结构100可以产生比具有平坦的SiO2层的光电二极管更一致的设备间频率响应。
楔形SiO2层102的相对光滑的上表面108也可以促进光学质量滤波器层的后续沉积。如图6所示,一个或多个光学滤波器层(例如,彩色涂覆层或介电滤波器)110可以形成在SiO2层102的光滑上表面108上。上述组合的光刻和蚀刻可用于实现足够光滑的楔形或倾斜表面108,以便于介电滤波器层直接沉积在表面108的顶部。
上述组合的光刻和蚀刻技术也可用于法布里-珀罗干涉仪或标准具的腔的单步制造,以提供不同波长的滤波器。法布里-珀罗干涉仪或标准具可以由具有两个部分反射表面(例如,部分反射镜)的透明板组成。作为波长的函数的透射光谱表现出与标准具的共振相对应的大透射峰。图7示出了其中用于法布里-珀罗型底部滤波器120的层沉积在光电二极管阵列122上的结构的示例。光学滤波器120可以针对期望波长范围内的反射率进行优化,并且具有指定的滤波器宽度。然后在底部滤波器120上沉积一层厚的滤波器材料(例如,SiO2),并且使用上述组合的光刻和蚀刻技术来获得楔形或倾斜表面124。在这种情况下,可以设计光掩模,使得指定宽度的楔形结构126保留在阵列122的顶部,并用作法布里-珀罗设备的腔。通过使用与标准具相同的材料沉积底部镜的最后层128,可以针对不同的范围优化腔126的宽度。使用顶部镜130的第一层可以实现类似的结果。此外,可以沉积顶部镜,以在选定范围内针对期望反射率进行优化,从而实现指定的透射宽度。在一些情况下,可以在顶部沉积另一面镜子来阻挡指定波长范围内的光。例如,该附加镜可以作为与顶部法布里-珀罗镜相同的过程步骤的一部分来沉积。
上述组合的光刻和蚀刻技术也可以用于例如制造非常小的结构(例如,直径为几微米),并且被设计成可以充当聚焦长度为几十微米的准直透镜。例如,这些结构可以用于改善小光电二极管上的光收集,以将光从非活动区域(例如,金属连接)引导到活动区域,即使在后端氧化物的厚度有限(例如,小于10um)的情况下。这种结构的示例包括用于改善的光收集的准直光学元件(例如微透镜)或菲涅耳(Fresnel)透镜。在一些情况下,也可以使用各向异性蚀刻。
尽管上面详细描述了特定的实施例,但是在本发明的精神内可以进行各种修改。因此,其他实施方式也在权利要求的范围内。

Claims (25)

1.一种形成三维结构的方法,所述方法包括:
在层上施加光致抗蚀剂;
使用光刻系统曝光所述光致抗蚀剂,其中所述光刻系统包括其上具有图案的光掩模,所述图案在所述光掩模的表面上提供变化的图案密度,并且具有小于所述光刻系统的分辨率的间距;
随后显影所述光致抗蚀剂,使得保留在所述层上的光致抗蚀剂具有由所述光掩模限定的三维轮廓;以及
使用各向同性蚀刻剂蚀刻所述层,使得所述光致抗蚀剂的所述三维轮廓转移到所述层。
2.根据权利要求1所述的方法,其中所述层由二氧化硅组成。
3.根据权利要求1或2所述的方法,其中所述光掩模的所述图案密度从所述图案的第一端到所述图案的相对的第二端连续增加。
4.根据权利要求1至3中任一项所述的方法,其中所述光掩模上的所述图案的所述图案密度通过在光阻挡层中使用不同尺寸的开口而连续变化。
5.根据权利要求1至4中任一项所述的方法,其中所述图案具有恒定的间距尺寸。
6.根据权利要求1至4中任一项所述的方法,其中所述图案具有被调制的间距尺寸。
7.根据权利要求1至6中任一项所述的方法,其中所述各向同性蚀刻剂包括氟。
8.根据权利要求1至6中任一项所述的方法,其中所述层在光感测设备上方。
9.根据权利要求8所述的方法,还包括在所述三维轮廓被转移到的所述层的表面上形成光学滤波器层。
10.根据权利要求8所述的方法,还包括在所述三维轮廓被转移到的所述层的表面上形成光学滤波器层的堆叠。
11.根据权利要求1至6中任一项所述的方法,所述三维轮廓被转移到的所述层用作法布里-珀罗干涉仪的腔。
12.根据权利要求1至11中任一项所述的方法,其中所述光掩模上的所述图案包括边界区域布局。
13.根据权利要求2所述的方法,其中所述各向同性蚀刻剂导致所述光致抗蚀剂的蚀刻速率与二氧化硅的蚀刻速率大致相同。
14.根据权利要求1至13中任一项所述的方法,其中所述三维轮廓具有楔形。
15.根据权利要求1至13中任一项所述的方法,其中所述三维轮廓具有连续增加的厚度。
16.一种光感测设备,包括:
具有光敏区域的光电二极管;以及
设置在所述光敏区域上方的后端氧化物层,其中所述氧化物层是楔形的。
17.根据权利要求16所述的光感测设备,其中所述氧化物层由二氧化硅组成。
18.根据权利要求16或17所述的光感测设备,其中所述氧化物层在所述光敏区域上具有连续增加的厚度。
19.根据权利要求16至18中任一项所述的光感测设备,还包括在所述氧化物层的表面上的光学滤波器层。
20.根据权利要求16至18中任一项所述的光感测设备,还包括在所述氧化物层的表面上的光学滤波器层的堆叠。
21.一种法布里-珀罗干涉仪,包括:
一个或多个感光元件;
由光学滤波器材料构成的楔形腔;
设置在所述光学滤波器材料的第一表面和所述感光元件之间的第一反射镜;以及
在所述光学滤波器材料的第二表面上方的第二反射镜,其中所述第二表面在所述光学滤波器材料的与所述第一表面相对的一侧。
22.根据权利要求21所述的法布里-珀罗干涉仪,其中所述光学滤波器材料由二氧化硅组成。
23.根据权利要求21或22所述的法布里-珀罗干涉仪,其中所述一个或多个感光元件包括光电二极管。
24.一种设备,包括:
支撑体;以及
设置在所述支撑体上的二氧化硅层,其中所述二氧化硅层三维轮廓,所述三维轮廓具有连续增加的厚度。
25.根据权利要求24所述的设备,其中所述三维轮廓是楔形的。
CN201980078329.0A 2018-11-27 2019-11-11 使用灰度光刻形成三维结构 Pending CN113168113A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862771659P 2018-11-27 2018-11-27
US62/771,659 2018-11-27
PCT/EP2019/080905 WO2020108973A2 (en) 2018-11-27 2019-11-11 Formation of three-dimensional structures using grey-scale photolithography

Publications (1)

Publication Number Publication Date
CN113168113A true CN113168113A (zh) 2021-07-23

Family

ID=68542649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980078329.0A Pending CN113168113A (zh) 2018-11-27 2019-11-11 使用灰度光刻形成三维结构

Country Status (4)

Country Link
US (1) US20210405541A1 (zh)
CN (1) CN113168113A (zh)
DE (1) DE112019005885T5 (zh)
WO (1) WO2020108973A2 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4054389A (en) * 1976-09-23 1977-10-18 International Business Machines Corporation Spectrophotometer with photodiode array
US5784507A (en) * 1991-04-05 1998-07-21 Holm-Kennedy; James W. Integrated optical wavelength discrimination devices and methods for fabricating same
US6896949B1 (en) * 2001-03-15 2005-05-24 Bookham (Us) Inc. Wafer scale production of optical elements
US20050233228A1 (en) * 2004-04-16 2005-10-20 Fijol John J Grayscale lithography methods and devices
US7310153B2 (en) * 2004-08-23 2007-12-18 Palo Alto Research Center, Incorporated Using position-sensitive detectors for wavelength determination
US8372578B2 (en) * 2007-10-09 2013-02-12 The United States Of America, As Represented By The Secretary Of The Navy Gray-tone lithography using optical diffusers
US7759186B2 (en) * 2008-09-03 2010-07-20 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating junction termination extension with formation of photosensitive dopant mask to control doping profile and lateral width for high-voltage electronic devices

Also Published As

Publication number Publication date
DE112019005885T5 (de) 2021-08-12
US20210405541A1 (en) 2021-12-30
WO2020108973A3 (en) 2020-07-16
WO2020108973A2 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
KR940002733B1 (ko) 노광용 마스크와 그 노광용 마스크의 제조방법
US20060014108A1 (en) Resist pattern forming method based on near-field exposure, and substrate processing method and device manufacturing method using the resist pattern forming method
US5354632A (en) Lithography using a phase-shifting reticle with reduced transmittance
US11099476B2 (en) Photomask having a plurality of shielding layers
US5437947A (en) Phase shifting mask and method of manufacturing the same
TWI695220B (zh) 相位移光罩、無鉻的相位移光罩及積體電路的製作方法
US7560199B2 (en) Polarizing photolithography system
CN105359255A (zh) 反射型光掩模及其制造方法
US5536606A (en) Method for making self-aligned rim phase shifting masks for sub-micron lithography
WO2003073165A2 (en) Self-aligned pattern formation using dual wavelengths
EP3726294A1 (en) Negative-refraction imaging photolithography method and apparatus
KR0127662B1 (ko) 반도체 소자의 위상반전 마스크 제조방법
US9280046B2 (en) Method of fabricating mask
CN113168113A (zh) 使用灰度光刻形成三维结构
JP2923905B2 (ja) フォトマスク
JP2008112135A (ja) グレースケールレチクルの製造方法
US20070183046A1 (en) Method of Forming a Diffractive Optical Element
TWI689987B (zh) 使用光遮罩基板形貌的euv圖案化
KR20020046040A (ko) 반도체소자의 미세패턴 제조방법
US20090226823A1 (en) Reticles including assistant structures, methods of forming such reticles, and methods of utilizing such reticles
KR20010004043A (ko) 이유브이 노광 장비용 반사 마스크의 제조방법
TWI531855B (zh) 製作光罩之方法
KR20060045265A (ko) 반도체소자의 미세 패턴 형성방법
KR19990000089A (ko) 반도체소자의 미세패턴 형성방법
KR0127660B1 (ko) 반도체 소자의 위상반전 마스크 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination