JP2756443B2 - ジョセフソン接合の作製方法 - Google Patents
ジョセフソン接合の作製方法Info
- Publication number
- JP2756443B2 JP2756443B2 JP4345586A JP34558692A JP2756443B2 JP 2756443 B2 JP2756443 B2 JP 2756443B2 JP 4345586 A JP4345586 A JP 4345586A JP 34558692 A JP34558692 A JP 34558692A JP 2756443 B2 JP2756443 B2 JP 2756443B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- superconductor layer
- etching
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、超伝導集積回路で用い
られるジョセフソン接合に関し、特に、微小な接合寸法
を持つジョセフソン接合を従来より簡便に作製する方法
に関する。
られるジョセフソン接合に関し、特に、微小な接合寸法
を持つジョセフソン接合を従来より簡便に作製する方法
に関する。
【０００２】
【従来の技術】一対の超伝導線路の間にトンネル障壁層
を挟んで構成されるジョセフソン接合自体は周知である
が、半導体デバイス系の集積回路におけると同様、個々
のジョセフソン接合自体の小型化、即ち基板上における
単位のジョセフソン接合の占める面積の微小化は、高速
性能追及のため、従来にわたって留まることのない要求
となろうとし、現にこれまでにも、この種の研究、開発
は多々なされてきた。
を挟んで構成されるジョセフソン接合自体は周知である
が、半導体デバイス系の集積回路におけると同様、個々
のジョセフソン接合自体の小型化、即ち基板上における
単位のジョセフソン接合の占める面積の微小化は、高速
性能追及のため、従来にわたって留まることのない要求
となろうとし、現にこれまでにも、この種の研究、開発
は多々なされてきた。
【０００３】そうした中にあって、例えば矩形パターン
のジョセフソン接合を作製する場合、利用するリソグラ
フィ技術自体は公知既存のものであっても、それまでの
寸法限界とされていた壁を破るに効果的な一手法とし
て、特開昭６１−１９６９３号公報にて本出願人がすで
に開示した手法があり、また、この公報開示の手法にお
ける配線の電流容量の問題点を解決した手法として、特
開平４−６１１７８号公報にて本出願人がすでに開示し
た手法がある。
のジョセフソン接合を作製する場合、利用するリソグラ
フィ技術自体は公知既存のものであっても、それまでの
寸法限界とされていた壁を破るに効果的な一手法とし
て、特開昭６１−１９６９３号公報にて本出願人がすで
に開示した手法があり、また、この公報開示の手法にお
ける配線の電流容量の問題点を解決した手法として、特
開平４−６１１７８号公報にて本出願人がすでに開示し
た手法がある。
【０００４】前者は、矩形のジョセフソン接合を構成す
る一対の上下電極を、それぞれ矩形のマスクパターンを
用いてパターン形成するのではなく、まずは下部電極と
なる超伝導線路を幅Ｗ1 で任意の長さの線状パターンに
形成した後、その上にトンネル障壁層を挟んで配置され
る上部電極を、同様に幅Ｗ2 で任意の長さの線状パター
ンに形成し、但し、下部電極パターンと交差する（一般
には直交する）ように配置することで、それら交差部分
の矩形パターンを実効的なジョセフソン接合領域とする
ものである。
る一対の上下電極を、それぞれ矩形のマスクパターンを
用いてパターン形成するのではなく、まずは下部電極と
なる超伝導線路を幅Ｗ1 で任意の長さの線状パターンに
形成した後、その上にトンネル障壁層を挟んで配置され
る上部電極を、同様に幅Ｗ2 で任意の長さの線状パター
ンに形成し、但し、下部電極パターンと交差する（一般
には直交する）ように配置することで、それら交差部分
の矩形パターンを実効的なジョセフソン接合領域とする
ものである。
【０００５】従って、簡単のために上下の各部電極パタ
ーンの交差関係を直交関係とすると、上記のようにして
構成された単位のジョセフソン接合としての面積部分
は、幅Ｗ1 により縦寸法が規定され、幅Ｗ2 により横寸
法が規定された矩形パターンとなり、さらに一般的に、
上記両寸法Ｗ1 ，Ｗ2 が共に等しく、Ｗ1 ＝Ｗ2 ＝Ｗ0
であるならば、作製されるジョセフソン接合は、一辺が
寸法Ｗ0 の正方形となる。
ーンの交差関係を直交関係とすると、上記のようにして
構成された単位のジョセフソン接合としての面積部分
は、幅Ｗ1 により縦寸法が規定され、幅Ｗ2 により横寸
法が規定された矩形パターンとなり、さらに一般的に、
上記両寸法Ｗ1 ，Ｗ2 が共に等しく、Ｗ1 ＝Ｗ2 ＝Ｗ0
であるならば、作製されるジョセフソン接合は、一辺が
寸法Ｗ0 の正方形となる。
【０００６】しかるに、一般には上記のような一辺の寸
法がＷ0 の正方形パターンを形成する場合、ジョセフソ
ン回路系の構築に限らず、半導体回路系の構築において
も、上記のような二度手間を掛けず、マスクパターン自
体を当該正方形パターンとし、一度のエッチング工程で
そうしたパターン形状を基板上に作製するのが普通であ
る。
法がＷ0 の正方形パターンを形成する場合、ジョセフソ
ン回路系の構築に限らず、半導体回路系の構築において
も、上記のような二度手間を掛けず、マスクパターン自
体を当該正方形パターンとし、一度のエッチング工程で
そうしたパターン形状を基板上に作製するのが普通であ
る。
【０００７】にもかかわらず、上記公報開示の発明で
は、そうした正方形マスクパターンを用いずに、あえて
線状のマスクパターンを二回用い、これらを交差させる
ことで、当該交差部分に最終的に正方形のパターンを得
ていることになるが、わざわざそのようにした理由は、
次のように説明することができる。
は、そうした正方形マスクパターンを用いずに、あえて
線状のマスクパターンを二回用い、これらを交差させる
ことで、当該交差部分に最終的に正方形のパターンを得
ていることになるが、わざわざそのようにした理由は、
次のように説明することができる。
【０００８】当該公報に開示された発明の出願当時の技
術レベルでは、リソグラフィ技術における露光工程に紫
外線を用いる装置しか実用化されておらず、電子線やＸ
線の利用技術は、未だ開発段階であったが、当該紫外線
露光による場合、正方形のマスクパターンを用いてのエ
ッチングにより最終的に形成される正方形パターンの構
造体の平面的な寸法限界は、当該正方形の一辺の長さＷ
0 にしておよそ２μｍであった。
術レベルでは、リソグラフィ技術における露光工程に紫
外線を用いる装置しか実用化されておらず、電子線やＸ
線の利用技術は、未だ開発段階であったが、当該紫外線
露光による場合、正方形のマスクパターンを用いてのエ
ッチングにより最終的に形成される正方形パターンの構
造体の平面的な寸法限界は、当該正方形の一辺の長さＷ
0 にしておよそ２μｍであった。
【０００９】これに対し、全く同様の手順に従っても、
線状マスクパターンを用いてエッチング形成された線状
パターンの構造体の方が、その幅の寸法に関しては精度
が高く、実際上、１μｍ程度までの分解能が得られてい
た。
線状マスクパターンを用いてエッチング形成された線状
パターンの構造体の方が、その幅の寸法に関しては精度
が高く、実際上、１μｍ程度までの分解能が得られてい
た。
【００１０】そのため、相対的に精度の高い線状パター
ンを用いて上下の電極をそれぞれ幅Ｗ0 の線状パターン
に形成し、但しそれらを交差させるようにすれば、当該
交差部分に得られるジョセフソン接合は、正方形パター
ンであるのに、その一辺の長さＷ0 が、それまでの寸法
限界２μｍを下回り、１μｍ程度にまで、縮小化された
ものとなり得る。
ンを用いて上下の電極をそれぞれ幅Ｗ0 の線状パターン
に形成し、但しそれらを交差させるようにすれば、当該
交差部分に得られるジョセフソン接合は、正方形パター
ンであるのに、その一辺の長さＷ0 が、それまでの寸法
限界２μｍを下回り、１μｍ程度にまで、縮小化された
ものとなり得る。
【００１１】また、正方形のマスクパターンを用いての
エッチングでは、製作された正方形パターンの構造体の
各角部に丸みが付きやすく、エッチングされた側壁も斜
めになりやすいが、線状のマスクパターンを用いてのエ
ッチングではそのような傾向が少ないため、一枚の基板
上に多数のジョセフソン接合を作製する場合、上記公報
開示の技術に従って作製された個々のジョセフソン接合
の間の幾何学的形状のばらつきは小さくなり、ひいては
各ジョセフソン接合の特性上のばらつきも小さくなる。
エッチングでは、製作された正方形パターンの構造体の
各角部に丸みが付きやすく、エッチングされた側壁も斜
めになりやすいが、線状のマスクパターンを用いてのエ
ッチングではそのような傾向が少ないため、一枚の基板
上に多数のジョセフソン接合を作製する場合、上記公報
開示の技術に従って作製された個々のジョセフソン接合
の間の幾何学的形状のばらつきは小さくなり、ひいては
各ジョセフソン接合の特性上のばらつきも小さくなる。
【００１２】後者の公報で開示した手法は、前者の手法
において、接合寸法をサブミクロンの領域まで微細化し
た際に問題となる、接合上部の配線における電流容量の
問題を解決するため、配線用パターンと接合形成用パタ
ーンを異なるものとし、接合上部と配線を接続する層を
追加して、電流容量の制約を緩和しようとするものであ
る。
において、接合寸法をサブミクロンの領域まで微細化し
た際に問題となる、接合上部の配線における電流容量の
問題を解決するため、配線用パターンと接合形成用パタ
ーンを異なるものとし、接合上部と配線を接続する層を
追加して、電流容量の制約を緩和しようとするものであ
る。
【００１３】
【発明が解決しようとする課題】しかしながら、上記の
第２の従来技術では、コンタクト用の電極層を設けるた
めに、通常の方法より１層多く電極層を堆積しなければ
ならなかった。また、２回目のエッチングにおいて、コ
ンタクト用の電極層と接合の上部電極を同時にエッチン
グするため、エッチング時間が長くなり、エッチング後
の両電極の幅が減少する問題があった。
第２の従来技術では、コンタクト用の電極層を設けるた
めに、通常の方法より１層多く電極層を堆積しなければ
ならなかった。また、２回目のエッチングにおいて、コ
ンタクト用の電極層と接合の上部電極を同時にエッチン
グするため、エッチング時間が長くなり、エッチング後
の両電極の幅が減少する問題があった。
【００１４】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明微小形状のジョセフソン接合の作製方法
は、基板上に第１の超伝導体層、トンネル障壁層および
第２の超伝導体層からなる多層膜を形成した後、前記多
層膜の上面に幅広のレジストパターンを形成し、前記多
層膜の所定部分を基板に達するまでエッチングにより除
去して下部電極の形状を定め、絶縁膜を堆積し、レジス
ト上の絶縁膜をリフトオフ法により除去し、 続いて、第
１の細線形状レジストパターンを形成し、前記多層膜の
所定部分を前記第１の超伝導体層の厚さの途中までエッ
チンングにより除去し、絶縁膜を堆積し、レジスト上の
絶縁膜をリフトオフ法により除去し、 続いて、第１の細
線形状レジストパターンに直交するように第２の細線形
状レジストパターンを形成し、前記多層膜の所定部分を
前記第１の超伝導体層の厚さの途中までエッチングによ
り除去し、絶縁膜を堆積し、レジスト上の絶縁膜をリフ
トオフ法により除去し、続いて、第３の超伝導体層を堆
積し、幅広のレジストパターンを形成し、第３の超伝導
体層を絶縁膜に達するまでエッチングにより除去し、レ
ジストを除去することを特徴とする。
ために、本発明微小形状のジョセフソン接合の作製方法
は、基板上に第１の超伝導体層、トンネル障壁層および
第２の超伝導体層からなる多層膜を形成した後、前記多
層膜の上面に幅広のレジストパターンを形成し、前記多
層膜の所定部分を基板に達するまでエッチングにより除
去して下部電極の形状を定め、絶縁膜を堆積し、レジス
ト上の絶縁膜をリフトオフ法により除去し、 続いて、第
１の細線形状レジストパターンを形成し、前記多層膜の
所定部分を前記第１の超伝導体層の厚さの途中までエッ
チンングにより除去し、絶縁膜を堆積し、レジスト上の
絶縁膜をリフトオフ法により除去し、 続いて、第１の細
線形状レジストパターンに直交するように第２の細線形
状レジストパターンを形成し、前記多層膜の所定部分を
前記第１の超伝導体層の厚さの途中までエッチングによ
り除去し、絶縁膜を堆積し、レジスト上の絶縁膜をリフ
トオフ法により除去し、続いて、第３の超伝導体層を堆
積し、幅広のレジストパターンを形成し、第３の超伝導
体層を絶縁膜に達するまでエッチングにより除去し、レ
ジストを除去することを特徴とする。
【００１５】
【作用】本発明の手法によれば、第二の従来技術で必要
なコンタクト用の電極層が不要である。また、２回目の
エッチングにおいて、コンタクト用の電極層を接合の上
部電極と同時にエッチングする必要がないため、エッチ
ング時間が短くなり、エッチングによる接合の上部電極
の幅における減少が抑制される。
なコンタクト用の電極層が不要である。また、２回目の
エッチングにおいて、コンタクト用の電極層を接合の上
部電極と同時にエッチングする必要がないため、エッチ
ング時間が短くなり、エッチングによる接合の上部電極
の幅における減少が抑制される。
【００１６】また、本発明の手法によれば、第一の従来
技術で問題となった、接合上部の配線における電流容量
の制限に関しては、接合と配線に対して同一のマスクパ
ターンにより形成を行わないので、配線に対して、任意
のマスクパターンを採用することができ、電流容量の制
限は、全くない。
技術で問題となった、接合上部の配線における電流容量
の制限に関しては、接合と配線に対して同一のマスクパ
ターンにより形成を行わないので、配線に対して、任意
のマスクパターンを採用することができ、電流容量の制
限は、全くない。
【００１７】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１８】図１には、本発明によって作製された一実
施例としての単位のジョセフソン接合ＪＪが示されてい
る。この図は、基板および絶縁膜を省略して、概略を表
したものである。
施例としての単位のジョセフソン接合ＪＪが示されてい
る。この図は、基板および絶縁膜を省略して、概略を表
したものである。
【００１９】すなわち、このジョセフソン接合は第一の
超伝導体層からなる下部電極層２２，それぞれ面積が規
定された第一の超伝導体層２１，障壁層３２，第二の超
伝導体層４２および第三の超伝導体層からなる上部電極
配線８１を具えている。
超伝導体層からなる下部電極層２２，それぞれ面積が規
定された第一の超伝導体層２１，障壁層３２，第二の超
伝導体層４２および第三の超伝導体層からなる上部電極
配線８１を具えている。
【００２０】本発明のジョセフソン接合作製方法の一実
施例に関し、その工程を順を追って説明する。最終的に
作製されたジョセフソン接合が図１に示す構造となる。
施例に関し、その工程を順を追って説明する。最終的に
作製されたジョセフソン接合が図１に示す構造となる。
【００２１】以下、各図において、図（Ａ）はその工程
までにて作製された構造体の側面図であり、図（Ｂ）は
平面図である。
までにて作製された構造体の側面図であり、図（Ｂ）は
平面図である。
【００２２】まず最初の工程では、図２に示されている
ように、例えばＳｉウェハなどの基板１上に、Ｎｂ化合
物などの第一の超伝導体層２、ジョセフソン接合の障壁
層として機能し得る障壁形成用材料層３、そして例えば
Ｎｂ化合物などの第二の超伝導体層４を公知の方法によ
って順に積層する。これら基板１上の積層構造（２、
３、４）を第一の積層構造と呼ぶ。
ように、例えばＳｉウェハなどの基板１上に、Ｎｂ化合
物などの第一の超伝導体層２、ジョセフソン接合の障壁
層として機能し得る障壁形成用材料層３、そして例えば
Ｎｂ化合物などの第二の超伝導体層４を公知の方法によ
って順に積層する。これら基板１上の積層構造（２、
３、４）を第一の積層構造と呼ぶ。
【００２３】第一の積層構造の最上層である第二の超伝
導体層４の上面に適当なレジスト層を付加し、公知既存
のリソグラフィ技術を利用して図３に示されるパターン
のレジスト層７１を形成し、これをエッチングマスクと
して、例えば反応性イオンエッチングなどの方法によっ
てエッチングを行い、基板１の両縁部分を所定の幅に亙
って露出させる。
導体層４の上面に適当なレジスト層を付加し、公知既存
のリソグラフィ技術を利用して図３に示されるパターン
のレジスト層７１を形成し、これをエッチングマスクと
して、例えば反応性イオンエッチングなどの方法によっ
てエッチングを行い、基板１の両縁部分を所定の幅に亙
って露出させる。
【００２４】その結果が図４に示されているが、このよ
うにしてエッチングされた第一の超伝導体層２の幅が、
将来、ジョセフソン接合として完成されたとき、必要に
応じて下部電極に備えられる広幅部分の幅となる。
うにしてエッチングされた第一の超伝導体層２の幅が、
将来、ジョセフソン接合として完成されたとき、必要に
応じて下部電極に備えられる広幅部分の幅となる。
【００２５】次に、図５に示されているように、レジス
トパターン７１もそのまま覆うようにして全領域上に絶
縁体層６を堆積させた後、有機溶媒に浸し、いわゆるリ
フトオフ法によって不要なレジストパターンとその上の
絶縁体層６の部分を除去する。
トパターン７１もそのまま覆うようにして全領域上に絶
縁体層６を堆積させた後、有機溶媒に浸し、いわゆるリ
フトオフ法によって不要なレジストパターンとその上の
絶縁体層６の部分を除去する。
【００２６】図６に示されるように、レジストパターン
７１を除去した後、次に図７に示されているように、第
二の超伝導体層４の上面に第一の幅Ｗ1 で第一の方向に
伸びる第一の線状レジストパターン７２を形成する。
７１を除去した後、次に図７に示されているように、第
二の超伝導体層４の上面に第一の幅Ｗ1 で第一の方向に
伸びる第一の線状レジストパターン７２を形成する。
【００２７】そして、図８に示されているように、この
第一の線状レジストパターン７２をエッチングマスクと
して用い、上記した第一の積層構造（２、３、４）に対
し、第一の超伝導体層２の厚みの途中まで、再度、エッ
チングを施し、これにより、障壁形成用材料層３と第二
の超伝導体層４とをそれぞれ第一の幅Ｗ1 で第一の方向
に伸びる第一の線状パターン３１、４１に形成すると共
に、第一の超伝導体層２の厚みの途中から上の部分２１
を第一の幅Ｗ1 で第一の方向に伸びる第一の線状パター
ン部分２１とする。言い換えれば、基板１の上面から当
該厚みの途中までの第一の超伝導体層２の部分２２は、
すでに述べたように、将来、ジョセフソン接合を完成し
たときの下部電極広幅部分２２となる。
第一の線状レジストパターン７２をエッチングマスクと
して用い、上記した第一の積層構造（２、３、４）に対
し、第一の超伝導体層２の厚みの途中まで、再度、エッ
チングを施し、これにより、障壁形成用材料層３と第二
の超伝導体層４とをそれぞれ第一の幅Ｗ1 で第一の方向
に伸びる第一の線状パターン３１、４１に形成すると共
に、第一の超伝導体層２の厚みの途中から上の部分２１
を第一の幅Ｗ1 で第一の方向に伸びる第一の線状パター
ン部分２１とする。言い換えれば、基板１の上面から当
該厚みの途中までの第一の超伝導体層２の部分２２は、
すでに述べたように、将来、ジョセフソン接合を完成し
たときの下部電極広幅部分２２となる。
【００２８】次に、図９に示されているように、レジス
トパターン７２もそのまま覆うようにして全領域上に絶
縁体層６を堆積させた後、有機溶媒に浸し、いわゆるリ
フトオフ法によって不要なレジストパターンとその上の
絶縁体層６の部分を除去する。
トパターン７２もそのまま覆うようにして全領域上に絶
縁体層６を堆積させた後、有機溶媒に浸し、いわゆるリ
フトオフ法によって不要なレジストパターンとその上の
絶縁体層６の部分を除去する。
【００２９】その結果は、図１０に示されており、これ
によって第一の幅Ｗ1 の線状パターンとなっている第二
の超伝導体層４１の上面露呈領域を除き、全領域上に絶
縁体層６が形成された構造を得ることができる。
によって第一の幅Ｗ1 の線状パターンとなっている第二
の超伝導体層４１の上面露呈領域を除き、全領域上に絶
縁体層６が形成された構造を得ることができる。
【００３０】そして、図１１に示されているように、先
の工程で用いた第一の線状レジストパターン７２（従っ
て第一線状パターンになっている第二超伝導体層４１）
とは交差する第二の方向、特にこの実施例では直交する
方向に、第二の幅Ｗ2 を有する第二の線状レジストパタ
ーン７３を形成する。
の工程で用いた第一の線状レジストパターン７２（従っ
て第一線状パターンになっている第二超伝導体層４１）
とは交差する第二の方向、特にこの実施例では直交する
方向に、第二の幅Ｗ2 を有する第二の線状レジストパタ
ーン７３を形成する。
【００３１】次いでこのレジストパターン７３をエッチ
ングマスクとして用い、図１２に示されているようにそ
れぞれ第一の線状パターンになっている第二超伝導体層
４１、障壁形成用材料層３１、第一超伝導体層の第一線
状パターン部分２１を、当該第一超伝導体層の第一線状
パターン部分２１の厚みの途中までエッチングする。
ングマスクとして用い、図１２に示されているようにそ
れぞれ第一の線状パターンになっている第二超伝導体層
４１、障壁形成用材料層３１、第一超伝導体層の第一線
状パターン部分２１を、当該第一超伝導体層の第一線状
パターン部分２１の厚みの途中までエッチングする。
【００３２】これにより、図１３に示されているよう
に、前工程までは第一の線状パターンになっていた第二
の超伝導体層４１と障壁形成用材料層３１は、それぞれ
第一の幅Ｗ1 と第二の幅Ｗ2 により確定された面積を有
する平面形状部分４２、３２に作製される。この平面形
状ないし、この実施例の場合のほぼ正方形形状は、図１
２中、特にこの図（Ｂ）中に模式的に格子模様を付加し
た領域Ａｊで示されているが、この部分の面積領域が障
壁形成用材料層にあって最終的にジョセフソン障壁層と
して働く実効面積領域を確定し、ひいては全体としての
ジョセフソン接合ＪＪにおける実効動作領域を確定する
領域となる。またこのとき、絶縁体層６も途中までエッ
チングされ、第二線状パターン部分となっている絶縁膜
の部分６１は残される。
に、前工程までは第一の線状パターンになっていた第二
の超伝導体層４１と障壁形成用材料層３１は、それぞれ
第一の幅Ｗ1 と第二の幅Ｗ2 により確定された面積を有
する平面形状部分４２、３２に作製される。この平面形
状ないし、この実施例の場合のほぼ正方形形状は、図１
２中、特にこの図（Ｂ）中に模式的に格子模様を付加し
た領域Ａｊで示されているが、この部分の面積領域が障
壁形成用材料層にあって最終的にジョセフソン障壁層と
して働く実効面積領域を確定し、ひいては全体としての
ジョセフソン接合ＪＪにおける実効動作領域を確定する
領域となる。またこのとき、絶縁体層６も途中までエッ
チングされ、第二線状パターン部分となっている絶縁膜
の部分６１は残される。
【００３３】その後、前工程で用いたレジストパターン
７３もそのまま覆うようにして前領域上に絶縁体層６２
を堆積させた後、有機溶媒に浸し、いわゆるリフトオフ
法によって不要なレジストパターンとその上の絶縁体層
６２の部分を除去する。
７３もそのまま覆うようにして前領域上に絶縁体層６２
を堆積させた後、有機溶媒に浸し、いわゆるリフトオフ
法によって不要なレジストパターンとその上の絶縁体層
６２の部分を除去する。
【００３４】その結果は、図１４に示されており、これ
によって第一の幅Ｗ1 と第二の幅Ｗ2 により確定された
面積を有する平面形状の第二超伝導体層部分４２の上面
露呈領域を除き、全領域上に絶縁体層６２が形成された
構造を得ることができる。
によって第一の幅Ｗ1 と第二の幅Ｗ2 により確定された
面積を有する平面形状の第二超伝導体層部分４２の上面
露呈領域を除き、全領域上に絶縁体層６２が形成された
構造を得ることができる。
【００３５】次いで、必要に応じ、表面清浄化のため、
適当な深さ分の表面にエッチングを施した後、図１５に
示されているように、それらの上の全面に亙り、第二の
超伝導体層４２に対して電気的に接触するようにして第
三の超伝導体層８を形成する。
適当な深さ分の表面にエッチングを施した後、図１５に
示されているように、それらの上の全面に亙り、第二の
超伝導体層４２に対して電気的に接触するようにして第
三の超伝導体層８を形成する。
【００３６】図１６に示される工程では、第三の超伝導
体層８の上にレジストパターン７４を形成し、これをエ
ッチングマスクとして第三の超伝導体層８をエッチング
することにより、図１７に示されているように部分４２
からなるジョセフソン接合上部電極を外部回路に接続す
るための広幅配線層８１が得られる。その後、図１８に
示されるように広幅配線層８１上のレジスト７４は除去
される。
体層８の上にレジストパターン７４を形成し、これをエ
ッチングマスクとして第三の超伝導体層８をエッチング
することにより、図１７に示されているように部分４２
からなるジョセフソン接合上部電極を外部回路に接続す
るための広幅配線層８１が得られる。その後、図１８に
示されるように広幅配線層８１上のレジスト７４は除去
される。
【００３７】なお、図１５から図１８までは、エッチン
グの代わりにリフトオフ法を用いて、広幅配線層８１を
形成することができる。
グの代わりにリフトオフ法を用いて、広幅配線層８１を
形成することができる。
【００３８】障壁形成用材料層に対して、酸化マグネシ
ウム、酸化アルミニウムなどのエッチングされにくい材
料を用いた場合、図８，図１２のエッチング工程で、障
壁形成用材料層がエッチング停止層として働くため、エ
ッチングの終了を厳密に、制御する必要がなくなる利点
がある。
ウム、酸化アルミニウムなどのエッチングされにくい材
料を用いた場合、図８，図１２のエッチング工程で、障
壁形成用材料層がエッチング停止層として働くため、エ
ッチングの終了を厳密に、制御する必要がなくなる利点
がある。
【００３９】
【発明の効果】以上説明したように、本発明によると、
矩形のパターンとしてジョセフソン接合の実効動作領域
を規定する場合、既存のリソグラフィ技術を利用しても
なお、その寸法限界をさらに越え、より微細化すること
ができ、かつ高い寸法精度を確保することができる。
矩形のパターンとしてジョセフソン接合の実効動作領域
を規定する場合、既存のリソグラフィ技術を利用しても
なお、その寸法限界をさらに越え、より微細化すること
ができ、かつ高い寸法精度を確保することができる。
【００４０】従って、多数のジョセフソン接合を同一の
基板上に集積したジョセフソン接合集積回路を構築する
場合、集積密度を大いに高めることもでき、ひいては各
ジョセフソン接合の特性のばらつきを小さな範囲に抑え
ることが可能となる。
基板上に集積したジョセフソン接合集積回路を構築する
場合、集積密度を大いに高めることもでき、ひいては各
ジョセフソン接合の特性のばらつきを小さな範囲に抑え
ることが可能となる。
【００４１】さらに、そのような微細化を、配線の電流
容量が低下することなく、配線層の幅に応じ、任意の電
流容量を確保することができる。
容量が低下することなく、配線層の幅に応じ、任意の電
流容量を確保することができる。
【００４２】また、従来の手法で用いていた、コンタク
ト用の電極層を用いないため、その電極層の堆積工程が
不要であり、また、過剰なエッチングによる接合の第二
の幅寸法における減少が抑制される。
ト用の電極層を用いないため、その電極層の堆積工程が
不要であり、また、過剰なエッチングによる接合の第二
の幅寸法における減少が抑制される。
【図１】本発明によって作製された単位のジョセフソン
接合の一例を示す斜視図である。
接合の一例を示す斜視図である。
【図２】本発明の工程を説明する図であって、（Ａ）は
側面図、（Ｂ）は平面図である。
側面図、（Ｂ）は平面図である。
【図３】本発明の工程を説明する図であって、（Ａ）は
側面図、（Ｂ）は平面図である。
側面図、（Ｂ）は平面図である。
【図４】本発明の工程を説明する図であって、（Ａ）は
側面図、（Ｂ）は平面図である。
側面図、（Ｂ）は平面図である。
【図５】本発明の工程を説明する図であって、（Ａ）は
側面図、（Ｂ）は平面図である。
側面図、（Ｂ）は平面図である。
【図６】本発明の工程を説明する図であって、（Ａ）は
側面図、（Ｂ）は平面図である。
側面図、（Ｂ）は平面図である。
【図７】本発明の工程を説明する図であって、（Ａ）は
側面図、（Ｂ）は平面図である。
側面図、（Ｂ）は平面図である。
【図８】本発明の工程を説明する図であって、（Ａ）は
側面図、（Ｂ）は平面図である。
側面図、（Ｂ）は平面図である。
【図９】本発明の工程を説明する図であって、（Ａ）は
側面図、（Ｂ）は平面図である。
側面図、（Ｂ）は平面図である。
【図１０】本発明の工程を説明する図であって、（Ａ）
は側面図、（Ｂ）は平面図である。
は側面図、（Ｂ）は平面図である。
【図１１】本発明の工程を説明する図であって、（Ａ）
は側面図、（Ｂ）は平面図である。
は側面図、（Ｂ）は平面図である。
【図１２】本発明の工程を説明する図であって、（Ａ）
は側面図、（Ｂ）は平面図である。
は側面図、（Ｂ）は平面図である。
【図１３】本発明の工程を説明する図であって、（Ａ）
は側面図、（Ｂ）は平面図である。
は側面図、（Ｂ）は平面図である。
【図１４】本発明の工程を説明する図であって、（Ａ）
は側面図、（Ｂ）は平面図である。
は側面図、（Ｂ）は平面図である。
【図１５】本発明の工程を説明する図であって、（Ａ）
は側面図、（Ｂ）は平面図である。
は側面図、（Ｂ）は平面図である。
【図１６】本発明の工程を説明する図であって、（Ａ）
は側面図、（Ｂ）は平面図である。
は側面図、（Ｂ）は平面図である。
【図１７】本発明の工程を説明する図であって、（Ａ）
は側面図、（Ｂ）は平面図である。
は側面図、（Ｂ）は平面図である。
【図１８】本発明の工程を説明する図であって、（Ａ）
は側面図、（Ｂ）は平面図である。
は側面図、（Ｂ）は平面図である。
１ 基板 ２ 第一の超伝導体層 ２１ 第一の超伝導体層の線状パターン ２２ 第一の超伝導体層からなる下部電極広幅部分 ３ 障壁形成用材料層 ３１ 障壁形成用材料層の線状パターン ３２ 障壁層 ４ 第二の超伝導体層 ４１ 第二の超伝導体層の線状パターン ４２ 面積を規定された第二の超伝導体層部分 ６，６１，６２ 絶縁体層 ７１ レジスト層 ７２，７３，７４ レジストパターン ８ 第三の超伝導体層 ８１ 第三の超伝導体層からなる広幅配線層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒沢 格 茨城県つくば市梅園１丁目１番４ 工業 技術院電子技術総合研究所内 (72)発明者 高田 進 茨城県つくば市梅園１丁目１番４ 工業 技術院電子技術総合研究所内 (56)参考文献 特開 平４−61178（ＪＰ，Ａ) 特開 平１−168080（ＪＰ，Ａ) 特開 昭61−268083（ＪＰ，Ａ) 特開 昭60−7187（ＪＰ，Ａ) 特開 昭61−144083（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 基板上に第１の超伝導体層、トンネル障
壁層および第２の超伝導体層からなる多層膜を形成した
後、前記多層膜の上面に幅広のレジストパターンを形成
し、 前記多層膜の所定部分を基板に達するまでエッチングに
より除去して下部電極の形状を定め、絶縁膜を堆積し、
レジスト上の絶縁膜をリフトオフ法により除去し、 続いて、第１の細線形状レジストパターンを形成し 、前
記多層膜の所定部分を前記第１の超伝導体層の厚さの途
中までエッチンングにより除去し、絶縁膜を堆積し、レ
ジスト上の絶縁膜をリフトオフ法により除去し、 続いて、第１の細線形状レジストパターンに直交するよ
うに第２の細線形状レジストパターンを形成し、前記 多
層膜の所定部分を前記第１の超伝導体層の厚さの途中ま
でエッチングにより除去し、絶縁膜を堆積し、レジスト
上の絶縁膜をリフトオフ法により除去し、続いて、第３の超伝導体層を堆積し、幅広のレジストパ
ターンを形成し、第３の超伝導体層を絶縁膜に達するま
でエッチングにより除去し、レジストを除去する ことを
特徴とする微小形状のジョセフソン接合の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4345586A JP2756443B2 (ja) | 1992-12-01 | 1992-12-01 | ジョセフソン接合の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4345586A JP2756443B2 (ja) | 1992-12-01 | 1992-12-01 | ジョセフソン接合の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177442A JPH06177442A (ja) | 1994-06-24 |
| JP2756443B2 true JP2756443B2 (ja) | 1998-05-25 |
Family
ID=18377601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4345586A Expired - Lifetime JP2756443B2 (ja) | 1992-12-01 | 1992-12-01 | ジョセフソン接合の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2756443B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108539004B (zh) * | 2018-04-25 | 2023-12-05 | 中国科学院上海微系统与信息技术研究所 | 亚微米约瑟夫森隧道结及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607187A (ja) * | 1983-06-25 | 1985-01-14 | Nippon Telegr & Teleph Corp <Ntt> | トンネル形ジヨセフソン接合素子 |
| JPS61144083A (ja) * | 1984-12-18 | 1986-07-01 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の形成方法 |
| JPH01168080A (ja) * | 1987-12-24 | 1989-07-03 | Agency Of Ind Science & Technol | ジョセフソン接合素子の作製方法 |
-
1992
- 1992-12-01 JP JP4345586A patent/JP2756443B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06177442A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05136132A (ja) | 半導体素子の多層構造の段差を緩和させる方法及び多層構造の段差緩和用ダミー層を備えた半導体素子 | |
| US4499119A (en) | Method of manufacturing super-conductive tunnel junction devices with precise junction area control | |
| JP2756443B2 (ja) | ジョセフソン接合の作製方法 | |
| JP2535755B2 (ja) | ジョセフソン接合の作製方法 | |
| US11342492B1 (en) | Josephson junction structures | |
| US4525730A (en) | Buried junction Josephson interferometer | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| EP0080532B1 (en) | Buried junction josephson interferometer | |
| JP3152195B2 (ja) | 導電体の作製方法および電極パターン | |
| JP2002043640A (ja) | 超伝導接合素子及びその製造方法 | |
| JP2973495B2 (ja) | 半導体メモリの製造方法 | |
| CN114497344A (zh) | 深亚微米约瑟夫森隧道结及其制备方法 | |
| KR960006747B1 (ko) | 스택캐패시터 제조방법 | |
| JPH071807B2 (ja) | ジョセフソン集積回路の製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JPH06216393A (ja) | 半導体不揮発性メモリ及びその製造方法 | |
| KR970010773B1 (ko) | 디램(dram) 제조 방법 | |
| KR940011733B1 (ko) | 반도체장치의 접촉창 형성방법 | |
| KR0180116B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JPH0461178A (ja) | ジョセフソン集積回路の作製方法 | |
| JPH07118553B2 (ja) | 電子ビーム直接描画用アライメントマークおよびその作製方法 | |
| JPS61258431A (ja) | 集積回路およびその製造方法 | |
| JPS61216431A (ja) | 微細パタ−ン形成方法 | |
| JPS58145177A (ja) | ジヨセフソン接合素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |