JPS58145177A - ジヨセフソン接合素子の製造方法 - Google Patents
ジヨセフソン接合素子の製造方法Info
- Publication number
- JPS58145177A JPS58145177A JP57027613A JP2761382A JPS58145177A JP S58145177 A JPS58145177 A JP S58145177A JP 57027613 A JP57027613 A JP 57027613A JP 2761382 A JP2761382 A JP 2761382A JP S58145177 A JPS58145177 A JP S58145177A
- Authority
- JP
- Japan
- Prior art keywords
- superconductor
- layer
- josephson junction
- insulator
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、論理回路や記憶装置を構成するスイッチング
素子、微小磁界測定子、電圧標準器などｌこ用いられる
ジョセフソン接合素子の製造方法に関するものである。
素子、微小磁界測定子、電圧標準器などｌこ用いられる
ジョセフソン接合素子の製造方法に関するものである。
従来開発されて来たジョセフソン接合素子は、超伝導体
として鉛合金、ニオブ、ニオブ化合物などの種々の超伝
導体が用いられており、主にリフトオフ技術により超伝
導体と絶縁体をパターニングして製造されている。通常
、リフトオフ技術によってパターニングを行う場合、リ
フトオフを容易にするためにレジストの断面形状は逆台
形状に形成されている。このようにレジストの断面形状
を逆台形状とすると、レジスト上に目的の超伝導体又は
絶縁体層とする薄膜を蒸着技術やスパッタ技術を用いて
成膜する時、成膜している物質が逆台形のレジストの傘
の下にまわり込むという問題がある。このまわり込み量
は、場合によっては１パｍ程度に達し、パターンの設計
を著しく困難にしていた。特にジョセフソン接合素子の
接合層の形成においては、接合層の面積が直接ジョセフ
ソン接合素子の電気的な特性に影響するため、ジ。
として鉛合金、ニオブ、ニオブ化合物などの種々の超伝
導体が用いられており、主にリフトオフ技術により超伝
導体と絶縁体をパターニングして製造されている。通常
、リフトオフ技術によってパターニングを行う場合、リ
フトオフを容易にするためにレジストの断面形状は逆台
形状に形成されている。このようにレジストの断面形状
を逆台形状とすると、レジスト上に目的の超伝導体又は
絶縁体層とする薄膜を蒸着技術やスパッタ技術を用いて
成膜する時、成膜している物質が逆台形のレジストの傘
の下にまわり込むという問題がある。このまわり込み量
は、場合によっては１パｍ程度に達し、パターンの設計
を著しく困難にしていた。特にジョセフソン接合素子の
接合層の形成においては、接合層の面積が直接ジョセフ
ソン接合素子の電気的な特性に影響するため、ジ。
セフソン接合素子を用いた論理１ｍ１Ｍや記憶ｒＱｊ路
の設計を著しく困難にしていた。
の設計を著しく困難にしていた。
本発明の目的は、ジョセフソン接合素子において、絶、
嫁体層が接合層へまわり込むことによる接合層の形状の
変動をなくシ、設計値からの寸法ずれを極小にした接合
層を形成するジョセフソン接合素子の製造方法を提供す
ること？こある。
嫁体層が接合層へまわり込むことによる接合層の形状の
変動をなくシ、設計値からの寸法ずれを極小にした接合
層を形成するジョセフソン接合素子の製造方法を提供す
ること？こある。
本発明によれば、第１の超伝導体と、第２の超伝導体と
、これらの超伝導体の間に介在して超伝導トンネル効果
を生じさせる接合バリア層と、前記第１の超伝導体と前
記第２の超伝導体とを絶縁し前記接合バリア層を形成す
る開口部をＭする絶縁体層とからなるジョセフソン接合
素子において、前記絶縁体層を形成した後、’ＡｊＪＥ
ピ接合バリア層を形成する開口部へすわり込んだ０１Ｊ
記絶縁杯の薄層を取り除き、前記第１の超伝導体に接し
て前記接合バリア層を形成することを特徴とするジョセ
フソン接合素子の製造方法が得られる。
、これらの超伝導体の間に介在して超伝導トンネル効果
を生じさせる接合バリア層と、前記第１の超伝導体と前
記第２の超伝導体とを絶縁し前記接合バリア層を形成す
る開口部をＭする絶縁体層とからなるジョセフソン接合
素子において、前記絶縁体層を形成した後、’ＡｊＪＥ
ピ接合バリア層を形成する開口部へすわり込んだ０１Ｊ
記絶縁杯の薄層を取り除き、前記第１の超伝導体に接し
て前記接合バリア層を形成することを特徴とするジョセ
フソン接合素子の製造方法が得られる。
前記本発明によれば、設計値との寸法ずれの／Ｊ・さい
接合層を形成することができジョセフソン接合素子の電
気的な特性の設計値からのずれを少なくシ、かつ論理回
路、記憶回路等の設計が極めて容易になる。
接合層を形成することができジョセフソン接合素子の電
気的な特性の設計値からのずれを少なくシ、かつ論理回
路、記憶回路等の設計が極めて容易になる。
以下図面により本発明のさらに詳細な説明を行なう。
第１図は、絶縁層が逆台形のレジストの傘の下にすわり
込むことを説明するための図で、接合層を形成する開口
部をリフトオフで作る時のレジストと絶縁層との断面を
、接合層を形成する領域の部分について示したものであ
る。図は、シリコンウェハー等をこ表面処理を行った基
板１１上に第１の超伝導体１２を形成し、レジストワー
クで接合１−を形成する開口部を形成するための逆台形
の形状のレジスト１３をパターニングし、絶縁体層１４
、１５を蒸着技術などで成膜した状態を示している。
込むことを説明するための図で、接合層を形成する開口
部をリフトオフで作る時のレジストと絶縁層との断面を
、接合層を形成する領域の部分について示したものであ
る。図は、シリコンウェハー等をこ表面処理を行った基
板１１上に第１の超伝導体１２を形成し、レジストワー
クで接合１−を形成する開口部を形成するための逆台形
の形状のレジスト１３をパターニングし、絶縁体層１４
、１５を蒸着技術などで成膜した状態を示している。
絶縁体層１４ 、１５を成膜している間に、逆台形のレ
ジスト１３の傘の下に絶縁体層】４が図に示すように薄
い薄層１６となってまわり込んでくる。この逆台形レジ
スト１３を形成する時、逆台形レジスト１３の尾根寸法
１７は、マスクの形状寸法とほぼ同一寸法に設定できる
が、底寸法１８は、逆台形レジスト１３の加工方法に依
存して大きく変動するので、底寸法１８を正確に設定す
ることは非常に困難である。
ジスト１３の傘の下に絶縁体層】４が図に示すように薄
い薄層１６となってまわり込んでくる。この逆台形レジ
スト１３を形成する時、逆台形レジスト１３の尾根寸法
１７は、マスクの形状寸法とほぼ同一寸法に設定できる
が、底寸法１８は、逆台形レジスト１３の加工方法に依
存して大きく変動するので、底寸法１８を正確に設定す
ることは非常に困難である。
第２図は、本発明によるジョセフソン接合素子の製造方
法を説明するための図である。図は、ジョセフソン接合
素子の接合層の部分の構成のみに注目して基本となる構
造のみを示してあり、ジョセフソン接合素子を用いた回
路で通常用いられるアースｍ１．制御線などの部分は省
略しである。以下本発明によるジョセフソン接合素子の
基本的ｆ、１′構造と製造方法の概略を説明する。従来
と同様にしの薄ノー１６を取り除くために、イオンミリ
ング技術又はＣＦ４などを用いたイオンエツチング技術
やスパック−エツチング技術やプラズー７エッチング技
術（アイ・イー・イー・イー・トランザクションスーオ
ン・エレクトロン・デバイス（ＩＥＪＮＥＴｒａｎｓａ
ｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ ｄｅｖｉｃｅ
ｓ ）の第Ｅ Ｄ −”１７巻の第１０−＠ノ第２０３
３貞から２０３４頁に記載）により、絶縁体の薄ｒａ■
６をミリング又はエラ（５） の時、絶縁体Ｊ−１４も同＃＃８０こミリング又はエツ
チングされるが、絶縁体ノー１４の厚さは、絶縁体の薄
層１６の与さに比して十分厚いので、超伝導体１２と第
２超伝導体２２とを絶縁するに十分な厚さの絶縁体ｌ曽
１６がミリング又はエツチング後に残され得る。
法を説明するための図である。図は、ジョセフソン接合
素子の接合層の部分の構成のみに注目して基本となる構
造のみを示してあり、ジョセフソン接合素子を用いた回
路で通常用いられるアースｍ１．制御線などの部分は省
略しである。以下本発明によるジョセフソン接合素子の
基本的ｆ、１′構造と製造方法の概略を説明する。従来
と同様にしの薄ノー１６を取り除くために、イオンミリ
ング技術又はＣＦ４などを用いたイオンエツチング技術
やスパック−エツチング技術やプラズー７エッチング技
術（アイ・イー・イー・イー・トランザクションスーオ
ン・エレクトロン・デバイス（ＩＥＪＮＥＴｒａｎｓａ
ｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ ｄｅｖｉｃｅ
ｓ ）の第Ｅ Ｄ −”１７巻の第１０−＠ノ第２０３
３貞から２０３４頁に記載）により、絶縁体の薄ｒａ■
６をミリング又はエラ（５） の時、絶縁体Ｊ−１４も同＃＃８０こミリング又はエツ
チングされるが、絶縁体ノー１４の厚さは、絶縁体の薄
層１６の与さに比して十分厚いので、超伝導体１２と第
２超伝導体２２とを絶縁するに十分な厚さの絶縁体ｌ曽
１６がミリング又はエツチング後に残され得る。
さらに試料表面に露出している第１の超伝導体にも、こ
の時同時にミリング又はエツチングされるので、スリン
グ又はエツチング後に十分な厚さが得られるように第１
の超伝導体１２は十分厚くしておく。たたし、エツチン
グ後にＣＦ４などのガスにより第１の超伝導体１２の表
面に好ましくない物質が生じる場合には、さらに生じた
好すしくない物示すように形成して、ジョセフソン接合
素子か得られる。促って本発明をごよる製造方法で製造
したジョセフソン接合素子の接合バリア鳩２１の寸法２
３（６） は設計で規定できる第１図の逆台形のレジストの屋根寸
法によって定まる接合バリア層の開口部の寸法とはゾ回
じ寸法となる。よって、ジョセフソン接合素子の電気的
な特性を規定する接合パリγ層２１の大きさは、設計で
規定できる逆台形のレジスト１３の屋根寸法１７に対応
する絶縁体層１４の開口部の寸法によって決まるので、
高い精度で規定することができる。従って、不発明によ
る製造方法で製造したジョセフソン接合素子の′１気的
な特性は、マスクパターンの設計により容易にかつ正確
に足めることかでき、本発明による製造方法で製造した
ジョセフソン接合素子を用いた論理回路や記憶装置の設
計が容易になる。
の時同時にミリング又はエツチングされるので、スリン
グ又はエツチング後に十分な厚さが得られるように第１
の超伝導体１２は十分厚くしておく。たたし、エツチン
グ後にＣＦ４などのガスにより第１の超伝導体１２の表
面に好ましくない物質が生じる場合には、さらに生じた
好すしくない物示すように形成して、ジョセフソン接合
素子か得られる。促って本発明をごよる製造方法で製造
したジョセフソン接合素子の接合バリア鳩２１の寸法２
３（６） は設計で規定できる第１図の逆台形のレジストの屋根寸
法によって定まる接合バリア層の開口部の寸法とはゾ回
じ寸法となる。よって、ジョセフソン接合素子の電気的
な特性を規定する接合パリγ層２１の大きさは、設計で
規定できる逆台形のレジスト１３の屋根寸法１７に対応
する絶縁体層１４の開口部の寸法によって決まるので、
高い精度で規定することができる。従って、不発明によ
る製造方法で製造したジョセフソン接合素子の′１気的
な特性は、マスクパターンの設計により容易にかつ正確
に足めることかでき、本発明による製造方法で製造した
ジョセフソン接合素子を用いた論理回路や記憶装置の設
計が容易になる。
以上の説明において、実際のジョセフソン接合素子を用
いて回路を構成する場合必須であるアース面や、ジョセ
フソン接合索子をスイッチ、させるための制御線や負荷
抵抗などについて説明を加えなかったが、これらの機能
素子や機北部は、従来のジョセフソン接合系子と全く同
様の方法により製造できる。
いて回路を構成する場合必須であるアース面や、ジョセ
フソン接合索子をスイッチ、させるための制御線や負荷
抵抗などについて説明を加えなかったが、これらの機能
素子や機北部は、従来のジョセフソン接合系子と全く同
様の方法により製造できる。
第３図に本発明の製造方法で製造したジョセフソン接合
素子の好該しい実施例として、電流制御ケート回路の構
造を示す。図で第３図と同じ部分は、同一番号で示し第
１の実施例と同じ構造を取るのでここでは説明を省略す
る。表面を酸化処理したシリコン基板３１の上にアース
面３２をニオブなどの超伝導体で形成し、アース面の陽
極酸化とシリコン配置Ｖ物などでアース絶縁層３３を形
成し、その上に第２図に示した第１の実施例のジョセフ
ソン接合素子を形成する。第２の超伝導体２２を絶縁す
る象２の絶縁層３４を必要部に形成し、その」二にジョ
セフソン接合索子のスイ・７チを制御する超伝導体から
なる制御線３５．３６を形成する。第１の超伝導体１２
．第２の超伝導体２２．制御線３５ 、３６は、必要に
応じて他の回路へそれぞれ配線され、所望の回路が実現
される。
素子の好該しい実施例として、電流制御ケート回路の構
造を示す。図で第３図と同じ部分は、同一番号で示し第
１の実施例と同じ構造を取るのでここでは説明を省略す
る。表面を酸化処理したシリコン基板３１の上にアース
面３２をニオブなどの超伝導体で形成し、アース面の陽
極酸化とシリコン配置Ｖ物などでアース絶縁層３３を形
成し、その上に第２図に示した第１の実施例のジョセフ
ソン接合素子を形成する。第２の超伝導体２２を絶縁す
る象２の絶縁層３４を必要部に形成し、その」二にジョ
セフソン接合索子のスイ・７チを制御する超伝導体から
なる制御線３５．３６を形成する。第１の超伝導体１２
．第２の超伝導体２２．制御線３５ 、３６は、必要に
応じて他の回路へそれぞれ配線され、所望の回路が実現
される。
以上で説明したように、本発明によるジョセフソン接合
素子の製造方法は、接合バリア層を形成する？縁体用の
開口部の領域へまわり込んだ絶縁体の薄層により生ずる
接合バリア層の形状変化を防ぐために、絶縁体の薄層を
ミリング技術やエツチング技術によって取り除いた後、
第１の超伝導体Ｉ２に接しで接合バリア層を設けること
を特徴としており、接合バリア層の大きさが、設計で容
易にかつ正確に規定でき６絶縁体ｊ−の開口部の大きさ
即ち逆台形レジストの屋根寸法で規定でさるという特徴
を持っている。従って不発明（こよるジョセフソン接合
素子の製造方法は、好ましい実施例で示した以外の電流
注入形ゲート回路などのジョセフソン接合系子を用いた
種々の回路に適用できるものＣある。
素子の製造方法は、接合バリア層を形成する？縁体用の
開口部の領域へまわり込んだ絶縁体の薄層により生ずる
接合バリア層の形状変化を防ぐために、絶縁体の薄層を
ミリング技術やエツチング技術によって取り除いた後、
第１の超伝導体Ｉ２に接しで接合バリア層を設けること
を特徴としており、接合バリア層の大きさが、設計で容
易にかつ正確に規定でき６絶縁体ｊ−の開口部の大きさ
即ち逆台形レジストの屋根寸法で規定でさるという特徴
を持っている。従って不発明（こよるジョセフソン接合
素子の製造方法は、好ましい実施例で示した以外の電流
注入形ゲート回路などのジョセフソン接合系子を用いた
種々の回路に適用できるものＣある。
以上、本究明の製置方法で製造したジョセフソン接合素
子及び好ましい実施例のジョセフソン接合索子で用いた
超伝導体としては、今日一般に用いられているニオブ、
鉛合釡、ニオブ合蛍なとの超伝導体か用いられ、絶縁層
及び接合バリア増としては、シリコンの酸化物、＆伝導
体金属の酸化物などが用いられる。
子及び好ましい実施例のジョセフソン接合索子で用いた
超伝導体としては、今日一般に用いられているニオブ、
鉛合釡、ニオブ合蛍なとの超伝導体か用いられ、絶縁層
及び接合バリア増としては、シリコンの酸化物、＆伝導
体金属の酸化物などが用いられる。
なお、第１図から第３図に示した各部の大ささや厚さは
、模式的ζこ示したもので実際の寸法に約（９） 応するものではない。
、模式的ζこ示したもので実際の寸法に約（９） 応するものではない。
以上本発明によれは、設計値からの寸法ずれを最小とし
た接合バリアを形成するジョセフソン接合索子の製造方
法が実現でき、本発明による製造方法で製造したジョセ
フソン接合素子は、・通気的特性の設計値からのずれか
最小となり、論理回路や記憶装置の設計を容易にするこ
とができる。
た接合バリアを形成するジョセフソン接合索子の製造方
法が実現でき、本発明による製造方法で製造したジョセ
フソン接合素子は、・通気的特性の設計値からのずれか
最小となり、論理回路や記憶装置の設計を容易にするこ
とができる。
第１図は絶縁層が逆台形のレジストの傘ｆ・にまわり込
むことを説明するためのレジストと絶＃体層の断面図、
第２図（ａ）−（ｄ）は本発明のジョセフソン接合素子
の製造方法を説明するだめの図、第３図は本発明の製造
方法で製造した好ましい実施例を示す電流制御ゲート回
路の図である。 図においで １１ 基板、１２・第１の超伝導体、１３ 逆台形
の形状のレシスｌ−１ｉ４，１５ ・絶縁体層、１６
接合パリγ層の開口部の領域へまわり込んだ絶縁体の
薄層、１７ 逆台形レジストの屋根寸法、１８ 逆
台形（１０） レジストの底寸渋、２１ 接合バリア層、２２・・・
Ｍ２の超伝導体、２３ 接合バリア層の寸法、３１
ノリコン基板、３２ アース面、３３・・・アース
絶縁層、３４・第２の絶縁層、３５．３６・・・制御巌
代岬人−ＪＴ７Ｔ：＋・ ｌ’Ｔ 賭 晋（１１） 罠Ｚ図 と、づ 第３図
むことを説明するためのレジストと絶＃体層の断面図、
第２図（ａ）−（ｄ）は本発明のジョセフソン接合素子
の製造方法を説明するだめの図、第３図は本発明の製造
方法で製造した好ましい実施例を示す電流制御ゲート回
路の図である。 図においで １１ 基板、１２・第１の超伝導体、１３ 逆台形
の形状のレシスｌ−１ｉ４，１５ ・絶縁体層、１６
接合パリγ層の開口部の領域へまわり込んだ絶縁体の
薄層、１７ 逆台形レジストの屋根寸法、１８ 逆
台形（１０） レジストの底寸渋、２１ 接合バリア層、２２・・・
Ｍ２の超伝導体、２３ 接合バリア層の寸法、３１
ノリコン基板、３２ アース面、３３・・・アース
絶縁層、３４・第２の絶縁層、３５．３６・・・制御巌
代岬人−ＪＴ７Ｔ：＋・ ｌ’Ｔ 賭 晋（１１） 罠Ｚ図 と、づ 第３図
Claims (1)
- 第１の超伝導体と、第２の超伝導体と、これらの超伝導
体の間に介在して超伝導トンネル効果を生じさせる接合
バリア層と、前記第１の超伝導体と前記第２の超伝導体
とを絶縁し前記接合バリア層を形成する開口部を有する
絶縁体層とからなるジョセフソン接合素子の製造におい
て、前記絶縁体層を形成した後前記接合バリア層を形成
する開口部の領域にまわり込んだ前記絶縁体の薄層を取
り除き、前記第１の超伝導体に接して前記接合バリア層
を形成することを特徴とするジョセフソン接合素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027613A JPS58145177A (ja) | 1982-02-23 | 1982-02-23 | ジヨセフソン接合素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027613A JPS58145177A (ja) | 1982-02-23 | 1982-02-23 | ジヨセフソン接合素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58145177A true JPS58145177A (ja) | 1983-08-29 |
Family
ID=12225781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57027613A Pending JPS58145177A (ja) | 1982-02-23 | 1982-02-23 | ジヨセフソン接合素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145177A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135579A (ja) * | 1984-07-27 | 1986-02-20 | Agency Of Ind Science & Technol | ジヨセフソン接合素子 |
| JPS63205975A (ja) * | 1987-02-23 | 1988-08-25 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の製造方法 |
-
1982
- 1982-02-23 JP JP57027613A patent/JPS58145177A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135579A (ja) * | 1984-07-27 | 1986-02-20 | Agency Of Ind Science & Technol | ジヨセフソン接合素子 |
| JPS63205975A (ja) * | 1987-02-23 | 1988-08-25 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の製造方法 |
| JPH0556030B2 (ja) * | 1987-02-23 | 1993-08-18 | Kogyo Gijutsuin |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554567A (en) | Superconductive integrated circuit incorporating a magnetically controlled interferometer | |
| EP0063887A1 (en) | Method of manufacturing Josephson junction integrated circuit devices | |
| JPH03179763A (ja) | アンチヒューズ構造とそれを形成する方法 | |
| US5068694A (en) | Josephson integrated circuit having a resistance element | |
| JPH0444438B2 (ja) | ||
| JPS58145177A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0575237A (ja) | 導体パターン形成方法 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS6257263A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS58145172A (ja) | ジヨセフソン接合素子 | |
| JPS6213832B2 (ja) | ||
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPS61263180A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS603798B2 (ja) | ジヨセフソン干渉装置 | |
| JPS58147183A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPH0234195B2 (ja) | ||
| JPS61244078A (ja) | 超伝導線路の作製方法 | |
| JPS60208876A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0322710B2 (ja) | ||
| JPS6167974A (ja) | 超伝導回路装置 | |
| JPS6257264A (ja) | 超伝導集積回路の製造方法 | |
| JPS6060785A (ja) | 超伝導回路装置の製造方法 | |
| JPH0376791B2 (ja) | ||
| JPH0374512B2 (ja) |