JPH0234195B2 - - Google Patents
Info
- Publication number
- JPH0234195B2 JPH0234195B2 JP59265455A JP26545584A JPH0234195B2 JP H0234195 B2 JPH0234195 B2 JP H0234195B2 JP 59265455 A JP59265455 A JP 59265455A JP 26545584 A JP26545584 A JP 26545584A JP H0234195 B2 JPH0234195 B2 JP H0234195B2
- Authority
- JP
- Japan
- Prior art keywords
- superconductor electrode
- superconductor
- tunnel barrier
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002887 superconductor Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 25
- 239000010955 niobium Substances 0.000 description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はジヨセフソン接合素子の形成方法に関
し、さらに詳しくは微細な接合の作製に適したジ
ヨセフソン接合素子の形成方法に関するものであ
る。
し、さらに詳しくは微細な接合の作製に適したジ
ヨセフソン接合素子の形成方法に関するものであ
る。
従来技術の問題点
従来、ジヨセフソン接合素子で構成される集積
回路の製造では、接合特性の制御に最も重要なト
ンネル障壁部を規定する主な技術はリフトオフ法
であつた。この一例として、アール・エフ・ブル
ーム（R.F.Broom）らによつて1980年10月に発
表されたアイ・イー・イー・イー・トランズアク
シヨンズ・オン・エレクトロ・デバイシーズ
（IEEE Transactionts on Electron Devices）
の第ED−27巻第10号1998〜2008頁の論文がある。
この方法を第２図ａ〜ｃを用いて工程順に説明す
る。第２図ａに示すように、絶縁体基板２１上に
形成された第１の超伝導体電極２２上のトンネル
障壁部となる部分にアンダーカツト形状のレジス
トマスク２３を形成し、第２図ｂに示すように基
板表面に絶縁体層２４を蒸着し、引き続きリフト
オフすると第２図ｃに示すような開口部をもつト
ンネル障壁部が形成される。この方法では、アン
ダーカツト形状のレジストマスク２３は通常のホ
トレジスト工程に加え、露光前にクロロベンゼン
などの有機溶剤に浸すことによつて得られるが、
マスク寸法やマスク形状はレジストのプリベーク
条件や有機溶剤の液温、デイツプ時間などの影響
を受けやすい。特に、トンネル障壁部の有効面積
を規定するレジストマスク２３下部の寸法を精度
よく得ることは非常に難かし。またトンネル障壁
部がこの形成過程で直接大気にさらされたり、レ
ジスト処理を受けることにより汚染されるという
問題もある。
回路の製造では、接合特性の制御に最も重要なト
ンネル障壁部を規定する主な技術はリフトオフ法
であつた。この一例として、アール・エフ・ブル
ーム（R.F.Broom）らによつて1980年10月に発
表されたアイ・イー・イー・イー・トランズアク
シヨンズ・オン・エレクトロ・デバイシーズ
（IEEE Transactionts on Electron Devices）
の第ED−27巻第10号1998〜2008頁の論文がある。
この方法を第２図ａ〜ｃを用いて工程順に説明す
る。第２図ａに示すように、絶縁体基板２１上に
形成された第１の超伝導体電極２２上のトンネル
障壁部となる部分にアンダーカツト形状のレジス
トマスク２３を形成し、第２図ｂに示すように基
板表面に絶縁体層２４を蒸着し、引き続きリフト
オフすると第２図ｃに示すような開口部をもつト
ンネル障壁部が形成される。この方法では、アン
ダーカツト形状のレジストマスク２３は通常のホ
トレジスト工程に加え、露光前にクロロベンゼン
などの有機溶剤に浸すことによつて得られるが、
マスク寸法やマスク形状はレジストのプリベーク
条件や有機溶剤の液温、デイツプ時間などの影響
を受けやすい。特に、トンネル障壁部の有効面積
を規定するレジストマスク２３下部の寸法を精度
よく得ることは非常に難かし。またトンネル障壁
部がこの形成過程で直接大気にさらされたり、レ
ジスト処理を受けることにより汚染されるという
問題もある。
一方、上記問題点を解決する方法として、エツ
チング法でトンネル障壁部を規定する方法があ
る。たとえば、東海林彰らによつて発表されたア
プライド・フイズクス・レターズ（Appl.Phys.
Lett.）第41巻、1982年、1097〜1099頁の論文が
ある。この方法の工程を第３図ａ〜ｃに示す。第
３図ａのように、絶縁体基板３１上に第１の超伝
導体電極３２、トンネル障壁層３３、第２の超伝
導体電極３４の３層膜から成る接合構成層を形成
する。次に、第３図ｂに示すように、第２の超伝
導体電極３４上のトンネル障壁部となる場所に通
常のホトレジスト工程でレジストマスク３５を形
成した後、第３図ｃのように反応性スパツタエツ
チング法により第２の超伝導体電極３４のレジス
トマスク以外の箇所を選択的にエツチング除去
し、トンネル障壁部を形成する。この方法では、
リフトオフ法のようにレジストマスクをアンダー
カツト形状にする必要がないため、比較的精度の
良いレジストマスクを用いることができ、トンネ
ル障壁部の寸法精度も向上する。しかしながら、
上記レジストマスクでもパターン寸法が１〜2μ
ｍ程度まで微細化されると、レジストマスクコー
ナー部の解像性、再現性の問題がクローズアツプ
される。特に、ジヨセフソン接合素子では、トン
ネル障壁層の面積が接合特性に大きく影響するた
め、これが重要な問題となる。
チング法でトンネル障壁部を規定する方法があ
る。たとえば、東海林彰らによつて発表されたア
プライド・フイズクス・レターズ（Appl.Phys.
Lett.）第41巻、1982年、1097〜1099頁の論文が
ある。この方法の工程を第３図ａ〜ｃに示す。第
３図ａのように、絶縁体基板３１上に第１の超伝
導体電極３２、トンネル障壁層３３、第２の超伝
導体電極３４の３層膜から成る接合構成層を形成
する。次に、第３図ｂに示すように、第２の超伝
導体電極３４上のトンネル障壁部となる場所に通
常のホトレジスト工程でレジストマスク３５を形
成した後、第３図ｃのように反応性スパツタエツ
チング法により第２の超伝導体電極３４のレジス
トマスク以外の箇所を選択的にエツチング除去
し、トンネル障壁部を形成する。この方法では、
リフトオフ法のようにレジストマスクをアンダー
カツト形状にする必要がないため、比較的精度の
良いレジストマスクを用いることができ、トンネ
ル障壁部の寸法精度も向上する。しかしながら、
上記レジストマスクでもパターン寸法が１〜2μ
ｍ程度まで微細化されると、レジストマスクコー
ナー部の解像性、再現性の問題がクローズアツプ
される。特に、ジヨセフソン接合素子では、トン
ネル障壁層の面積が接合特性に大きく影響するた
め、これが重要な問題となる。
発明の目的
本発明は、このような従来の欠点を取り除いた
ジヨセフソン接合素子の形成方法を提供すること
にある。
ジヨセフソン接合素子の形成方法を提供すること
にある。
発明の構成
本発明によれば、基板上に第１の超伝導体電極
とこの第１の超伝導体電極の一表面上のトンネル
障壁層、およびこのトンネル障壁層を介して前記
第１の超伝導体電極と対向する第２の超伝導体電
極をするジヨセフソン接合素子の形成方法におい
て、基板上に第１の超伝導体電極、この第１の超
伝導体電極上にトンネル障壁層、このトンネル障
壁層上に第２の超伝導体電極を連続形成する工
程、前記第２の超伝導体電極上にストライプ状の
エツチングマスクを形成し、前記第２の超伝導体
電極の前記エツチングマスク以外の箇所を選択的
にエツチングし、第１の絶縁体層で埋め込む工程
と前記第２の超伝導体電極と交差するストライプ
状のエツチングマスクを形成し、前記第２の超伝
導体電極の露出箇所を完全にエツチングし、第２
の絶縁体層で埋め込む工程とでトンネル障壁層を
規定する工程を含むことを特徴とするジヨセフソ
ン接合素子の形成方法が得られる。
とこの第１の超伝導体電極の一表面上のトンネル
障壁層、およびこのトンネル障壁層を介して前記
第１の超伝導体電極と対向する第２の超伝導体電
極をするジヨセフソン接合素子の形成方法におい
て、基板上に第１の超伝導体電極、この第１の超
伝導体電極上にトンネル障壁層、このトンネル障
壁層上に第２の超伝導体電極を連続形成する工
程、前記第２の超伝導体電極上にストライプ状の
エツチングマスクを形成し、前記第２の超伝導体
電極の前記エツチングマスク以外の箇所を選択的
にエツチングし、第１の絶縁体層で埋め込む工程
と前記第２の超伝導体電極と交差するストライプ
状のエツチングマスクを形成し、前記第２の超伝
導体電極の露出箇所を完全にエツチングし、第２
の絶縁体層で埋め込む工程とでトンネル障壁層を
規定する工程を含むことを特徴とするジヨセフソ
ン接合素子の形成方法が得られる。
構成の詳細な説明
本発明では、互いに交差する複数のストライプ
状のエツチングマスクによりトンネル障壁部を規
定するため、シヤープなコーナー部をもつ高精度
のトンネル障壁部パターンの形成が可能となる。
しかも、各エツチング後ごとにリフトオフ法によ
り被エツチング箇所を埋め込むため、セルフアラ
インメントで層間絶縁体層を形成することができ
る。
状のエツチングマスクによりトンネル障壁部を規
定するため、シヤープなコーナー部をもつ高精度
のトンネル障壁部パターンの形成が可能となる。
しかも、各エツチング後ごとにリフトオフ法によ
り被エツチング箇所を埋め込むため、セルフアラ
インメントで層間絶縁体層を形成することができ
る。
実施例
次に本発明を実施例を参照して詳細に説明する
第１図ａに示すように、絶縁体基板１１上に第
１の超伝導体電極１２、トンネル障壁層１３、第
２の超伝導体電極１４からなる下部電極配線を形
成する。たとえば、表面を熱酸化二酸化ケイ素
（SiO2）で被覆したシリコン（Si）基板上に、ス
パツタ法によりニオブ（Nb）膜2000Å、アルミ
ニウム（Al）膜約20Åを連続被着した後、Al膜
を熱酸化して酸化膜を形成し、引き続きNb膜
2000Åをスパツタ蒸着する。この膜上に、通常の
ホトレジスト工程でレジストマスクを形成し、フ
ロン13（CF4）をエツチングガスとして用いた反
応性スパツタエツチング法でNb／Al酸化物／
Nbを完全にエツチングし、３層膜からなる下部
電極配線に形成する。次に、第１図ｂに示すよう
に、３層膜上に形成したストライプ状のレジスト
マスク１５を通して、たとえばCF4を用いた反応
性スパツタエツチング法で第２の超伝導体電極１
４を選択的にエツチングし、引き続き、第１図ｃ
に示すように、一酸化ケイ素（SiO）などでなる
第１の絶縁体層１６を蒸着し、リフトオフして被
エツチング部を埋め込む。次に、第１図ｄに示す
ように、第２の超伝導体電極１４パターンと交差
するようにストライプ状のレジストマスク１５′
を形成し、第１図ｂ，ｃと同様な選択エツチング
と埋め込みの工程を経て第１図ｅに示すようなト
ンネル障壁部を形成する。本プロセスで形成した
トンネル障壁部の寸法精度は単一のレジストマス
クを用いた場合に比べ大幅に改善された。これ
は、主として第２の超伝導体電極１４パターンの
コーナー部の解像性が向上したことに依る。ま
た、ストライプ状のレジストマスクを用いること
により、現像時にレジストマスクがより安定に保
持された。
１の超伝導体電極１２、トンネル障壁層１３、第
２の超伝導体電極１４からなる下部電極配線を形
成する。たとえば、表面を熱酸化二酸化ケイ素
（SiO2）で被覆したシリコン（Si）基板上に、ス
パツタ法によりニオブ（Nb）膜2000Å、アルミ
ニウム（Al）膜約20Åを連続被着した後、Al膜
を熱酸化して酸化膜を形成し、引き続きNb膜
2000Åをスパツタ蒸着する。この膜上に、通常の
ホトレジスト工程でレジストマスクを形成し、フ
ロン13（CF4）をエツチングガスとして用いた反
応性スパツタエツチング法でNb／Al酸化物／
Nbを完全にエツチングし、３層膜からなる下部
電極配線に形成する。次に、第１図ｂに示すよう
に、３層膜上に形成したストライプ状のレジスト
マスク１５を通して、たとえばCF4を用いた反応
性スパツタエツチング法で第２の超伝導体電極１
４を選択的にエツチングし、引き続き、第１図ｃ
に示すように、一酸化ケイ素（SiO）などでなる
第１の絶縁体層１６を蒸着し、リフトオフして被
エツチング部を埋め込む。次に、第１図ｄに示す
ように、第２の超伝導体電極１４パターンと交差
するようにストライプ状のレジストマスク１５′
を形成し、第１図ｂ，ｃと同様な選択エツチング
と埋め込みの工程を経て第１図ｅに示すようなト
ンネル障壁部を形成する。本プロセスで形成した
トンネル障壁部の寸法精度は単一のレジストマス
クを用いた場合に比べ大幅に改善された。これ
は、主として第２の超伝導体電極１４パターンの
コーナー部の解像性が向上したことに依る。ま
た、ストライプ状のレジストマスクを用いること
により、現像時にレジストマスクがより安定に保
持された。
上記工程はトンネル障壁部を規定する工程であ
るが、ジヨセフソン接合素子を作製するために
は、さらに次のような上部電極配線を形成する工
程が必要である。第２の超伝導体電極１４表面を
スパツタクリーニングした後、たとえばNb膜
3000Åをスパツタ蒸着し、下部電極配線と同様な
方法で上部電極配線を形成する。
るが、ジヨセフソン接合素子を作製するために
は、さらに次のような上部電極配線を形成する工
程が必要である。第２の超伝導体電極１４表面を
スパツタクリーニングした後、たとえばNb膜
3000Åをスパツタ蒸着し、下部電極配線と同様な
方法で上部電極配線を形成する。
本実施例では、第１および第２の超伝導体電極
としてNbを用いた場合について説明したが、Nb
化合物、Pb合金などの他の超伝導体材料でも同
様な結果が得られる。また、トンネル障壁層には
第１の超伝導体電極の酸化層を初め、種々の被着
層が適用できる。超伝導体電極の加工法として
は、第１、第２の超伝導体電極材料の組合せに依
りイオンミリング法などの他の方法も適用でき
る。また、エツチングマスクには、有機レジス
ト、無機レジスト、さらにはこれらのレジストの
転写により形成した、よりエツチング耐性のある
金属マスクなども用いることができる。
としてNbを用いた場合について説明したが、Nb
化合物、Pb合金などの他の超伝導体材料でも同
様な結果が得られる。また、トンネル障壁層には
第１の超伝導体電極の酸化層を初め、種々の被着
層が適用できる。超伝導体電極の加工法として
は、第１、第２の超伝導体電極材料の組合せに依
りイオンミリング法などの他の方法も適用でき
る。また、エツチングマスクには、有機レジス
ト、無機レジスト、さらにはこれらのレジストの
転写により形成した、よりエツチング耐性のある
金属マスクなども用いることができる。
発明の効果
以上説明したように、本発明によれば、解像性
や再現性の良いパターン形成が可能なため、微細
で寸法精度の優れたトンネル障壁部をもつジヨセ
フソン接合素子に形成することができる。しか
も、各エツチング後ごとにリフトオフ法により被
エツチング箇所を埋め込むため、セルフアライン
メントで層間絶縁体層を形成することができる。
や再現性の良いパターン形成が可能なため、微細
で寸法精度の優れたトンネル障壁部をもつジヨセ
フソン接合素子に形成することができる。しか
も、各エツチング後ごとにリフトオフ法により被
エツチング箇所を埋め込むため、セルフアライン
メントで層間絶縁体層を形成することができる。
第１図ａ〜ｅは本発明のジヨセフソン接合素子
の形成方法を説明するための主要工程における素
子の斜視図、第２図ａ〜ｃ、第３図ａ〜ｃは従来
のジヨセフソン接合素子の形成方法を工程順に説
明するための断面図である。 図において、１１，２１，３１は基板、１２，
２２，３２は第１の超伝導体電極、１３，３３は
トンネル障壁層、１４，３４は第２の超伝導体電
極、１５，１５′，２３，３５はレジストマスク、
１６，２４，３６は第１の絶縁体層、１７は第２
の絶縁体層である。
の形成方法を説明するための主要工程における素
子の斜視図、第２図ａ〜ｃ、第３図ａ〜ｃは従来
のジヨセフソン接合素子の形成方法を工程順に説
明するための断面図である。 図において、１１，２１，３１は基板、１２，
２２，３２は第１の超伝導体電極、１３，３３は
トンネル障壁層、１４，３４は第２の超伝導体電
極、１５，１５′，２３，３５はレジストマスク、
１６，２４，３６は第１の絶縁体層、１７は第２
の絶縁体層である。
Claims (1)
- １ 基板上に第１の超伝導体電極とこの第１の超
伝導体電極の一表面上のトンネル障壁層、および
このトンネル障壁層を介して前記第１の超伝導体
電極と対向する第２の超伝導体電極を有するジヨ
セフソン接合素子の形成方法において、基板上に
第１の超伝導体電極、この第１の超伝導体電極上
にトンネル障壁層、このトンネル障壁層上に第２
の超伝導体電極を連続形成する工程、前記第２の
超伝導体電極上にストライプ状のエツチングマス
クを形成し、前記第２の超伝導体電極の前記エツ
チングマスク以外の箇所を選択的にエツチング
し、第１の絶縁体層で埋め込む工程と前記第２の
超伝導体電極と交差するストライプ状のエツチン
グマスクを形成し、前記第２の超伝導体電極の露
出箇所を完全にエツチングし、第２の絶縁体層で
埋め込む工程とでトンネル障壁部を規定する工程
を含むことを特徴とするジヨセフソン接合素子の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59265455A JPS61144083A (ja) | 1984-12-18 | 1984-12-18 | ジヨセフソン接合素子の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59265455A JPS61144083A (ja) | 1984-12-18 | 1984-12-18 | ジヨセフソン接合素子の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144083A JPS61144083A (ja) | 1986-07-01 |
| JPH0234195B2 true JPH0234195B2 (ja) | 1990-08-01 |
Family
ID=17417401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59265455A Granted JPS61144083A (ja) | 1984-12-18 | 1984-12-18 | ジヨセフソン接合素子の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61144083A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183576A (ja) * | 1986-02-08 | 1987-08-11 | Agency Of Ind Science & Technol | ジヨセフソン素子の製造方法 |
| JPH0379093A (ja) * | 1989-08-23 | 1991-04-04 | Hitachi Ltd | ジョセフソン集積回路 |
| JP2756443B2 (ja) * | 1992-12-01 | 1998-05-25 | 工業技術院長 | ジョセフソン接合の作製方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58175830A (ja) * | 1982-04-08 | 1983-10-15 | Matsushita Electric Ind Co Ltd | パタ−ン形成方法 |
| JPS58200586A (ja) * | 1982-05-10 | 1983-11-22 | ロツクウエル・インタ−ナシヨナル・コ−ポレ−シヨン | ニオブ−絶縁体−ニオブのジヨセフソンのトンネル接合デバイスのその場製造の方法 |
-
1984
- 1984-12-18 JP JP59265455A patent/JPS61144083A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58175830A (ja) * | 1982-04-08 | 1983-10-15 | Matsushita Electric Ind Co Ltd | パタ−ン形成方法 |
| JPS58200586A (ja) * | 1982-05-10 | 1983-11-22 | ロツクウエル・インタ−ナシヨナル・コ−ポレ−シヨン | ニオブ−絶縁体−ニオブのジヨセフソンのトンネル接合デバイスのその場製造の方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61144083A (ja) | 1986-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58200586A (ja) | ニオブ−絶縁体−ニオブのジヨセフソンのトンネル接合デバイスのその場製造の方法 | |
| US4548834A (en) | Method of producing a Josephson tunnel barrier | |
| KR960001595B1 (ko) | 전도층 연결을 위한 단차 영역에서의 제조방법 | |
| JPH0234195B2 (ja) | ||
| JPS63291436A (ja) | 半導体装置の製造方法 | |
| JPH0481876B2 (ja) | ||
| JPH0511432B2 (ja) | ||
| JPS58209183A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS60208873A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPS6257263A (ja) | ジヨセフソン集積回路の製造方法 | |
| JP2535539B2 (ja) | ジョセフソン回路の製造方法 | |
| JPS61244078A (ja) | 超伝導線路の作製方法 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPS6322067B2 (ja) | ||
| JPS6257262A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS58209184A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS63217644A (ja) | 半導体装置 | |
| JPS60208875A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0328074B2 (ja) | ||
| JPS6242544A (ja) | 半導体装置の製造方法 | |
| JPH0328075B2 (ja) | ||
| JPS60113484A (ja) | ジョセフソン集積回路装置の製造方法 | |
| JPS6167975A (ja) | ジヨセフソン接合素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |