JPS60113484A - ジョセフソン集積回路装置の製造方法 - Google Patents
ジョセフソン集積回路装置の製造方法Info
- Publication number
- JPS60113484A JPS60113484A JP58221029A JP22102983A JPS60113484A JP S60113484 A JPS60113484 A JP S60113484A JP 58221029 A JP58221029 A JP 58221029A JP 22102983 A JP22102983 A JP 22102983A JP S60113484 A JPS60113484 A JP S60113484A
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- lower electrode
- film
- oxide film
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ａｌ 発明の技術分野
本発明はジョセフソン集積回路装置の製造方法に係り、
特にジョセフソン素子よりなるゲートに流されるバイア
ス電流を規定する電流供給用抵抗及び負荷抵抗の形成方
法に関する。
特にジョセフソン素子よりなるゲートに流されるバイア
ス電流を規定する電流供給用抵抗及び負荷抵抗の形成方
法に関する。
（ｂｌ 技術の背景
ジョセフソン素子をスイッチングゲートに用いて構成さ
れる特に論理回路等の集積回路装置に於いては、該ジョ
セフソン素子に電流供給用抵抗及び負荷抵抗を介して臨
界電流以下の所定の値のバイアス電流を流し、これによ
って該ジョセフソン素子部ちゲートを０Ｎ−ＯＦＦする
のに必要な制御電流即ち信号電流の闇値が適切な値に調
節される。そして該集積回路を構成する多数のジロセフ
ソン・ゲートの上記闇値電流の値を可能な限り一定の値
に近づけることが、上記論理回路等の構成を容易にし、
且つ該論理回路等を正常に且つ高速に機能せしめるため
に重要なことである。
れる特に論理回路等の集積回路装置に於いては、該ジョ
セフソン素子に電流供給用抵抗及び負荷抵抗を介して臨
界電流以下の所定の値のバイアス電流を流し、これによ
って該ジョセフソン素子部ちゲートを０Ｎ−ＯＦＦする
のに必要な制御電流即ち信号電流の闇値が適切な値に調
節される。そして該集積回路を構成する多数のジロセフ
ソン・ゲートの上記闇値電流の値を可能な限り一定の値
に近づけることが、上記論理回路等の構成を容易にし、
且つ該論理回路等を正常に且つ高速に機能せしめるため
に重要なことである。
（Ｃ１従来技術と問題点
従来のジョセフソン集積回路装置に於ては、上記ジョセ
フソン・ゲートの電流供給用抵抗及び負荷抵抗として例
えば金（Ａｕ）とインジウム（Ｉｎ）の金属間化合物（
多くは２インジウム化金Ａｕ Ｉ ｎ２ ）などの抵抗
材料の薄膜が用いられていた。
フソン・ゲートの電流供給用抵抗及び負荷抵抗として例
えば金（Ａｕ）とインジウム（Ｉｎ）の金属間化合物（
多くは２インジウム化金Ａｕ Ｉ ｎ２ ）などの抵抗
材料の薄膜が用いられていた。
従って該抵抗体を形成する工程は、ジョセフソン素子の
臨界電流を決定するトンネル酸化膜を形成する工程とは
全く独立に制御される。そのためジョセフソン素子の臨
界電流の値と上記抵抗体の抵抗値とは全く無関係にばら
つきを生じ、特に該抵抗体が前記のようにジョセフソン
・ゲートにバイアス電流を供給する目的で使用される場
合、トンネル酸化膜を形成する工程と抵抗体を形成する
工程との両方に独立したばらつきが存在する中で、多数
のゲートの各々に対し適正な範囲とされているバイアス
電流を供給することは極めて困難であり、その困難性は
集積度が高くなるに従って益々増大している。
臨界電流を決定するトンネル酸化膜を形成する工程とは
全く独立に制御される。そのためジョセフソン素子の臨
界電流の値と上記抵抗体の抵抗値とは全く無関係にばら
つきを生じ、特に該抵抗体が前記のようにジョセフソン
・ゲートにバイアス電流を供給する目的で使用される場
合、トンネル酸化膜を形成する工程と抵抗体を形成する
工程との両方に独立したばらつきが存在する中で、多数
のゲートの各々に対し適正な範囲とされているバイアス
電流を供給することは極めて困難であり、その困難性は
集積度が高くなるに従って益々増大している。
ｆｄ＋ 発明の目的
本発明はジョセフソン素子の臨界電流密度のばらつきに
比例してコンダクタンスが変化するバイアス電流供給回
路用抵抗素子を形成する方法を提供することによって、
上記問題点を除去することを目的としている。
比例してコンダクタンスが変化するバイアス電流供給回
路用抵抗素子を形成する方法を提供することによって、
上記問題点を除去することを目的としている。
（Ｑ）発明の構成
上記目的を達成するために本発明に於ては、常伝導体−
超伝導体間のトンネル接合のコンダクタンスと、超伝導
体−超伝導体間のジョセフソン・トンネル接合の臨界電
流とが、共にトンネルバリアの電子透過率に比例するこ
とを利用し、且つ常伝導体−超伝導体間のトンネルバリ
ア及び超伝導体−超伝導体間のジョセフソン・トンネル
バリアと、両トンネルバリア上に配設される超伝導上部
電極を、それぞれ同一材料を用いて同一工程で形成する
ことによって、両トンネルバリアの質と厚さの変動、及
び両トンネルバリアと下部電極及び上部電極との接触状
態の変動を相関せしめ、これによってジョセフソン接合
の臨界電流密度のばらつきに応じ、これに比例してコン
ダクタンスが変化するバイアス電流供給回路用の抵抗素
子を形成する方法を提供する。
超伝導体間のトンネル接合のコンダクタンスと、超伝導
体−超伝導体間のジョセフソン・トンネル接合の臨界電
流とが、共にトンネルバリアの電子透過率に比例するこ
とを利用し、且つ常伝導体−超伝導体間のトンネルバリ
ア及び超伝導体−超伝導体間のジョセフソン・トンネル
バリアと、両トンネルバリア上に配設される超伝導上部
電極を、それぞれ同一材料を用いて同一工程で形成する
ことによって、両トンネルバリアの質と厚さの変動、及
び両トンネルバリアと下部電極及び上部電極との接触状
態の変動を相関せしめ、これによってジョセフソン接合
の臨界電流密度のばらつきに応じ、これに比例してコン
ダクタンスが変化するバイアス電流供給回路用の抵抗素
子を形成する方法を提供する。
即ち本発明はジョセフソン集積回路装置の製造下部電極
と常導伝体よりなる第２の下部電極とを形成し、該第１
．第２の下部電極上に同種の金属膜を形成し、各々の金
属膜上に同一処理によって同時にトンネル酸化膜を形成
し、各々のトンネル酸化膜上に超伝導体よりなる別個あ
るいは共通の上部電極を同時に形成し、該超伝導体より
なる第１の下部電極と該第１の下部電極上に配設された
該金属膜と該トンネル酸化膜及び該上部電極とを用いて
ジョセフソン素子を形成し、該常伝導体よりなる第２の
下部電極と該第２の下部電極上に配設された該金属膜と
該トンネル酸化膜及び該上部電極とを用いて該ジョセフ
ソン素子のバイアス電流を規定する抵抗素子を形成する
工程を有することを特徴とする。
と常導伝体よりなる第２の下部電極とを形成し、該第１
．第２の下部電極上に同種の金属膜を形成し、各々の金
属膜上に同一処理によって同時にトンネル酸化膜を形成
し、各々のトンネル酸化膜上に超伝導体よりなる別個あ
るいは共通の上部電極を同時に形成し、該超伝導体より
なる第１の下部電極と該第１の下部電極上に配設された
該金属膜と該トンネル酸化膜及び該上部電極とを用いて
ジョセフソン素子を形成し、該常伝導体よりなる第２の
下部電極と該第２の下部電極上に配設された該金属膜と
該トンネル酸化膜及び該上部電極とを用いて該ジョセフ
ソン素子のバイアス電流を規定する抵抗素子を形成する
工程を有することを特徴とする。
（ｆｌ 発明の実施例
以下本発明の方法を、実施例について図を参照し詳細に
説明する。
説明する。
第１図乃至第７図は本発明の方法の一実施例に於ける要
部を示す模式１程断面図である。そして第１図乃至第７
図に於て同一部位は同記号で示している。
部を示す模式１程断面図である。そして第１図乃至第７
図に於て同一部位は同記号で示している。
第１図参照
本発明の方法によりジョセフソン集積回路装置を形成す
るに際しては、基体となるシリコン基板１上に通常の熱
酸化法で例えば厚さ１０００〜２０００ 〔人〕程度の
二酸化シリコン（Ｓｉ０２）絶縁膜２を形成し、次いで
該基板上に通常の蒸着或いはスパッタリング法により超
伝導体であるニオブ（Ｎｂ）よりなる例えば厚さ３００
０ （人〕程度のグランドプレーン３を形成し、次いで
通常の陽極酸化技術により該グランドプレーン３の表面
に３００〔人〕程度の薄い酸化ニオブ（ＮｂｘＯｙ）膜
４を形成し、次いで該基板上に通常の真空蒸着法を用い
て例えば厚さ３０００ （人〕程度の第１の酸化シリコ
ン（Ｓｉｎ）絶縁膜５を形成する。なお以上は従来と同
様の工程である。
るに際しては、基体となるシリコン基板１上に通常の熱
酸化法で例えば厚さ１０００〜２０００ 〔人〕程度の
二酸化シリコン（Ｓｉ０２）絶縁膜２を形成し、次いで
該基板上に通常の蒸着或いはスパッタリング法により超
伝導体であるニオブ（Ｎｂ）よりなる例えば厚さ３００
０ （人〕程度のグランドプレーン３を形成し、次いで
通常の陽極酸化技術により該グランドプレーン３の表面
に３００〔人〕程度の薄い酸化ニオブ（ＮｂｘＯｙ）膜
４を形成し、次いで該基板上に通常の真空蒸着法を用い
て例えば厚さ３０００ （人〕程度の第１の酸化シリコ
ン（Ｓｉｎ）絶縁膜５を形成する。なお以上は従来と同
様の工程である。
第２図参照
次いで本発明の方法に於ては、該基板上に真空蒸着法に
より例えば厚さ２０００〜３０００ （人〕程度の第２
のＮｂ膜を形成し、次いで該第２のＮｂ膜」二に通常の
フォトプロセスによりジョセフソン素子の下部電極パタ
ーンを有するフォトレジスト・マスクを形成し、該マス
クを用いて該第２のＮｂ膜を例えばぶつ酸（ＨＦ）十硝
酸（ＨＮＯ第１のＳｉＯ絶縁膜５上にＮｂよりなる超伝
導下部電極６を形成する。なお該超伝導下部電極は鉛（
Ｐｂ） −インジウム（Ｉ ｎ）−金（Ａｕ）合金でも
良い。
より例えば厚さ２０００〜３０００ （人〕程度の第２
のＮｂ膜を形成し、次いで該第２のＮｂ膜」二に通常の
フォトプロセスによりジョセフソン素子の下部電極パタ
ーンを有するフォトレジスト・マスクを形成し、該マス
クを用いて該第２のＮｂ膜を例えばぶつ酸（ＨＦ）十硝
酸（ＨＮＯ第１のＳｉＯ絶縁膜５上にＮｂよりなる超伝
導下部電極６を形成する。なお該超伝導下部電極は鉛（
Ｐｂ） −インジウム（Ｉ ｎ）−金（Ａｕ）合金でも
良い。
第３図参照
次いで上記基板上に図示しない第２のレジスト膜を形成
し、該レジスト膜に抵抗素子（前記ジョセフソン・ゲー
トに所定のバイアス電流を供給するための電流供給用抵
抗及び負荷抵抗に対応）の下部電極パターンに対応する
開孔を形成し、次いで該第２のレジスト膜を有する基板
上に通常の茎着法により富伝導体である例えばタンタル
（Ｔａ）の厚さ２０００〜３０００ （人〕程度の皮膜
を形成し、次いでリフト・オフを行って該第１のＳｉ○
絶縁膜５上にＴａよりなる常伝導下部電極７を形成する
。
し、該レジスト膜に抵抗素子（前記ジョセフソン・ゲー
トに所定のバイアス電流を供給するための電流供給用抵
抗及び負荷抵抗に対応）の下部電極パターンに対応する
開孔を形成し、次いで該第２のレジスト膜を有する基板
上に通常の茎着法により富伝導体である例えばタンタル
（Ｔａ）の厚さ２０００〜３０００ （人〕程度の皮膜
を形成し、次いでリフト・オフを行って該第１のＳｉ○
絶縁膜５上にＴａよりなる常伝導下部電極７を形成する
。
第４図参照
次いで上記基板面全面に真空蒸着法を用いて、トンネル
酸化膜の基体となる例えば１００ 〔人〕度放置し該Ａ
ｌ膜８の表面に例えば２０〜３０ 〔人〕程度の厚さの
トンネル酸化膜９を形成する。
酸化膜の基体となる例えば１００ 〔人〕度放置し該Ａ
ｌ膜８の表面に例えば２０〜３０ 〔人〕程度の厚さの
トンネル酸化膜９を形成する。
なおトンネル酸化膜の基体となる金属は良導電性を有し
、Ｎｂ膜との密着性が良く、且つ良質の酸化膜が形成で
きるものであればよく、上記Ａβに限られるものではな
い。
、Ｎｂ膜との密着性が良く、且つ良質の酸化膜が形成で
きるものであればよく、上記Ａβに限られるものではな
い。
第５図参照
次いで上記基板上に真空蒸着法により例えば４０００
（人〕程度の厚さのＮｂ膜を形成し、フォトレジストを
マスクにして、通寓行われるように四ふつ化炭素（ＣＦ
ｗ）ガスによるドライエッチＯａ及び抵抗素子の超伝導
上部電極１０ｂを形成し、次いで上記電極１０ａ、１０
ｂの外部に形成されている不要なＡｊ２膜８は塩酸（Ｈ
ＣＮ）等によるウェットエツチング処理により上部の酸
化膜と共に除去し、ジョセフソン素子Ｊ及び抵抗素子Ｒ
が完全する。なお超伝導上部電極１０ａ、１０ｂはＰｂ
−Ｂ１合金で形成されてもよい。
（人〕程度の厚さのＮｂ膜を形成し、フォトレジストを
マスクにして、通寓行われるように四ふつ化炭素（ＣＦ
ｗ）ガスによるドライエッチＯａ及び抵抗素子の超伝導
上部電極１０ｂを形成し、次いで上記電極１０ａ、１０
ｂの外部に形成されている不要なＡｊ２膜８は塩酸（Ｈ
ＣＮ）等によるウェットエツチング処理により上部の酸
化膜と共に除去し、ジョセフソン素子Ｊ及び抵抗素子Ｒ
が完全する。なお超伝導上部電極１０ａ、１０ｂはＰｂ
−Ｂ１合金で形成されてもよい。
第６図参照
次いで上部電極１０ａ、１０ｂ上に電極コンタクト窓に
対応する図示しないレジストパターンを形成した後、真
空蒸着法により該基板上に例えば厚さ５０００ （人〕
程度の第２のＳｉＯ絶縁膜１１を形成し、前記図示しな
いレジストパターンによりリフトオフを行って該第２の
ＳｉＯ絶縁膜１１に電極コンタクト窓１２ａ、１２ｂを
形成する。
対応する図示しないレジストパターンを形成した後、真
空蒸着法により該基板上に例えば厚さ５０００ （人〕
程度の第２のＳｉＯ絶縁膜１１を形成し、前記図示しな
いレジストパターンによりリフトオフを行って該第２の
ＳｉＯ絶縁膜１１に電極コンタクト窓１２ａ、１２ｂを
形成する。
第７図参照
次いで該基板上に制御線、電源配線等の相互配線層パタ
ーンに対応する開孔を有するレジスト膜を形成し、該基
板上に真空蒸着法により厚さ８０００ 〔人〕程度のＰ
ｂ−Ｉｎ−ＡｕＪｉｉを形成し、“リフトオフを行って
ｐｂ−Ｉｎ−Ａｕよりなる相互配線層１３ａ、１３ｂ等
を形成する。
ーンに対応する開孔を有するレジスト膜を形成し、該基
板上に真空蒸着法により厚さ８０００ 〔人〕程度のＰ
ｂ−Ｉｎ−ＡｕＪｉｉを形成し、“リフトオフを行って
ｐｂ−Ｉｎ−Ａｕよりなる相互配線層１３ａ、１３ｂ等
を形成する。
そして以後図示しないが蒸着法による表面保護膜の形成
等がなされてジョセフソン集積回路装置が完成する。
等がなされてジョセフソン集積回路装置が完成する。
（ｇ） 発明の効果
上記実施例に於いては、ジョセフソン素子のトンネルバ
リアと該ジョセフソン素子のバイアス電流を規定する抵
抗素子のトンネルバリアの基体にそれぞれの下部電極上
に真空蒸着法によって同時に形成したアルミニウム膜を
用い、ジョセフソン素子及び抵抗素子の下部電極上の該
アルミニウム膜にヶ高周波プラズマエツチング法によっ
て同時に形成した所定厚さの酸化アルミニウム膜を該ジ
ョセフソン素子及び抵抗素子のトンネルバリアと０ し、その上に真空蒸着法等により同時に形成したニオブ
膜をそれぞれの上部電極としている。従ってジョセフソ
ン素子及び抵抗素子に配設されるトンネルバリア即ち酸
化アルミニウム膜の、品質。
リアと該ジョセフソン素子のバイアス電流を規定する抵
抗素子のトンネルバリアの基体にそれぞれの下部電極上
に真空蒸着法によって同時に形成したアルミニウム膜を
用い、ジョセフソン素子及び抵抗素子の下部電極上の該
アルミニウム膜にヶ高周波プラズマエツチング法によっ
て同時に形成した所定厚さの酸化アルミニウム膜を該ジ
ョセフソン素子及び抵抗素子のトンネルバリアと０ し、その上に真空蒸着法等により同時に形成したニオブ
膜をそれぞれの上部電極としている。従ってジョセフソ
ン素子及び抵抗素子に配設されるトンネルバリア即ち酸
化アルミニウム膜の、品質。
厚さ、下部電極及び上部電極との接続性等は同じ状態に
保たれ且つ形成条件によって同じ様に変動する。
保たれ且つ形成条件によって同じ様に変動する。
このように本発明の方法によればジョセフソン素子の、
トンネルバリアの品質、厚さ、電極との接続性のばらつ
きに応じて該ジョセフソン素子のバイアス電流を規定す
る抵抗素子のトンネルバリアの品質、厚さ、電極との接
続性も同様に変動し、これによって該ジョセフソン素子
の臨界電流密度と該抵抗素子のコンダクタンスによって
規定される該ジョセフソン素子のバイアス電流は常に一
定の比例関係に保たれる。
トンネルバリアの品質、厚さ、電極との接続性のばらつ
きに応じて該ジョセフソン素子のバイアス電流を規定す
る抵抗素子のトンネルバリアの品質、厚さ、電極との接
続性も同様に変動し、これによって該ジョセフソン素子
の臨界電流密度と該抵抗素子のコンダクタンスによって
規定される該ジョセフソン素子のバイアス電流は常に一
定の比例関係に保たれる。
従って本発明によれば論理回路等のジョセフソン集積回
路装置の性能、製造歩留等が向上すると同時に、設計の
余裕度が増して集積度の向上が図れる。
路装置の性能、製造歩留等が向上すると同時に、設計の
余裕度が増して集積度の向上が図れる。
第１図乃至第７図は本発明のジョセフソン集積回路装置
の製造方法に於ける一実施例の模式１程断面図である。 図に於て、１はシリコン基板、２は二酸化シリコン絶縁
膜、３はニオブよりなるグランドプレーン、４は酸化ニ
オブ膜、５は第１の酸化シリコン（Ｓ ｉ Ｏ）絶縁膜
、６はニオブよりなる超伝導下部電極、７はタンタルよ
りなる常伝導下部電極。 ８はアルミニウム膜、９はプラズマ酸化による酸化アル
ミニウム膜、１０ａ、１．Ｏｂはニオブよりなる超伝導
上部電極、Ｊはジョセフソン素子、Ｒは抵抗素子を示す
。 １ 察１ 閲 ２
の製造方法に於ける一実施例の模式１程断面図である。 図に於て、１はシリコン基板、２は二酸化シリコン絶縁
膜、３はニオブよりなるグランドプレーン、４は酸化ニ
オブ膜、５は第１の酸化シリコン（Ｓ ｉ Ｏ）絶縁膜
、６はニオブよりなる超伝導下部電極、７はタンタルよ
りなる常伝導下部電極。 ８はアルミニウム膜、９はプラズマ酸化による酸化アル
ミニウム膜、１０ａ、１．Ｏｂはニオブよりなる超伝導
上部電極、Ｊはジョセフソン素子、Ｒは抵抗素子を示す
。 １ 察１ 閲 ２
Claims (1)
- 超伝導体よりなるグランドフレ−ン上に配設された絶縁
膜上に超伝導体よりなる第１の下部電極と常伝導体より
なる第２の下部電極とを形成し、該第１．第２の下部電
極上に同種の金属膜を形成し、各々の金属膜上に同一処
理によって同時にトンネル酸化膜を形成し、各々のトン
ネル酸化膜上に超伝導体よりなる個別あるいは共通の上
部電極を形成し、該超伝導体よりなる第１の下部電極と
該第１の下部電極上に配設された該金属膜と該トンネル
酸化膜及び該上部電極とを用いてジョセフソン素子を形
成し、該常伝導体よりなる第２の下部電極と該第２の下
部電極上に配設された該金属膜と該トンネル酸化膜及び
該上部電極とを用いて該ジョセフソン素子に流すバイア
ス電流を規定する抵抗素子を形成する工程を有すること
を特徴とするジョセフソン集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221029A JPS60113484A (ja) | 1983-11-24 | 1983-11-24 | ジョセフソン集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58221029A JPS60113484A (ja) | 1983-11-24 | 1983-11-24 | ジョセフソン集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60113484A true JPS60113484A (ja) | 1985-06-19 |
Family
ID=16760366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58221029A Pending JPS60113484A (ja) | 1983-11-24 | 1983-11-24 | ジョセフソン集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60113484A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234533A (ja) * | 1987-03-24 | 1988-09-29 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の形成方法 |
-
1983
- 1983-11-24 JP JP58221029A patent/JPS60113484A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234533A (ja) * | 1987-03-24 | 1988-09-29 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58200586A (ja) | ニオブ−絶縁体−ニオブのジヨセフソンのトンネル接合デバイスのその場製造の方法 | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| JPS61114585A (ja) | 電気的結線構造及びその形成方法 | |
| JPS60113484A (ja) | ジョセフソン集積回路装置の製造方法 | |
| US4178602A (en) | Thin film cryotron | |
| JP2646440B2 (ja) | ジョセフソン接合素子の製造方法 | |
| JPH05102547A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPH0322711B2 (ja) | ||
| US4536780A (en) | Superconductive tunneling junction resistor and method of fabrication | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JP2535539B2 (ja) | ジョセフソン回路の製造方法 | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPS58125881A (ja) | 縦型抵抗回路の構成方法 | |
| JPH0234195B2 (ja) | ||
| JPH0511432B2 (ja) | ||
| JPH0360184B2 (ja) | ||
| JPH053754B2 (ja) | ||
| JPS6147679A (ja) | ジヨセフソン接合素子の作製方法 | |
| JPS60210871A (ja) | 半導体装置およびその製造方法 | |
| JPH05206531A (ja) | 超伝導デバイスの製造方法 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPH02113566A (ja) | 半導体集積回路 | |
| JPH06302870A (ja) | 薄膜素子およびその製造方法 | |
| JPS6329438B2 (ja) | ||
| JPS6329593A (ja) | 超伝導トランジスタおよびその製造方法 |