JPS61114585A - 電気的結線構造及びその形成方法 - Google Patents

電気的結線構造及びその形成方法

Info

Publication number
JPS61114585A
JPS61114585A JP60194027A JP19402785A JPS61114585A JP S61114585 A JPS61114585 A JP S61114585A JP 60194027 A JP60194027 A JP 60194027A JP 19402785 A JP19402785 A JP 19402785A JP S61114585 A JPS61114585 A JP S61114585A
Authority
JP
Japan
Prior art keywords
layer
structure according
electrical connection
connection structure
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60194027A
Other languages
English (en)
Other versions
JPH036675B2 (ja
Inventor
ロバート・ベンジヤミン・ライボウイツツ
コーウイン・ポール・アンバツチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61114585A publication Critical patent/JPS61114585A/ja
Publication of JPH036675B2 publication Critical patent/JPH036675B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
A、産業上の利用分野 B、開示の概要 C0従来技術 り1発明が解決しようとする問題点 E0問題点を解決するための手段 F、実施例 fl、構造(第1図、第2図) f2.製造工程(第3.42.5.6,7.8図)f3
゜さらに別の構造(第9図) f4.さらに別の構造の製造工程(第10.11.12
.13.14図) G0発明の効果 A、産業上の利用分野 この発明は、一対の導電層の間に微細化された導電結線
をもつ結線デバイスと、そのような結線デバイスに関す
るものである。      。
B、開示の概要 本発明により開示される導電結線構造は、例えば出来上
がったデバイスが微細橋絡とトンネル・デバイスとをも
つジョセフソン弱リンク(weak−1ink )デバ
イスであるようなものである。この導電結線は適用に応
じて通常の金属か、超電導体か。
低バンド・ギャップの絶縁体か、半金属か半導体からな
り、通常の金属か、低バンド・ギャップの絶縁体か、超
電導体か、半金属か半導体か、これらの物質の任意の組
み合わせからなる2つの層間の貫通孔を形成する。この
発明の構造及び製造方法は汚染レジスト円錐構造に関る
。この汚染レジスト円錐構造は、シリコン・オイルなど
の炭素系膜で汚染された基板の表面を電子ビームで照射
することにより形成される。すなわち、電子ビームと、
時間を追ってこのビームの方へ拡散する汚染との相互作
用により、基板表面には汚染レジストの円錐体がつくり
上げられる。これらの絶縁汚染レジスト円錐体は110
0nのオーダーの基底直径をもつ、基板上に汚染円錐体
が基板上に形成された後は、円錐体の少くとも一部及び
基板上に導電層が付着される0次に、導電層と円錐体上
には整合的に絶縁物質が付着される。この付着は、導電
層上の絶縁物質の厚さが汚染円錐体の高さよりも小さく
なるように行なわれる。次に、絶縁物質の基準面よりも
上に突出する、絶縁物質、導電層及び汚染円錐体の部分
が除去され、これにより円錐体の一部と導電層の一部が
露出され、その導電層の部分が結線を形成する。最終工
程では、絶縁層と、導電結線及び円錐体の露出部分上に
別の導電物質の層が付着され、これによりはじめに付着
しておいた導電層と後で付着した導電層の間で電気的な
接続がはかられる。
C0従来技術 集積回路の出現は、電気的デバイスを一層小型化してゆ
くことにより達成される恩恵を明らかに実証している。
それと同様に、微細橋絡とジョセフソン・トンネル・デ
バイスとをもつ弱リンク・デバイスのような構造もまた
一層小型化されることで恩恵を受けている。サブミクロ
ンの寸法をもつ金属ラインが形成されつつあるというこ
とは今日ではさほど特殊なレベルではなく、そのような
状況にあっては金属屑もまたラインの寸法に適合するサ
イズでなくてはならない。しかし、現在使用されている
技術は、結線構造を形成するためには十分なチップ領域
が必要であり、幾つかのフォトリソグラフィック・マス
ク工程とエツチング工程を要するという点において満足
できるものではない。以下で掲げる従来技術から見てと
れることではあるが、電子ビームまたは別のタイプのレ
ジストを利用する方法も幾つか従来より使用されている
。別の方法においては、絶縁層に単に孔が形成され、そ
の孔に導電物質を付着することにより導電結線が形成さ
れる。
米国特許第4197332号には汚染レジスト円錐体を
形成することが示されている。汚染レジスト円錐体の形
成におけるこの特許の技術は、本願発明で利用される。
米国特許第4224630号には絶縁層を間にして重ね
合わされた2つの超電導層を備えた超伝導量子干渉計(
S QU I D)が開示されている。
これにおいては、絶縁層を貫通し超電導物質で充たされ
た複数の孔が層の間の弱リンク(weak 1ink)
を形成する。この構造は、絶縁層の孔をパターン化する
ために、S準的なフォトレジスト手続を用いて形成され
ている。そのあと、絶縁層及び札止に超電導物質が形成
される。
米国特許第4430790号には基板上に超電導体−絶
縁体−超電導体3M構造をもつ超電導デバイスが開示さ
れている。これにおいては、介在する分離層の厚さを横
断して一方の超電導体がら他方の超電導体に弱リンクが
延長されている。こうして出来上がった構造は、完全に
平面上である本願発明の構造に対して″擬平面″デバイ
スとして特徴づけられる。
米国特許第3689780号は超電導物質の層の間に形
成された複数の弱リンク構造を開示する。
この特許の第8図には、上面に弱リンク物質が形成され
てなる円錐形の超電導体が示されている。
そして、一対の超電導素子がその両端で弱リンク物質に
接触する。
米国特許第3846166号には、上面に絶縁層が形成
されてなるパターン導電層が開示されている。この絶縁
層はエツチングされて先端を切断した円錐形の構造を形
成する。そして導電物質からなる最終の層がエツチング
された孔と絶縁層の上面に付着され、これにより2つの
レベルの導電物質問に結線が形成される。
D1発明が解決しようとする問題点 この発明の主な目的は、結線が通常の金属素子か、超電
導金属素子が、低バンド・ギャップ絶縁素子か、半金属
物質素子か、半導体物質素子からなる結線デバイスを提
供することにある。
この発明の別の目的は、平面的であり、それゆえ集積回
路に適合する結線構造を提供することにある。
この発明のさらに別の目的は、nm(ナノメータ)の寸
法をもつ結線構造を形成するために汚染レジスト円錐体
またはそれの一部を利用する製造方法を提供することに
ある。
この発明のさらに別の目的は、導電体によって挟まれた
絶縁層の厚さが結線手段の長さを決定するような製造方
法を提供することにある。
E0問題点を解決するための手段 この発明は、結線デバイスと、そのような結線デバイス
を形成するための方法に関するものである。この結線構
造は、上面に非導電物質の素子が配置されてなる基板を
備え、その非導電物質の形状は、少くともその一部が円
錐形である。この結線構造は導電物質からなる第1の層
を有し、その導電物質の一部は基板上にあり、別の部分
は上記非導電物質の一部と隣接している。この構造はさ
らに、非導電物質の少くとも第1の部分上に配置された
結線手段を有し、結線手段の第1の部分は上記第1の層
と電気的に接触する。第1の層上には絶縁層が配置され
、その第1の層の一部は上記結線手段の第2の部分に隣
接している。最後に。
導電物質からなる第2の層が絶縁層上に配置される。上
記非導電性素子の第2の部分は結線手段の第3の部分と
電気的に接触する関係にある。この導電物質の層は通常
の金属か、半導体か、半金属か、低バンド・ギャップの
絶縁体か、超電導体のどれかでよい、そして使用される
物質に応じて、出来上がった構造は2つの通常または超
電導金属間の結線か、2つの半導体層間の結線か、2つ
の超電導層間でトンネル電流を輸送するジョセフソン素
子または2つの超電導層間のジョセフソン微細橋絡の形
式の超電導接続として働く。この絶縁層は2酸化シリコ
ン、酸化アルミニウムなどの周知の絶縁層から成ってい
てもよい。この結線構造は基板の表面を炭素質の物質の
層で汚染することにより形成される。この汚染層は次に
、汚染レジスト円錐体を形成するに十分な時間だけ電子
ビームにさらされる。そして導電物質からなる第1の層
が基板上に付着され、電気結線素子がそれと同時かまた
はその第1の導電層に続いて少くとも円錐体の一部に整
合するように付着される。次にその導電層と、汚染円錐
体及び結線素子の表面に整合するように絶縁層が付着さ
れる。このとき、導電層の表面上の絶縁物質の厚さが汚
染円錐体及び結線素子よりも低くなるように付着が行な
われる。
そして、絶縁層の基準的な厚さよりも高い位置にある、
絶縁層の部分、結線素子及び汚染円錐体が除去され、汚
染円錐体及び結線素子の一部が露出される。最後に、絶
縁層、円錐体の露出された部分及び結線素子上には第2
の導電物質の層が付着され、これにより第1及び第2の
導電層の間に導電接続部が形成される。
F、実施例 fl、構造 第1図を参照すると、本発明の教示に基づく結線デバイ
スの構造が示されている。第1図では、結線素子が汚染
レジストからなる円錐体(円錐台)の一部の上に形成さ
れており、これにより、互いに離隔された一対の導電層
間に電気的接続がはかられている。この結果素子は微細
橋絡またはトンネル障壁のような一対の超電導層間のジ
ョセフソン弱リンクであってもよい。あるいは、結線素
子は半導体または半金属または2つの導電層の間の貫通
路として働くにすぎない通常の金属であってもよい。こ
の図示された構造は平面状であり、平面状の最終構造を
得るために、重層する導電層の厚さが、はじめに形成し
た汚染円錐体の高さとほぼ等しいかそれより小さいとき
に使用される。
第1図においては、結線デバイス1が基板2をもつ、こ
の基板2はデバイス1が配置されるべき用途に応じて絶
縁物質か、導電物質か、超電導物質のうちのどれかから
なる。基板2の表面には絶縁物質からなる円錐台または
切断された円錐体3が配置されている。そして、一対の
導電層4.5が絶縁物質の層6をサンドイッチ状に挟ん
でいる。
但し例外は切断された円錐体3の上面であり、そこでは
結線素子7が導電層4.5を接続する。デバイス1の適
用に応じて、結線素子7はアルミニウムのような通常の
金属から成るか、またはポリシリコンを導電化するため
の濃くドープされたポリシリコンから形成される。これ
らの例では、導電層4.5がアルミニウムまたは濃くド
ープされたポリシリコンから成ることができる。あるい
は。
結線素子7は微細橋絡(microbridge)を形
成する超電導物質から成っていてもよい。この例では、
導電層4.5はニオブまたは他の適当な超電導物質から
成っていてもよい、上述したどの例においても、層6は
2酸化シリコン、酸化アルミニウムまたは酸化ニオブの
ような任意の適当な絶縁物質でよい。円錐台または切断
された円錐体3は好適には汚染レジストから成る。後で
詳しく述べるけれども、汚染レジストからなる円錐体は
、基板2をシリコン・オイルまたはその他の有機物質の
蒸気に曝し、基板平面上のその汚染層に、きわめて小さ
い汚染レジストを形成するのに十分な時間だけ電子ビー
ムを照射することにより形成される。
第1図の構造においては、導電層5が付着されるときに
、その層が薄く平面状であるように円錐台3を形成する
ために汚染レジストの円錐体の先端が切断される。第1
図の構造は2つの導電層または超電導層間に直接電気的
接続をはかるために使用することができる。これらの例
においては。
結線素子7は導電物質及び超電導物質から成っている。
第1図の構造においては、導電層4.5はもちろん別の
物質から成ってもよい。尚、第9〜14図を参照してよ
り詳細レミ説明するけれども、結線素子7は切断された
円錐体3を完全にとり囲む必要がないことを理解された
い。すなわち、結線素子7が、導電層4.5の間に延長
された導電物質の単なる挟い橋絡部であるように、所望
の物質が上端を切断された円錐体の上面の一部に形成さ
れていればよい。そのような例では、橋絡部を形成する
結線素子7が存在する箇所以外のあらゆる箇所で絶縁物
質の層6が、上端を切断された円錐体3の表面に接触す
ることになろう。上述した例では、結線素子7は、もし
超電導物質で形成されているならば、やはり超電導物質
で形成されている導電層4.5間に微細橋絡を形成する
ことになろう。
第2図を参照すると、はじめに形成されたままの汚染円
錐体が使用されていることを除けば第1図に類似する構
造の断面図が示されている。この場合、結線素子7の物
質は導電層4.5の物質とは異なり、導電層5は汚染円
錐体の高さよりもはるかに厚くなっている。こうして出
来上がった構造はほぼ平面状である。
第2図においては、第1図と同様の構成については同一
の参照番号が付されている。第2図では汚染レジストの
円錐体8が、第1図における円錐台または上端を切断さ
れた円錐に置き換えられている。さらに、導電層4上に
は導電層9が配置され、結線素子7は導電層9から形成
されている6第2図の構造は導電層5の厚さが円錐体8
の高さよりもはるかに大きい場合に利用することができ
る。すなわち、そのような状況においては、円錐体8の
頂部が層6よりも上に延長されているという事実により
、導電層5の平面度があまり損なわれない、第2図のデ
バイス1の構造は結線素子7の物質が導電層4.5の物
質と異ならなければならない場合に使用することができ
る。例えば、結線素子7が層4.5とは別の物質で形成
することが望ましい場合、結線素子7は所望の物質の導
電層9とともに形成することができる。この種の構造に
おいては、結線素子7及び層9は、硫化カドミウム、テ
ルル、酸化インジウムなどの、一対の超電導層間でトン
ネル電流が導通するのを可能ならしめる低バンド・ギャ
ップ物質でもよく、あるいは所望の適用に応じてビスマ
ス、アンチモンなどの半金属または半導体でもよい。
−第1.2図の構造は集積回路及びその他の微細化され
た環境で利用されるきわめて微細な寸法で製造すること
ができる。こうして、上端を切断された円錐体3及び円
錐体8は1100n以下の基底直径を有するように形成
する事ができる。絶縁層6は、10nmの範囲の厚さを
有する事ができるが、いかなる場合でも絶縁層6は、い
くらかの電子が通過するのを防止できる程には厚くなけ
ればならない、導電層4.5は10nmのオーダーの厚
さをもち、結線エレメント7は通常絶縁層6とほぼ同じ
程度の厚さをもち、層4よりは薄い。
f2.製造工程 第3図−は、第1図と同様に結線素子7と第1の導電物
質4が同一の整合する物質からなるような構造の、中間
製造工程をあられす断面図である。
結線素子7の物質は、付着されたとき、汚染円錐体3A
を支持する基板2の表面上に付着された厚さよりも円錐
体3Aの表面に付着された厚さの方が小さい、第3図に
おいては、汚染レジスト3Aの円錐がナノリソグラフィ
ツク (nanolithographic)技術で周知の技
術を用いて形成される。尚、この技術については、アカ
デミツク・プレス社(Academic Press 
Inc、)刊1982の「物質科学及び技術に関する論
文集(TREATISE  ON  MATERIAL
S  5CIENCE  AND  TECHNOLO
G?)jVol、24という書物の、R,B、レイボウ
イッツ(Laibowitz)らによる″超微細構造の
製造及び物理的性質(Fabrication and
 PhysicalProperties of Ul
tra Small 5tructures) ”と題
する論文の291ページの、′汚染リソグラフィ(Co
ntamination Lithography)”
という表題の6項に記載されている。これを手短かに述
べると、基板2は1通常拡散ポンプ中に存在するような
シリコン・オイルの蒸気にさらされる。そして、電子ビ
ームが十分な時間、そのシリコン・オイルの選択された
部分上に照射されると1円錐状の形状をもつレジスト領
域がっくり上げられる。そうして一旦汚染しシスト円錐
体3Aが基板2の表面上に形成され残りのシリコン・オ
イルの膜が除去されると、次に円錐体3Aと基板2に蒸
着工程が行なわれ、・これにより導電層4が円錐体3A
と基板2上に整合的に付着される。この蒸着工程はよく
知られた任意の方法で実行することができ、これにより
、円錐体3Aの表面上よりも基板2の表面上の方が厚く
なるような整合的な付着層が得られる。
第4図は、導電層4の表面に絶縁物質の層6を整一に付
着した後の断面図である1層6は周知の真空蒸着技術ま
たはスパッタリングにより均一に付着される。既に述べ
たように1層6はデバイスを配置するという最終的な目
的に適合する任意の絶縁物質でよい、第4図においては
、層6の厚さが結線素子7の最終的な長さを決定するの
で、その厚さは注意深く制御されなくてはならない。
第5図は、第4図の構造をアルゴン・イオン摩砕(mi
lling)工程に曝した後の構造の断面図である。こ
のイオン摩砕工程は円錐体3Aの先端を覆う層4.6の
部分とともに層6の上方に突出する汚染円錐体3Aの部
分を除去するに十分な時間だけ実行される6 最終工程では、第1図に示した導電層5が真空蒸着また
はスパッタリングによって、第5図のイオン摩砕工程に
より形成された平面上に付着される。こうして得られた
構造は第1図に示すものである。尚、前に示したように
、導電物質の層5は導電層4と同一の物質でもよく、異
なる物質でもよい、こうして絶縁層6の上面に導電層5
が付着されると1円錐体3Aの周囲に配置された結線素
子7を介して導電層4,5間の電気的接続が達成される
。そして、出来上がった構造は、微細橋絡、または結線
素子7を形成する為に使用された物質上の簡単な貫通経
路として使用する事ができる。
上述の方法によって製造されたジョセフソン微細橋絡に
関しては1本願の方法が、従来の橋絡構造に存在する低
電気抵抗の問題を克服する、ということを認識されたい
、この低抵抗は従来技術の橋絡構造の断面積が大きいこ
とによる。多くの適用技術に利用するためには、微細橋
絡の通常の抵抗は1〜10オームのオーダーでなければ
ならない。本願の方法を用いると、基底の直径100r
+mの円錐体上で厚さ5nm、長さ10nmのニオブ結
線素子7を有する微細橋絡は1オ一ム程度の抵抗をもつ
ことになろう。この抵抗値は、円錐体の基底の直径を3
0nmまで低減して、結線素子7の物質が円錐体の側面
に付着するように製造手続を変更するだけで6オームま
で上昇する。
不適切な熱の散逸により従来技術の微細橋絡の電流−電
圧特性にヒステリシスがあられれることによって微細橋
絡としての応用が阻まれていた程度まで、ここに述べた
結線デバイス1の3次元幾何構造によれば熱を効率的に
逃がすことが可能となり、その結果、微細橋絡構造のヒ
ステリシスの量が大幅に低減される。
次に、第2図の構造の製造方法を説明しよう。
第6図には、第1図の構造の中間製造工程に似た結線デ
バイス1の断面図が示されている。第6図は、基板2の
表面に付着された導電物質の層4を示している0層4は
真空蒸着またはスパッタリングによって基板2の表面及
び汚染円錐体8の表面に整合的に付着される。この円錐
体8は第3図に関連して説明したのと同様の方法で形成
されたものである0層4が整合的に付着されると、この
構造は、その構造を回転しながら基板2の平面に平行に
アルゴン・イオンを噴射することにより、イオン摩砕工
程を施される。このようにして1円錐体8の面に対応す
る部分の層4が除去される。
次に別の真空蒸着またはスパッタリング工程を用いて1
円錐体8A及び層4の露出面上に導電物質からなる層9
が整合的に付着される。
第6図においては1層9の物質は通常、層4の物質及び
あとで付着される層5の物質とは異なる。
それゆえ、層9の物質は、半導体、半金属、超電導体1
通常の金属または低バンド・ギャップ絶縁物質のどれで
もよい。
第7図を参照すると、第6図において絶縁物質の層6が
整合的に層9上に付着された後の断面図が図示されてい
る。このとき層6の厚さは、第4図に関連して既に述べ
たように、この層の厚さが結線素子7の長さを決定する
のであるから注意深く制御されなくてはならない。
次に第8図を参照すると、第7図の構造に1層6の平面
から上方に突出する円錐体8の上面に配置された部分の
層6.9を除去するのに十分な時間だけ基板2の平面に
平行な方向にイオン摩砕工程が施された後の構造をあら
れす断面図が示されている。このとき、円錐体8の表面
に整合する層9の残りの部分が、層6の面が露出してい
る部をもつ結線素子7を形成する。
最終工程では、導電物質の層5が、絶縁層6と、結線素
子7の露出部分と、層6の平面から上方に突出する円錐
体8の先端上に付着される。層5の厚さは、第2図に示
す面がほとんど平坦になるように十分に大きく設定され
ている。真空蒸着またはスパッタリングによって層5を
付着した後の構造は第2図に示すとおりである。
既に述べたように、(層9の物質と同じ物質で形成され
ている)結線素子7は1通常、層4.5とは異なる物質
から成っている。例えば、もし層4.5が超電導体であ
り、結線素子7が超電導金属橋絡でなく、低バンド・ギ
ャップの絶縁体または半導体であるなら、電流はトンネ
ル効果によってデバイスを通過し、出来上からだデバイ
スは微細橋絡でなくジョセフソン・トンネル接合となる
この発明の方法を用いると、従来のものよりも1/40
だけ小さい接合面積を達成することができる。すなわち
接合面積が減少するとキャパシタンスが低下し、RCの
積が減少するので従来のトンネル接合よりもスイッチン
グ速度が向上する。RCの値が小さいことはまた、トン
ネル接合電流電圧特性におけるスイッチング・ヒステリ
シスを低減または解消する働きを行う。
f3.さらに別の構造 第9図を参照すると、結線素子7が切断された円錐体3
の上面の一部のみに付着され、結線素子7の物質が層4
.5とは異なるような結線デバイス1の断面図が示され
ている。
f4.さらに別の構造の製造工程 第10図は、層4が基板2の表面及び円錐体3A上に付
着された後の中間製造工程における第9図の構造の断面
図である。この構造は第3図に関連して説明したのと同
じ方法により製造される。
第11図は、第10図の構造を回転しながら、基板2の
面に平行な方向に沿って1円錐3Aにアルゴン・イオン
を照射することによりイオン摩砕工程を施した後の構造
の断面図である。この工程により円錐・体3Aの面上に
ある部分の層4が除去される。
第12図は、所望の物質を基板2の表面に対して小さい
角度をなすように真空蒸着することによって結線素子7
が円錐体3Aの一部に付着された後の、第11図の構造
の断面図である。この構造においては、結線素子7が層
4とは異なる物質から成ることができ、その物質は結線
素子7がジョセフソン電流を輸送することができるよう
な低バンド・ギャップ物質であってもよい。あるいは、
素子7は超微細橋絡への使用に好適な超電導物質であっ
てもよい1層4上に付着された物質は基板2の表面に対
して高角度でアルゴン・イオン摩砕することにより除去
することができ、これにより素子7がほぼ処理を受けな
いまま残される。
第13図は、絶縁物質の層6が構造上に付着された後の
第12図の構造の断面図である6第14図は、第13図
の構造を回転しながら基板2の上面に平行な方向にアル
ゴン・イオン摩砕工程を施した後の構造の断面図である
。この工程により、層6の平坦面から上に突出する部分
の層6及び円錐体3Aの上端部が除去され、素子7の先
端部分が露出される。
最終工程では、層5が付着され、全体的に平面状である
第9図の結線デバイス1が得られる。
G6発明の効果 本発明による上述の構造と方法によれば、デバイスに適
合する抵抗値をもつほぼ理想的なジョセフソン微細橋絡
を製造することが可能となる。これらの微細橋絡は、そ
のような橋絡の端部に接続された超電導体のコヒーレン
トな長さ くcoherence length)と等しいかそれ
より短い橋絡の長さくbridge length)を
もつ。そして、その橋絡の3次元構造と大きさにより橋
絡からの熱の散逸が極大化され、それと同時にオーム性
の加熱により微細橋絡の電気的特性におけるヒステリシ
スが最小限に抑えられる。また、微細橋絡に加えてきわ
めて小さい断面積をもつトンネル接合を形成することも
可能となる。
尚、本発明の構造及び方法は単一の円錐台または円錐体
に関連して説明されてきたが、同一の構造上で、そのよ
うな複数の結線デバイス1のアレイを形成できることを
理解されたい。この製造手続は集積回路技術に完全に適
合し、従って弱リンク・デバイス及び金属化レベル間の
結線も完全に可能である。また、上記の実施例では一対
の金属化レベルを接続する結線素子について図示されて
いるが、それと同一の方法は2つ以上のレベルにも利用
できることを理解されたい。
【図面の簡単な説明】
第1図は、本発明の一実施例に係る結線構造の断面図、 第2図は、本発明の他の実施例に係る結線構造の断面図
、 第3〜5図は、第1図の構造の製造工程を示す断面図、 第6〜8図は、第2図の構造の製造工程を示す断面図。 第9図は、本発明のさらに他の実施例に係る結線構造の
断面図、 第10〜14図は、第9図の構造の製造工程を示す断面
図である。 3.8・・・・非導電性物質の素子、4・・・・第1の
層、7・・・・結線素子、6・・・・絶縁物質の層、5
・・・・第2の層。 出願人  インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人  弁理士  山  本  仁  朗(外1名) 結腺檎1 第1図 他の桔線禍逼− 第2図 第8図 第9図 第1O図 第11図 第12図 第13図 第14図

Claims (20)

    【特許請求の範囲】
  1. (1)(a)基板と、 (b)上記基板上に配置されて少くとも円錐形の一部で
    あるような形状をもつ非導電性物質の素子と、 (c)一部が上記基板上に配置され、別の部分が上記非
    導電性物質の素子の第1の部分に隣接する導電物質の第
    1の層と、 (d)上記非導電性素子の表面の第2の部分上に配置さ
    れた素子であり、該素子の第1の部分は上記第1の層と
    電気的に接触してなる結線素子と、(e)上記第1の層
    上に配置された絶縁物質の層であつて、その一部が上記
    結線素子の第2の部分と隣接してなる絶縁物質の層と、 (f)上記絶縁物質の層と上記非導電性素子の第3の部
    分上に配置され、上記結線素子の第3の部分に電気的に
    接触する導電物質の第2の層、とを具備する電気的結線
    構造。
  2. (2)上記非導電物の素子が汚染レジストから形成され
    てなる特許請求の範囲第(1)項に記載の電気的結線構
    造。
  3. (3)上記結線素子が導電性の通常の金属である特許請
    求の範囲第(1)項に記載の電気的結線構造。
  4. (4)上記結線素子が超電導物質の素子である特許請求
    の範囲第(1)項に記載の電気的結線構造。
  5. (5)上記結線素子が半導体物質の素子である特許請求
    の範囲第(1)項に記載の電気的結線構造。
  6. (6)上記結線素子が半金属物質の素子である特許請求
    の範囲第(1)項に記載の電気的結線構造。
  7. (7)上記結線素子がジョセフソン・トンネル効果を可
    能ならしめるに十分な厚さをもつ低バンド・ギャップの
    物質である特許請求の範囲第(1)項に記載の電気的結
    線構造。
  8. (8)上記第1及び第2の層が超電導金属である特許請
    求の範囲第(1)項に記載の電気的結線構造。
  9. (9)上記第1及び第2の層が半導体である特許請求の
    範囲第(1)項に記載の電気的結線構造。
  10. (10)上記第1及び第2の層が半金属である特許請求
    の範囲第(1)項に記載の電気的結線構造。
  11. (11)(a)形状が円錐体の少くとも一部である様な
    少くとも1つの非導電性の素子を基板上に形成し、(b
    )上記基板の表面上に導電物質の第1の層を付着し、上
    記少くとも1つの非導電性素子の少くとも一部に結線素
    子を付着し、 (c)上記第1の層と上記結線素子上に、少くとも1つ
    の非導電素子と上記結線素子の高さよりも小さい厚さと
    なるように絶縁物質の層を付着し、(d)上記結線素子
    の一部を露出するために、上記絶縁物質の層の厚さより
    も大きい高さをもつ結線素子及び上記絶縁物質の層の少
    くとも一部を除去し、 (e)上記絶縁物質の層の残りの部分及び上記結線素子
    の上記一部上に導電物質の第2の層を付着し、以て上記
    第1及び第2の層の間に電気的接続をはかる工程を含む
    電気的結線構造の形成方法。
  12. (12)上記非導電性の素子を基板上に形成する工程が
    、 上記基板の表面上に炭素系物質の層を形成し、上記炭素
    系物質の層の少くとも1つの円錐体が形成されるに十分
    な時間だけ電子ビームを上記炭素系物質の層に照射する
    工程を含む特許請求の範囲第(11)項に記載の電気的
    結線構造の形成方法。
  13. (13)上記結線素子が通常の金属からなる特許請求の
    範囲第(11)項に記載の電気的結線構造の形成方法。
  14. (14)上記結線素子が超電導物質からなる特許請求の
    範囲第(11)項に記載の電気的結線構造の形成方法。
  15. (15)上記結線素子が半導体物質からなる特許請求の
    範囲第(11)項に記載の電気的結線構造の形成方法。
  16. (16)上記結線素子が半金属からなる特許請求の範囲
    第(11)項に記載の電気的結線構造の形成方法。
  17. (17)上記結線素子がジョセフソン・トンネル効果を
    可能ならしめるに十分な厚さをもつ低バンド・ギャップ
    の物質である特許請求の範囲第(11)項に記載の電気
    的結線構造の形成方法。
  18. (18)上記第1及び第2の層が超電導物質である特許
    請求の範囲第(11)項に記載の電気的結線構造の形成
    方法。
  19. (19)上記第1及び第2の層が半導体である特許請求
    の範囲第(11)項に記載の電気的結線構造の形成方法
  20. (20)上記第1及び第2の層が半金属である特許請求
    の範囲第(11)項に記載の電気的結線構造の形成方法
JP60194027A 1984-11-05 1985-09-04 電気的結線構造及びその形成方法 Granted JPS61114585A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/668,537 US4751563A (en) 1984-11-05 1984-11-05 Microminiaturized electrical interconnection device and its method of fabrication
US668537 1991-03-13

Publications (2)

Publication Number Publication Date
JPS61114585A true JPS61114585A (ja) 1986-06-02
JPH036675B2 JPH036675B2 (ja) 1991-01-30

Family

ID=24682719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60194027A Granted JPS61114585A (ja) 1984-11-05 1985-09-04 電気的結線構造及びその形成方法

Country Status (4)

Country Link
US (1) US4751563A (ja)
EP (1) EP0180808B1 (ja)
JP (1) JPS61114585A (ja)
DE (1) DE3578634D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019046557A (ja) * 2017-08-30 2019-03-22 国立研究開発法人理化学研究所 高温超伝導線材の接続体

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740700A (en) * 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US5137461A (en) * 1988-06-21 1992-08-11 International Business Machines Corporation Separable electrical connection technology
US5185073A (en) * 1988-06-21 1993-02-09 International Business Machines Corporation Method of fabricating nendritic materials
US4966885A (en) * 1989-08-25 1990-10-30 At&T Bell Laboratories Method of producing a device comprising a metal oxide superconductor layer
US5118299A (en) * 1990-05-07 1992-06-02 International Business Machines Corporation Cone electrical contact
CA2052380C (en) * 1990-09-27 1998-04-14 Takao Nakamura Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same
EP0478466B1 (en) * 1990-09-27 1995-11-08 Sumitomo Electric Industries, Ltd. A superconducting device and a method for manufacturing the same
DE69119022T2 (de) * 1990-10-08 1996-10-31 Sumitomo Electric Industries Supraleitende Einrichtung mit ultradünnem Kanal aus oxydisch supraleitendem Material und Verfahren zu deren Herstellung
US5105537A (en) * 1990-10-12 1992-04-21 International Business Machines Corporation Method for making a detachable electrical contact
FI950805A (fi) * 1994-02-24 1995-08-25 Shimadzu Corp Suprajohtava tunneliliitos ja menetelmä sen valmistamiseksi
US5863868A (en) * 1996-04-08 1999-01-26 Trw Inc. Superconductive quantum interference device for digital logic circuits
US6184062B1 (en) 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
US6198113B1 (en) 1999-04-22 2001-03-06 Acorn Technologies, Inc. Electrostatically operated tunneling transistor
US6347901B1 (en) 1999-11-01 2002-02-19 International Business Machines Corporation Solder interconnect techniques
US7615402B1 (en) 2000-07-07 2009-11-10 Acorn Technologies, Inc. Electrostatically operated tunneling transistor
KR100413828B1 (ko) * 2001-12-13 2004-01-03 삼성전자주식회사 반도체 장치 및 그 형성방법
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US9692147B1 (en) * 2015-12-22 2017-06-27 Intel Corporation Small form factor sockets and connectors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689780A (en) * 1969-08-14 1972-09-05 Hans Walter Meissner Control of flow across a weak link in superconductive and superfluid devices
JPS5144871B2 (ja) * 1971-09-25 1976-12-01
US4197332A (en) * 1977-10-26 1980-04-08 International Business Machines Corporation Sub 100A range line width pattern fabrication
US4224630A (en) * 1978-08-25 1980-09-23 Sperry Corporation Multiple weak-link SQUID
US4430790A (en) * 1980-05-20 1984-02-14 Rikagaku Kenkyusho Method of making a Josephson junction
JPS6029234B2 (ja) * 1982-02-18 1985-07-09 理化学研究所 マイクロブリッジ型ジョセフソン素子及びその製造法並びにその製造装置
US4415606A (en) * 1983-01-10 1983-11-15 Ncr Corporation Method of reworking upper metal in multilayer metal integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019046557A (ja) * 2017-08-30 2019-03-22 国立研究開発法人理化学研究所 高温超伝導線材の接続体
US11177588B2 (en) 2017-08-30 2021-11-16 Riken High-temperature superconducting wire connection assembly

Also Published As

Publication number Publication date
EP0180808A2 (en) 1986-05-14
EP0180808B1 (en) 1990-07-11
EP0180808A3 (en) 1987-05-13
JPH036675B2 (ja) 1991-01-30
DE3578634D1 (de) 1990-08-16
US4751563A (en) 1988-06-14

Similar Documents

Publication Publication Date Title
JPS61114585A (ja) 電気的結線構造及びその形成方法
CA1286795C (en) Fabrication of interlayer conductive paths in integrated circuits
US4471376A (en) Amorphous devices and interconnect system and method of fabrication
US4630357A (en) Method for forming improved contacts between interconnect layers of an integrated circuit
US4960729A (en) Integrated circuits and a method for manufacture thereof
US5412245A (en) Self-aligned vertical antifuse
US4872050A (en) Interconnection structure in semiconductor device and manufacturing method of the same
KR0159450B1 (ko) 앤티퓨즈소자
US5789796A (en) Programmable anti-fuse device and method for manufacturing the same
US5326988A (en) Superconducting switching device and method of manufacturing same
JP3365945B2 (ja) 超電導回路のインライン抵抗体及びその製造方法
JPS6146081A (ja) ジヨセフソン接合素子の製造方法
US5204735A (en) High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same
US6603142B1 (en) Antifuse incorporating tantalum nitride barrier layer
JP2994304B2 (ja) 超伝導集積回路および超伝導集積回路の製造方法
JP2973461B2 (ja) 超伝導素子およびその製造方法
JP3318933B2 (ja) 半導体装置
JP3318934B2 (ja) 半導体装置
JP2961805B2 (ja) 超伝導素子およびその製造方法
JPH01186657A (ja) 半導体装置の製造方法
JPS6276548A (ja) 半導体装置
JPH0581067B2 (ja)
JPH08236822A (ja) 超伝導ヒューズ
JPS6143855B2 (ja)
JPH0513360A (ja) 半導体装置の製造方法