JPH0513360A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0513360A JPH0513360A JP16731691A JP16731691A JPH0513360A JP H0513360 A JPH0513360 A JP H0513360A JP 16731691 A JP16731691 A JP 16731691A JP 16731691 A JP16731691 A JP 16731691A JP H0513360 A JPH0513360 A JP H0513360A
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- particles
- semiconductor
- ohmic
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 オーミック接続の形成方法に関し,両導電型
領域に対し小さな接触抵抗でオーミック接続するコンタ
クトの形成方法を提供することを目的とする。 【構成】 第一導電型の半導体とオーミック接続するに
適した第一の導電性物質5aからなり粒子5bが混入さ
れた導電体膜5を,オーミック接続すべき領域2の表面
と接触させて基板1上に堆積し,粒子5bをエッチング
しない導電体膜5の異方性エッチングにより,粒子を5
b頂上とする第一の導電性物質5aからなる柱5cを残
して導電体膜5を除去し,次いで,第二導電型の半導体
とオーミック接続するに適した第二の導電性物質6を柱
5cの間を埋めて堆積し配線層7とすることを特徴とし
て構成する。
領域に対し小さな接触抵抗でオーミック接続するコンタ
クトの形成方法を提供することを目的とする。 【構成】 第一導電型の半導体とオーミック接続するに
適した第一の導電性物質5aからなり粒子5bが混入さ
れた導電体膜5を,オーミック接続すべき領域2の表面
と接触させて基板1上に堆積し,粒子5bをエッチング
しない導電体膜5の異方性エッチングにより,粒子を5
b頂上とする第一の導電性物質5aからなる柱5cを残
して導電体膜5を除去し,次いで,第二導電型の半導体
とオーミック接続するに適した第二の導電性物質6を柱
5cの間を埋めて堆積し配線層7とすることを特徴とし
て構成する。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し,より詳しくは,接触抵抗の小さなオーミック接続
の形成方法に関する。
関し,より詳しくは,接触抵抗の小さなオーミック接続
の形成方法に関する。
【0002】半導体集積回路の高集積化に伴い,コンタ
クト面積も微細化されている。しかし,接触抵抗はスケ
ーリング則に従って小さくはならないため,微細化が進
むと半導体装置の特性向上を阻害する要因となる。
クト面積も微細化されている。しかし,接触抵抗はスケ
ーリング則に従って小さくはならないため,微細化が進
むと半導体装置の特性向上を阻害する要因となる。
【0003】このため,接触抵抗が小さいオーミック接
続を形成する方法が必要とされている。
続を形成する方法が必要とされている。
【0004】
【従来の技術】従来,オーミック接続は,n型又はp型
半導体のいずれかについてオーミック接合に適した一種
類の導電性物質を接触させて形成されていた。
半導体のいずれかについてオーミック接合に適した一種
類の導電性物質を接触させて形成されていた。
【0005】即ち,n型半導体との接続には,半導体の
電子親和力に近い仕事関数の導電性物質が選ばれ,p型
半導体との接続には,半導体の禁制帯幅と電子親和力と
の和に近い仕事関数の導電性物質が選ばれる。
電子親和力に近い仕事関数の導電性物質が選ばれ,p型
半導体との接続には,半導体の禁制帯幅と電子親和力と
の和に近い仕事関数の導電性物質が選ばれる。
【0006】このため,n型半導体のオーミック接続に
適した導電性物質はp型半導体とのオーミック接続には
適せず,またp型半導体のオーミック接続に適した導電
性物質はn型半導体とのオーミック接続には適さない。
適した導電性物質はp型半導体とのオーミック接続には
適せず,またp型半導体のオーミック接続に適した導電
性物質はn型半導体とのオーミック接続には適さない。
【0007】従って,基板上に2種の導電型の半導体領
域が形成されているときは,オーミック接続するための
配線を一種類の物質により同時に形成しても,両方の導
電型領域について最適のオーミック接続とすることはで
きない。
域が形成されているときは,オーミック接続するための
配線を一種類の物質により同時に形成しても,両方の導
電型領域について最適のオーミック接続とすることはで
きない。
【0008】
【発明が解決しようとする課題】上述の如く,従来のオ
ーミック接続の方法では,半導体の導電型により接続に
適する導電性物質が異なるため,一種類の物質を用いて
2種の導電型の半導体領域にオーミック接続する配線を
設けることができないという問題がある。
ーミック接続の方法では,半導体の導電型により接続に
適する導電性物質が異なるため,一種類の物質を用いて
2種の導電型の半導体領域にオーミック接続する配線を
設けることができないという問題がある。
【0009】本発明は,n型及びp型の両導電型半導体
領域に対して小さな接触抵抗でオーミック接続するコン
タクトを有する半導体装置の製造方法を提供することを
目的とする。
領域に対して小さな接触抵抗でオーミック接続するコン
タクトを有する半導体装置の製造方法を提供することを
目的とする。
【0010】
【課題を解決するための手段】図1は本発明の実施例工
程図であり,コンタクトホールの断面を表している。上
述した課題を解決するための本発明の第一の構成は,図
1を参照して,半導体とオーミック接続する配線層7を
基板1上に導電体を堆積して形成する半導体装置の製造
方法において,第一導電型の半導体とオーミック接続す
るに適した第一の導電性物質5aからなり粒子5bが混
入された導電体膜5を,該半導体のオーミック接続すべ
き領域2の表面と接触させて該基板1上に堆積し,該粒
子5bをエッチングしない該導電体膜5の異方性エッチ
ングにより,該粒子を5b頂上に置く該第一の導電性物
質5aからなる柱5cを残して該導電体膜5を除去し,
次いで,第二導電型の半導体とオーミック接続するに適
した第二の導電性物質6を該柱5cの間を埋めて堆積し
配線層7とする工程を有することを特徴として構成し,
及び,第二の構成は,第一の構成の半導体装置の製造方
法において,上記導電体膜は,上記第一の導電性物質5
aからなる膜と該膜上に堆積された上記粒子5bを含む
該第一の導電性物質5aの膜とからなることを特徴とし
て構成する。
程図であり,コンタクトホールの断面を表している。上
述した課題を解決するための本発明の第一の構成は,図
1を参照して,半導体とオーミック接続する配線層7を
基板1上に導電体を堆積して形成する半導体装置の製造
方法において,第一導電型の半導体とオーミック接続す
るに適した第一の導電性物質5aからなり粒子5bが混
入された導電体膜5を,該半導体のオーミック接続すべ
き領域2の表面と接触させて該基板1上に堆積し,該粒
子5bをエッチングしない該導電体膜5の異方性エッチ
ングにより,該粒子を5b頂上に置く該第一の導電性物
質5aからなる柱5cを残して該導電体膜5を除去し,
次いで,第二導電型の半導体とオーミック接続するに適
した第二の導電性物質6を該柱5cの間を埋めて堆積し
配線層7とする工程を有することを特徴として構成し,
及び,第二の構成は,第一の構成の半導体装置の製造方
法において,上記導電体膜は,上記第一の導電性物質5
aからなる膜と該膜上に堆積された上記粒子5bを含む
該第一の導電性物質5aの膜とからなることを特徴とし
て構成する。
【0011】
【作用】本発明の構成の作用を,図1を参照して説明す
る。本発明では,図1(a)を参照して,第一の導電体
物質5aの中に粒子5bを分散した導電体膜5を,粒子
5bをエッチングせず,他方第一の導電体物質5aをエ
ッチングする異方性エッチングを用いてエッチングす
る。
る。本発明では,図1(a)を参照して,第一の導電体
物質5aの中に粒子5bを分散した導電体膜5を,粒子
5bをエッチングせず,他方第一の導電体物質5aをエ
ッチングする異方性エッチングを用いてエッチングす
る。
【0012】上記エッチングにおいて,粒子5bがマス
クとして作用する結果粒子5bの下の第一の導電体物質
5aが柱状に残り柱5cが形成される。導電体膜5のそ
の他の部分は除去され,オーミック接続すべき領域2の
表面は柱5cの部分を除いてエッチングにより露呈され
る。
クとして作用する結果粒子5bの下の第一の導電体物質
5aが柱状に残り柱5cが形成される。導電体膜5のそ
の他の部分は除去され,オーミック接続すべき領域2の
表面は柱5cの部分を除いてエッチングにより露呈され
る。
【0013】さらに,第二の導電性物質6を該柱5cの
間を埋めて堆積することにより,オーミック接続すべき
領域2の表面は,柱5cの構成材料である第一導電性物
質とその間を埋める第二の導電性物質6との両方の物質
でモザイクに覆われるのである。
間を埋めて堆積することにより,オーミック接続すべき
領域2の表面は,柱5cの構成材料である第一導電性物
質とその間を埋める第二の導電性物質6との両方の物質
でモザイクに覆われるのである。
【0014】このため本発明では,オーミック接続すべ
き領域2の表面は,常に2種類の導電物質と接すること
になる。本発明の他の構成要素の一つは,上記2種類の
導電物質として,それぞれn型又はp型半導体とオーミ
ック接続するに適した物質を用いるのである。
き領域2の表面は,常に2種類の導電物質と接すること
になる。本発明の他の構成要素の一つは,上記2種類の
導電物質として,それぞれn型又はp型半導体とオーミ
ック接続するに適した物質を用いるのである。
【0015】従って,本発明においては,オーミック接
続すべき領域2がn型又はp型の何れの導電型であって
も,その表面は常にその領域2の導電型に適したオーミ
ック接続物質と接することになる。
続すべき領域2がn型又はp型の何れの導電型であって
も,その表面は常にその領域2の導電型に適したオーミ
ック接続物質と接することになる。
【0016】このことから本発明に係る接続は,何れの
導電型の領域に対しても接触抵抗の低いオーミック接続
となるのである。本発明の第二の構成では,粒子5bは
導電体膜5の表面層にのみ存在する。従ってエッチング
により形成される柱5cは,高さ,サイドエッチの大き
さ等の形状を一様にすることが容易であり,また粒子5
bの重なりに起因する形の崩れも少ないから,柱5cが
孤立する柱状構造を正確に形成することができる。
導電型の領域に対しても接触抵抗の低いオーミック接続
となるのである。本発明の第二の構成では,粒子5bは
導電体膜5の表面層にのみ存在する。従ってエッチング
により形成される柱5cは,高さ,サイドエッチの大き
さ等の形状を一様にすることが容易であり,また粒子5
bの重なりに起因する形の崩れも少ないから,柱5cが
孤立する柱状構造を正確に形成することができる。
【0017】従って,第一及び第二の導電性物質を精密
な割合で,かつ確実にオーミック接続面に接触させるこ
とができるのである。この結果,小さな接触抵抗の接続
を安定して形成することができる。
な割合で,かつ確実にオーミック接続面に接触させるこ
とができるのである。この結果,小さな接触抵抗の接続
を安定して形成することができる。
【0018】
【実施例】本発明を実施例に沿い詳細に説明する。先
ず,図1(a)を参照して,通常用いられる半導体装置
の製造工程と同様にして,シリコン基板1にオーミック
接続すべき領域2として高濃度拡散層が形成される。
ず,図1(a)を参照して,通常用いられる半導体装置
の製造工程と同様にして,シリコン基板1にオーミック
接続すべき領域2として高濃度拡散層が形成される。
【0019】次いで,例えばCVD法により厚さ600
nmの酸化膜を絶縁膜3として堆積し,RIE(反応性
イオンエッチング)法を用いたフォトエッチングにより
絶縁層3に,例えば1μm角のコンタクトホール4を開
口して領域2の表面を露出する。
nmの酸化膜を絶縁膜3として堆積し,RIE(反応性
イオンエッチング)法を用いたフォトエッチングにより
絶縁層3に,例えば1μm角のコンタクトホール4を開
口して領域2の表面を露出する。
【0020】次いで,粒子5bが分散された第一導電性
物質を0.5μmの厚さに堆積して導電体膜5を形成す
る。かかる堆積方法として,例えば1パーセントのモリ
ブデンを含有するアルミニュウムをターゲットとするス
パッタ法により,モリブデン粒子が分散したアルミニュ
ウムを堆積することができる。また,アルミニュウムと
モリブデンとを電子ビーム加熱により蒸着して堆積する
こともできる。
物質を0.5μmの厚さに堆積して導電体膜5を形成す
る。かかる堆積方法として,例えば1パーセントのモリ
ブデンを含有するアルミニュウムをターゲットとするス
パッタ法により,モリブデン粒子が分散したアルミニュ
ウムを堆積することができる。また,アルミニュウムと
モリブデンとを電子ビーム加熱により蒸着して堆積する
こともできる。
【0021】次いで,図1(b)を参照して,第一導電
性物質を異方性エッチングし,かつ粒子5bをエッチン
グしないエッチングにより導電体膜5をエッチングす
る。かかるエッチングには,例えばアルミニュウムを異
方性エッチングするがモリブデン粒子をエッチングしな
いものとして,通常の半導体装置の製造工程においてア
ルミニュウムの異方性エッチングに用いられる塩素系ガ
スを使用したRIE法を使用することができる。
性物質を異方性エッチングし,かつ粒子5bをエッチン
グしないエッチングにより導電体膜5をエッチングす
る。かかるエッチングには,例えばアルミニュウムを異
方性エッチングするがモリブデン粒子をエッチングしな
いものとして,通常の半導体装置の製造工程においてア
ルミニュウムの異方性エッチングに用いられる塩素系ガ
スを使用したRIE法を使用することができる。
【0022】この工程により第一導電性物質,例えばア
ルミニュウムの柱5cが形成され,同時に柱5c以外の
第一導電性物質は領域2の表面から除去される。次い
で,図1(c)を参照して,第二導電性物質6,例えば
タングステンを例えば選択CVD法により堆積して配線
層7を形成する。
ルミニュウムの柱5cが形成され,同時に柱5c以外の
第一導電性物質は領域2の表面から除去される。次い
で,図1(c)を参照して,第二導電性物質6,例えば
タングステンを例えば選択CVD法により堆積して配線
層7を形成する。
【0023】この工程により,領域2の表面と柱状に接
触する第一導電性物質及びその間を埋めて領域2の表面
と接触する第二導電体物質からなる配線層7が形成され
る。本実施例では,p型領域に対しては例えばアルミニ
ュウムが,n型領域に対しては例えばタングステンが低
い接触抵抗をもってオーミック接続をするから,両方の
導電型の領域にたいして低抵抗のオーミック接続をとる
ことができる。
触する第一導電性物質及びその間を埋めて領域2の表面
と接触する第二導電体物質からなる配線層7が形成され
る。本実施例では,p型領域に対しては例えばアルミニ
ュウムが,n型領域に対しては例えばタングステンが低
い接触抵抗をもってオーミック接続をするから,両方の
導電型の領域にたいして低抵抗のオーミック接続をとる
ことができる。
【0024】本実施例において,粒子5bをモリブデン
に代えてニッケル,モリブデン,タングステン,タング
ステンシリサイドの何れかを, 及び第二導電性物質をア
ルミニュウムに代えてタングステン,チタン,窒化チタ
ンの何れかとすることができる。このとき,第一導電性
物質の異方性エッチングは塩素系のRIEによりおこな
われる。
に代えてニッケル,モリブデン,タングステン,タング
ステンシリサイドの何れかを, 及び第二導電性物質をア
ルミニュウムに代えてタングステン,チタン,窒化チタ
ンの何れかとすることができる。このとき,第一導電性
物質の異方性エッチングは塩素系のRIEによりおこな
われる。
【0025】また,他の実施例では,第一導電性物質を
チタン又は窒化チタンとし,第二導電性物質をアルミニ
ュウム又は白金シリサイドとし,粒子5bをニッケル,
モリブデン,タングステン,タングステンシリサイドの
何れかを又はアルミニュウムとすることができる。この
とき,第一導電性物質の異方性エッチングは,粒子5b
がニッケル,モリブデン,タングステン,タングステン
シリサイドの何れかの場合は塩素系のRIEにより,粒
子5bがアルミニュウムの場合は弗素系若しくは臭素系
のRIEによりおこなわれる。
チタン又は窒化チタンとし,第二導電性物質をアルミニ
ュウム又は白金シリサイドとし,粒子5bをニッケル,
モリブデン,タングステン,タングステンシリサイドの
何れかを又はアルミニュウムとすることができる。この
とき,第一導電性物質の異方性エッチングは,粒子5b
がニッケル,モリブデン,タングステン,タングステン
シリサイドの何れかの場合は塩素系のRIEにより,粒
子5bがアルミニュウムの場合は弗素系若しくは臭素系
のRIEによりおこなわれる。
【0026】さらに,第一導電性物質をタングステン又
はタングステンシリサイドとし,第二導電性物質をアル
ミニュウム又は白金シリサイドとし,粒子5bをニッケ
ル,モリブデン又はAlとすることができる。このと
き,第一導電性物質の異方性エッチングは,弗素系のR
IEによりおこなわれる。
はタングステンシリサイドとし,第二導電性物質をアル
ミニュウム又は白金シリサイドとし,粒子5bをニッケ
ル,モリブデン又はAlとすることができる。このと
き,第一導電性物質の異方性エッチングは,弗素系のR
IEによりおこなわれる。
【0027】
【発明の効果】本発明によれば,n型領域及びp型領域
それぞれとの接触抵抗が低い2つの物質が常に同時にオ
ーミック接続に寄与するから,一つの配線層を用いて,
異なる導電型の領域を含む領域に小さな接触抵抗でオー
ミック接続するコンタクトを有する半導体装置の製造方
法を提供することができ,半導体装置の性能向上に寄与
するところが大きい。
それぞれとの接触抵抗が低い2つの物質が常に同時にオ
ーミック接続に寄与するから,一つの配線層を用いて,
異なる導電型の領域を含む領域に小さな接触抵抗でオー
ミック接続するコンタクトを有する半導体装置の製造方
法を提供することができ,半導体装置の性能向上に寄与
するところが大きい。
【図1】 図1は本発明の実施例工程図
1 基板
2 オーミック接続すべき領域
3 絶縁膜
4 コンタクトホール
5 導電体膜
5a 第一導電性物質
5b 粒子
5c 柱
6 第二導電性物質
7 配線層
Claims (2)
- 【請求項1】 半導体とオーミック接続する配線層
(7)を基板(1)上に導電体を堆積して形成する半導
体装置の製造方法において, 第一導電型の半導体とオーミック接続するに適した第一
の導電性物質(5a)からなり粒子(5b)が混入され
た導電体膜(5)を,該半導体のオーミック接続すべき
領域(2)の表面と接触させて該基板(1)上に堆積
し, 該粒子(5b)をエッチングしない該導電体膜(5)の
異方性エッチングにより,該粒子を(5b)頂上に置く
該第一の導電性物質(5a)からなる柱(5c)を残し
て該導電体膜(5)を除去し, 次いで,第二導電型の半導体とオーミック接続するに適
した第二の導電性物質(6)を該柱(5c)の間を埋め
て堆積し配線層(7)とする工程を有することを特徴と
する半導体装置の製造方法。 - 【請求項2】 請求項1記載の半導体装置の製造方法に
おいて, 上記導電体膜は,上記第一の導電性物質(5a)からな
る膜と該膜上に堆積された上記粒子(5b)を含む該第
一の導電性物質(5a)の膜とからなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16731691A JPH0513360A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16731691A JPH0513360A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0513360A true JPH0513360A (ja) | 1993-01-22 |
Family
ID=15847493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16731691A Withdrawn JPH0513360A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0513360A (ja) |
-
1991
- 1991-07-09 JP JP16731691A patent/JPH0513360A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105023908B (zh) | 复合接触插塞结构及其制造方法 | |
US4369565A (en) | Method of manufacturing a semiconductor device utilizing etch and refill to form isolation regions | |
US4507852A (en) | Method for making a reliable ohmic contact between two layers of integrated circuit metallizations | |
JPH0340432A (ja) | 半導体装置 | |
US4872050A (en) | Interconnection structure in semiconductor device and manufacturing method of the same | |
US8178931B2 (en) | Bridge for semiconductor internal node | |
JPS61114585A (ja) | 電気的結線構造及びその形成方法 | |
KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
JPH06204165A (ja) | 半導体構造上の接点スタッドの製造方法 | |
JP2930025B2 (ja) | 半導体装置及びその製造方法 | |
JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH07211873A (ja) | アンチフュ−ズ素子 | |
JPS59218773A (ja) | バイポ−ラトランジスタ構造体 | |
JPS62204523A (ja) | コンタクト電極の形成方法 | |
JPH0513360A (ja) | 半導体装置の製造方法 | |
US5451819A (en) | Semiconductor device having conductive plug projecting from contact hole and connected at side surface thereof to wiring layer | |
JPH09129732A (ja) | 半導体装置の製造方法 | |
US20020006721A1 (en) | Semiconductor Device With Sidewall Spacers Having Minimized Area Contacts | |
JPS59104143A (ja) | 配線の形成方法 | |
JP4284748B2 (ja) | 半導体装置とその製造方法 | |
JPH0240913A (ja) | 半導体装置の製造方法 | |
JPH04317357A (ja) | 半導体装置の製造方法 | |
JPH08236623A (ja) | 半導体装置およびその製造方法 | |
JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
JPS6276548A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |