JP2973461B2 - 超伝導素子およびその製造方法 - Google Patents
超伝導素子およびその製造方法Info
- Publication number
- JP2973461B2 JP2973461B2 JP2100610A JP10061090A JP2973461B2 JP 2973461 B2 JP2973461 B2 JP 2973461B2 JP 2100610 A JP2100610 A JP 2100610A JP 10061090 A JP10061090 A JP 10061090A JP 2973461 B2 JP2973461 B2 JP 2973461B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- electrode
- semiconductor substrate
- superconducting electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000002887 superconductor Substances 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- 230000005685 electric field effect Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は超伝導体と半導体とにより構成される超伝導
素子およびその製造方法に関する。
素子およびその製造方法に関する。
従来の超伝導体−半導体結合素子では、例えばティー
ニシノ ら（T.NISHINO et al.）によりアイー イー
イー イー トランザクションズ オン エレクトロ
ン デバイシズ レターズ（IEEE Transactions On Ele
ctron Devices Letters）10巻,1989年２月号,61ページ
に報告されているように、２つの超伝導体から半導体へ
侵入した超伝導状態の侵入長程度の領域でスイッチング
動作を実行する。その結果、２つの超伝導体間の距離を
上記の侵入長程度にし、かつ、その間で半導体のキャリ
ア濃度を制御していた。
ニシノ ら（T.NISHINO et al.）によりアイー イー
イー イー トランザクションズ オン エレクトロ
ン デバイシズ レターズ（IEEE Transactions On Ele
ctron Devices Letters）10巻,1989年２月号,61ページ
に報告されているように、２つの超伝導体から半導体へ
侵入した超伝導状態の侵入長程度の領域でスイッチング
動作を実行する。その結果、２つの超伝導体間の距離を
上記の侵入長程度にし、かつ、その間で半導体のキャリ
ア濃度を制御していた。
半導体内のキャリア濃度の制御は、半導体に電界を印
加した電界効果を使う場合と、PN接合を使う場合とが考
えられている。いずれの場合も、ゲート電極は、半導体
基板表面に対して超伝導電極と同じ側にあっても反対側
にあってもよい。
加した電界効果を使う場合と、PN接合を使う場合とが考
えられている。いずれの場合も、ゲート電極は、半導体
基板表面に対して超伝導電極と同じ側にあっても反対側
にあってもよい。
上述の従来の超伝導素子の超伝導状態の侵入長は通常
の半導体を用いた場合0.1μｍ以下であり、ゲート電極
を半導体基板表面に対して超伝導電極と同じ側に設ける
場合には、0.1μｍ程度の間隔の超伝導電極間にこれを
設けなければならず、現在の微細加工技術では非常に困
難であった。
の半導体を用いた場合0.1μｍ以下であり、ゲート電極
を半導体基板表面に対して超伝導電極と同じ側に設ける
場合には、0.1μｍ程度の間隔の超伝導電極間にこれを
設けなければならず、現在の微細加工技術では非常に困
難であった。
また、ゲート電極を半導体基板表面に対して超伝導電
極の反対側に設ける場合には、素子の集積化に必要なプ
レーナー構造を実現できなかった。
極の反対側に設ける場合には、素子の集積化に必要なプ
レーナー構造を実現できなかった。
本発明の目的は、従来技術でも充分余裕のある微細加
工技術を適用してプレーナー構造を実現することが可能
な超伝導体−半導体結合素子およびその製造方法を提供
することにある。
工技術を適用してプレーナー構造を実現することが可能
な超伝導体−半導体結合素子およびその製造方法を提供
することにある。
本発明の超伝導素子は、超伝導体と半導体とにより構
成され、半導体基板の表面の所定領域に設けられた凹部
に第１の超伝導電極が埋め込まれて平坦化され、凹部の
上端部から所定間隔を介して半導体基板の表面上に第２
の超伝導電極が設けられ、第１の超伝導電極上の一部，
第２の超伝導電極上の一部，並びに前記所定間隔上を含
めた領域に絶縁層が設けられ、絶縁層上における少なく
とも前記所定間隔上を含めた領域にゲート電極が設けら
れている。
成され、半導体基板の表面の所定領域に設けられた凹部
に第１の超伝導電極が埋め込まれて平坦化され、凹部の
上端部から所定間隔を介して半導体基板の表面上に第２
の超伝導電極が設けられ、第１の超伝導電極上の一部，
第２の超伝導電極上の一部，並びに前記所定間隔上を含
めた領域に絶縁層が設けられ、絶縁層上における少なく
とも前記所定間隔上を含めた領域にゲート電極が設けら
れている。
また、本発明の超伝導素子の製造方法は、半導体基板
の表面の所定領域に凹部を設ける工程と、凹部を含む半
導体基板の全面に超伝導体膜を堆積する工程と、全面に
塗布膜を塗布して凹部の領域以外の超伝導体膜表面の膜
厚が所定の値となるまでエッチバックする工程と、第２
の超伝導電極の形状に対応した形状を有するフォトレジ
スト膜を形成してエッチバックすることにより第１の超
伝導電極および第２の超伝導電極を形成する工程と、絶
縁層を形成する工程と、絶縁層上にゲート電極を形成す
る工程とを有している。
の表面の所定領域に凹部を設ける工程と、凹部を含む半
導体基板の全面に超伝導体膜を堆積する工程と、全面に
塗布膜を塗布して凹部の領域以外の超伝導体膜表面の膜
厚が所定の値となるまでエッチバックする工程と、第２
の超伝導電極の形状に対応した形状を有するフォトレジ
スト膜を形成してエッチバックすることにより第１の超
伝導電極および第２の超伝導電極を形成する工程と、絶
縁層を形成する工程と、絶縁層上にゲート電極を形成す
る工程とを有している。
本発明の超伝導素子の構造は、半導体基板表面の一部
に埋め込まれた第１の超伝導電極と半導体基板表面に設
けられた第２の超伝導電極とは半導体基板表面において
分離されている。更に、第１の超伝導電極上の一部，第
２の超伝導電極上の一部，並びに第１の超伝導電極と第
２の超伝導電極とを隔てている部分の半導体基板表面は
絶縁層で被覆されており、絶縁層上に設けられたゲート
電極と半導体基板および第1,第２の超伝導電極とは電気
的に絶縁されている。
に埋め込まれた第１の超伝導電極と半導体基板表面に設
けられた第２の超伝導電極とは半導体基板表面において
分離されている。更に、第１の超伝導電極上の一部，第
２の超伝導電極上の一部，並びに第１の超伝導電極と第
２の超伝導電極とを隔てている部分の半導体基板表面は
絶縁層で被覆されており、絶縁層上に設けられたゲート
電極と半導体基板および第1,第２の超伝導電極とは電気
的に絶縁されている。
従って、ゲート電極に電圧を印加することにより生ず
る電界効果により、第１および第２の超伝導電極の間の
半導体基板内のキャリア濃度を制御することができる。
その結果、第１および第２の超伝導電極の間の超伝導状
態が制御され、これにより第１および第２の超伝導電極
の連結される状態，連結が切断される状態を作りだすこ
とができる。
る電界効果により、第１および第２の超伝導電極の間の
半導体基板内のキャリア濃度を制御することができる。
その結果、第１および第２の超伝導電極の間の超伝導状
態が制御され、これにより第１および第２の超伝導電極
の連結される状態，連結が切断される状態を作りだすこ
とができる。
本発明の超伝導素子の構造においては、第１の超伝導
電極とは独立に第１および第２の超伝導電極の間の所定
間隔（すなわち、電界効果による超伝導状態を形成，抑
制する領域の幅）を設定することが可能であり、また、
ゲート電極の形成に特殊な微細加工技術を要することな
しにプレーナー構造を実現している。
電極とは独立に第１および第２の超伝導電極の間の所定
間隔（すなわち、電界効果による超伝導状態を形成，抑
制する領域の幅）を設定することが可能であり、また、
ゲート電極の形成に特殊な微細加工技術を要することな
しにプレーナー構造を実現している。
次に、本発明の超伝導素子の製造方法は、半導体基板
表面の所定領域に所定深さの凹部を形成し、全面に凹部
の深さより膜厚の厚い超伝導膜を堆積し、全面に塗布膜
を塗布し、凹部以外の領域における超伝導膜の膜厚が凹
部の深さに等しくなるまでエッチバックを行ない、第２
の超伝導電極の形状に対応した形状を有するフォトレジ
スト膜を形成してエッチバックすることにより第１の超
伝導電極および第２の超伝導電極を形成し、絶縁層を形
成し、絶縁層上にゲート電極を形成する。第1,第２の超
伝導電極の間隔が0.1μｍ程度でも上述のフォトレジス
ト膜の形成は容易であり、第1,第２の超伝導電極の間の
溝が形成されていないためゲート電極の形成には何ら支
障を来たさない。
表面の所定領域に所定深さの凹部を形成し、全面に凹部
の深さより膜厚の厚い超伝導膜を堆積し、全面に塗布膜
を塗布し、凹部以外の領域における超伝導膜の膜厚が凹
部の深さに等しくなるまでエッチバックを行ない、第２
の超伝導電極の形状に対応した形状を有するフォトレジ
スト膜を形成してエッチバックすることにより第１の超
伝導電極および第２の超伝導電極を形成し、絶縁層を形
成し、絶縁層上にゲート電極を形成する。第1,第２の超
伝導電極の間隔が0.1μｍ程度でも上述のフォトレジス
ト膜の形成は容易であり、第1,第２の超伝導電極の間の
溝が形成されていないためゲート電極の形成には何ら支
障を来たさない。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の超伝導素子の構造を示す
断面図である。
断面図である。
例えばシリコンに５×1025m-3の濃度の砒素をドープ
した半導体基板１の表面の所定領域に形成された深さ20
0nmの凹部に、この深さと同じ膜厚の例えばニオブが埋
め込まれて第１の超伝導電極５が設けられる。この凹部
は、３μｍ×５μｍの大きさとした。この凹部の上端部
から0.1μｍ離れた半導体基板１の表面上に膜厚200nmの
ニオブからなる第２の超伝導電極６が配置される。この
0.1μｍの間隔が、第１の超伝導電極５と第２の超伝導
電極６との所定間隔となる。少なくとも第１の超伝導電
極５の表面上の一部，少なくとも第２の超伝導電極６の
表面上の一部，並びに第１の超伝導電極５と第２の超伝
導電極６との所定間隔を形成する領域の半導体基板１表
面上を含む領域に、例えば膜厚10nmの２酸化シリコンか
らなる絶縁層７が配置される。少なくとも第１の超伝導
電極５と第２の超伝導電極６との所定間隔を形成する領
域の半導体基板１表面上を含む絶縁層７上に、例えばア
ルミニウムを用いたゲート電極８が設けられている。
した半導体基板１の表面の所定領域に形成された深さ20
0nmの凹部に、この深さと同じ膜厚の例えばニオブが埋
め込まれて第１の超伝導電極５が設けられる。この凹部
は、３μｍ×５μｍの大きさとした。この凹部の上端部
から0.1μｍ離れた半導体基板１の表面上に膜厚200nmの
ニオブからなる第２の超伝導電極６が配置される。この
0.1μｍの間隔が、第１の超伝導電極５と第２の超伝導
電極６との所定間隔となる。少なくとも第１の超伝導電
極５の表面上の一部，少なくとも第２の超伝導電極６の
表面上の一部，並びに第１の超伝導電極５と第２の超伝
導電極６との所定間隔を形成する領域の半導体基板１表
面上を含む領域に、例えば膜厚10nmの２酸化シリコンか
らなる絶縁層７が配置される。少なくとも第１の超伝導
電極５と第２の超伝導電極６との所定間隔を形成する領
域の半導体基板１表面上を含む絶縁層７上に、例えばア
ルミニウムを用いたゲート電極８が設けられている。
第２図（ａ）〜（ｅ）は本発明の一実施例の製造方法
を説明するための工程順の断面図である。
を説明するための工程順の断面図である。
シリコンに５×1025m-3の濃度の砒素をドープした半
導体基板１の表面の所定領域に、イオンミーリング法に
より深さ200nm,大きさ３μｍ×５μｍの凹部を形成し、
続いて、ニオブからなる膜厚300nmの超伝導膜２をスパ
ッタリング法により堆積する。次に、膜厚が少なくとも
100nm以上のSOG（スピン オン グラス）からなる塗布
膜３を塗布し、表面を平坦にする〔第２図（ａ）〕。
導体基板１の表面の所定領域に、イオンミーリング法に
より深さ200nm,大きさ３μｍ×５μｍの凹部を形成し、
続いて、ニオブからなる膜厚300nmの超伝導膜２をスパ
ッタリング法により堆積する。次に、膜厚が少なくとも
100nm以上のSOG（スピン オン グラス）からなる塗布
膜３を塗布し、表面を平坦にする〔第２図（ａ）〕。
本実施例では塗布膜３としてSOGを採用したが、SOGの
他にフォトレジスト膜，ポリイミド膜等を用いてもよ
い。
他にフォトレジスト膜，ポリイミド膜等を用いてもよ
い。
次に、凹部以外での超伝導膜２の膜厚が、凹部の深さ
（200nm）に等しくなるまでエッチバックする〔第２図
（ｂ）〕。このとき、凹部における超伝導膜２の膜厚と
残留した塗布膜３の膜厚との和は、凹部の深さの２倍の
値になる。
（200nm）に等しくなるまでエッチバックする〔第２図
（ｂ）〕。このとき、凹部における超伝導膜２の膜厚と
残留した塗布膜３の膜厚との和は、凹部の深さの２倍の
値になる。
次に、第２の超伝導電極の形成予定領域に、フォトレ
ジスト膜４によるパターンを形成する〔第２図
（ｃ）〕。このとき、フォトレジスト膜４端部と凹部上
端部との水平間距離が、第２の超伝導電極と第１の超伝
導電極との間隔（0.1μｍ）を規定することになる。フ
ォトレジスト膜４の形成は、EB（エレクトロン ビー
ム）あるいはＸ線露光技術を用いる。
ジスト膜４によるパターンを形成する〔第２図
（ｃ）〕。このとき、フォトレジスト膜４端部と凹部上
端部との水平間距離が、第２の超伝導電極と第１の超伝
導電極との間隔（0.1μｍ）を規定することになる。フ
ォトレジスト膜４の形成は、EB（エレクトロン ビー
ム）あるいはＸ線露光技術を用いる。
続いて、フォトレジスト膜４が完全に除去されるまで
エッチバックを行なうことにより、超伝導膜２からなる
膜厚200nmの第１の超伝導電極５が凹部に平坦に埋め込
まれた形状で形成され、超伝導膜２からなる膜厚200nm
の第２の超伝導電極６が第１の超伝導電極５から0.1μ
ｍの間隔を隔てて半導体基板１の表面上に形成される
〔第２図（ｄ）〕。
エッチバックを行なうことにより、超伝導膜２からなる
膜厚200nmの第１の超伝導電極５が凹部に平坦に埋め込
まれた形状で形成され、超伝導膜２からなる膜厚200nm
の第２の超伝導電極６が第１の超伝導電極５から0.1μ
ｍの間隔を隔てて半導体基板１の表面上に形成される
〔第２図（ｄ）〕。
更に、第１の超伝導電極５と第２の超伝導電極６との
間を含めた領域に例えばCVD法により堆積した膜厚10nm
の２酸化シリコンからなる絶縁層７を形成し、絶縁層７
上の第１の超伝導電極５と第２の超伝導電極６との間を
含む領域にアルミニウムからなるゲート電極８を形成す
る〔第２図（ｅ）〕。
間を含めた領域に例えばCVD法により堆積した膜厚10nm
の２酸化シリコンからなる絶縁層７を形成し、絶縁層７
上の第１の超伝導電極５と第２の超伝導電極６との間を
含む領域にアルミニウムからなるゲート電極８を形成す
る〔第２図（ｅ）〕。
なお、本実施例では超伝導膜にニオブ，半導体基板に
シリコンを用いたが、本発明の主旨はこれらの材料に限
定されず、超伝導膜としては鉛，窒化ニオブ，イットリ
ウム系超伝導材料，バリウム系超伝導材料，タリウム系
超伝導材料などが、半導体基板としてはInAs,InGaAs,Ge
等の半導体材料が適用できる。
シリコンを用いたが、本発明の主旨はこれらの材料に限
定されず、超伝導膜としては鉛，窒化ニオブ，イットリ
ウム系超伝導材料，バリウム系超伝導材料，タリウム系
超伝導材料などが、半導体基板としてはInAs,InGaAs,Ge
等の半導体材料が適用できる。
以上説明したように本発明の超伝導素子およびその製
造方法は、超伝導電極間における半導体基板に超伝導状
態を発生させる領域の構造，およびゲート電極の構造が
従来のように複雑な，かつ微細な構造を必要とせず、プ
レーナー構造を実現できる。また、用いる製造プロセス
もプロセス余裕度の向上の困難な微細加工技術は不要で
あることから、大きなプロセス余裕度を持って製造する
ことが可能となる。
造方法は、超伝導電極間における半導体基板に超伝導状
態を発生させる領域の構造，およびゲート電極の構造が
従来のように複雑な，かつ微細な構造を必要とせず、プ
レーナー構造を実現できる。また、用いる製造プロセス
もプロセス余裕度の向上の困難な微細加工技術は不要で
あることから、大きなプロセス余裕度を持って製造する
ことが可能となる。
第１図は本発明の一実施例の超伝導素子の構造を示す断
面図、第２図（ａ）〜（ｅ）は本発明の一実施例の製造
方法を説明するための工程順の断面図である。 １……半導体基板、２……超伝導膜、３……塗布膜、４
……フォトレジスト膜、５……第１の超伝導電極、６…
…第２の超伝導電極、７……絶縁層、８……ゲート電
極。
面図、第２図（ａ）〜（ｅ）は本発明の一実施例の製造
方法を説明するための工程順の断面図である。 １……半導体基板、２……超伝導膜、３……塗布膜、４
……フォトレジスト膜、５……第１の超伝導電極、６…
…第２の超伝導電極、７……絶縁層、８……ゲート電
極。
Claims (2)
- 【請求項１】半導体基板表面の所定領域に設けられた凹
部に埋め込まれて平坦化された第１の超伝導電極と、前
記半導体基板の表面上で前記第１の超伝導電極と前記凹
部の上端部から所定の間隔を隔て相対する第２の超伝導
電極と、前記第１の超電導電極から前記第２の超電導電
極に延在し、少なくとも前記第１の超電導電極および前
記第２の超電導電極の一部を覆う絶縁膜と、少なくとも
前記所定の間隔上に形成された前記絶縁層上に形成され
たゲート電極を有することを特徴とする超伝導素子。 - 【請求項２】請求項１記載の超伝導素子において、前記
半導体基板の表面の所定領域に前記凹部を設ける工程
と、前記凹部を含む前記半導体基板の全面に超伝導体膜
を堆積する工程と、全面に塗布膜を塗布して前記凹部の
領域以外の前記超伝導体膜の膜厚が所定の値になるまで
エッチバックする工程と、前記第２の超伝導電極の形状
に対応した形状を有するフォトレジスト膜を形成してエ
ッチバックすることにより前記第１の超伝導電極および
前記第２の超伝導電極を形成する工程と、前記絶縁膜上
に前記ゲート電極を形成する工程とを有することを特徴
とする超伝導素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100610A JP2973461B2 (ja) | 1990-04-17 | 1990-04-17 | 超伝導素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100610A JP2973461B2 (ja) | 1990-04-17 | 1990-04-17 | 超伝導素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03297179A JPH03297179A (ja) | 1991-12-27 |
| JP2973461B2 true JP2973461B2 (ja) | 1999-11-08 |
Family
ID=14278616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2100610A Expired - Lifetime JP2973461B2 (ja) | 1990-04-17 | 1990-04-17 | 超伝導素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973461B2 (ja) |
-
1990
- 1990-04-17 JP JP2100610A patent/JP2973461B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03297179A (ja) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4577395A (en) | Method of manufacturing semiconductor memory device having trench memory capacitor | |
| US4103415A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| JPS6232630A (ja) | コンタクトプラグの形成方法 | |
| JPH036675B2 (ja) | ||
| JP2616130B2 (ja) | 超伝導素子の製造方法 | |
| US4425379A (en) | Polycrystalline silicon Schottky diode array | |
| EP0484253A2 (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| US6207981B1 (en) | Charge-coupled device with potential barrier and charge storage regions | |
| JP2684978B2 (ja) | 半導体装置 | |
| US5717222A (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| JP2566210B2 (ja) | 半導体デバイス | |
| US5446015A (en) | Superconducting device having a reduced thickness of oxide superconducting layer | |
| GB2180991A (en) | Silicide electrode for semiconductor device | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| JP2973461B2 (ja) | 超伝導素子およびその製造方法 | |
| JP2734027B2 (ja) | 配線形成方法 | |
| US5714767A (en) | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby | |
| JP3402905B2 (ja) | 半導体素子 | |
| JP2961805B2 (ja) | 超伝導素子およびその製造方法 | |
| JP2677800B2 (ja) | パーミアブルベーストランジスタの製造方法 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| EP0487922B1 (en) | High speed switching electron device | |
| JPH01186657A (ja) | 半導体装置の製造方法 | |
| EP0481379A1 (en) | Thin film transistor and manufacturing method thereof | |
| JPS58170030A (ja) | 半導体装置の製造方法 |