JP3318933B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3318933B2 JP3318933B2 JP27581591A JP27581591A JP3318933B2 JP 3318933 B2 JP3318933 B2 JP 3318933B2 JP 27581591 A JP27581591 A JP 27581591A JP 27581591 A JP27581591 A JP 27581591A JP 3318933 B2 JP3318933 B2 JP 3318933B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- via hole
- buried
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】 （目次） ・産業上の利用分野 ・従来の技術（図５） ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例 （１）第１の実施例（図１〜図３） （２）第２の実施例（図４） ・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体装置に関し、更
に詳しく言えば、配線接続部にアンチヒューズを有する
フィールドプログラマブルゲートアレイ（ＦＰＧＡ）な
どの半導体装置に関する。
に詳しく言えば、配線接続部にアンチヒューズを有する
フィールドプログラマブルゲートアレイ（ＦＰＧＡ）な
どの半導体装置に関する。
【０００３】近年、半導体装置の多様な応用と顧客の多
様なニーズに応えるため、ゲートアレイとスタンダード
セルの中間的な位置づけとしてフィールドプログラマブ
ルゲートアレイ（ＦＰＧＡ）と呼ばれるデバイスが脚光
を浴びている。これは、顧客自身が任意の回路構成を行
うことを可能とするもので、原理は、アンチヒューズ等
を配線接続部に介在させ、顧客自身が電気的に配線間を
接続等できるようにしたものである。
様なニーズに応えるため、ゲートアレイとスタンダード
セルの中間的な位置づけとしてフィールドプログラマブ
ルゲートアレイ（ＦＰＧＡ）と呼ばれるデバイスが脚光
を浴びている。これは、顧客自身が任意の回路構成を行
うことを可能とするもので、原理は、アンチヒューズ等
を配線接続部に介在させ、顧客自身が電気的に配線間を
接続等できるようにしたものである。
【０００４】
【従来の技術】図５（ａ）従来例の配線接続部にアンチ
ヒューズを有するＦＰＧＡについて説明する断面図であ
る。
ヒューズを有するＦＰＧＡについて説明する断面図であ
る。
【０００５】図５（ａ）において、１は半導体基板及び
半導体基板上の下地絶縁膜からなる基板、２は基板１上
の第１の配線層で、Ａｌ合金層４が高融点金属を含むバ
リア導電体層３，５により挟まれた構造となっている。
６は第１の配線層２を被覆する第１の層間絶縁膜、７は
第１の配線層２上の第１の層間絶縁膜６に形成されたビ
アホール、８はビアホール７の底部のバリア導電体層５
に接し、かつバリア導電体層５を被覆するように選択的
に形成されている非晶質シリコン層、９は非晶質シリコ
ン層８と接し、かつ非晶質シリコン層８を被覆する第２
の配線層で、下層から順にバリア導電体層１０／Ａｌ合
金層１１の構成となっている。１２は第２の配線層９を
被覆する第２の層間絶縁膜、１３は第２の層間絶縁膜１
２に形成された第２のビアホール１４を介して第２の配
線層９と接続された第３の配線層である。なお、バリア
導電体層５，１０はそれぞれＡｌ合金層４，１１と非晶
質シリコン層８との反応を防止するために介在してい
る。
半導体基板上の下地絶縁膜からなる基板、２は基板１上
の第１の配線層で、Ａｌ合金層４が高融点金属を含むバ
リア導電体層３，５により挟まれた構造となっている。
６は第１の配線層２を被覆する第１の層間絶縁膜、７は
第１の配線層２上の第１の層間絶縁膜６に形成されたビ
アホール、８はビアホール７の底部のバリア導電体層５
に接し、かつバリア導電体層５を被覆するように選択的
に形成されている非晶質シリコン層、９は非晶質シリコ
ン層８と接し、かつ非晶質シリコン層８を被覆する第２
の配線層で、下層から順にバリア導電体層１０／Ａｌ合
金層１１の構成となっている。１２は第２の配線層９を
被覆する第２の層間絶縁膜、１３は第２の層間絶縁膜１
２に形成された第２のビアホール１４を介して第２の配
線層９と接続された第３の配線層である。なお、バリア
導電体層５，１０はそれぞれＡｌ合金層４，１１と非晶
質シリコン層８との反応を防止するために介在してい
る。
【０００６】このようなＦＰＧＡにおいては、顧客が、
所定の配線接続に基づいて、第１の配線層２と第２の配
線層９との間に電圧を印加することにより、非晶質シリ
コン層８を多結晶化して、高抵抗状態から低抵抗状態へ
と変化させる。その結果、第１の配線層２と第２の配線
層９とが電気的に導通し、ＦＰＧＡは所望の機能を有す
るようになる。
所定の配線接続に基づいて、第１の配線層２と第２の配
線層９との間に電圧を印加することにより、非晶質シリ
コン層８を多結晶化して、高抵抗状態から低抵抗状態へ
と変化させる。その結果、第１の配線層２と第２の配線
層９とが電気的に導通し、ＦＰＧＡは所望の機能を有す
るようになる。
【０００７】
【発明が解決しようとする課題】ところで、近年の高密
度化の要請により、図５（ｂ）に示すような配線接続方
法が採られるようになっている。即ち、第３の配線層13
ａを第１の配線層２と第２の配線層９とを接続するビア
ホール７の上側に配置するようになっている。
度化の要請により、図５（ｂ）に示すような配線接続方
法が採られるようになっている。即ち、第３の配線層13
ａを第１の配線層２と第２の配線層９とを接続するビア
ホール７の上側に配置するようになっている。
【０００８】しかし、この場合、上側のビアホール14ａ
には下側のビアホール７の凹みがそのまま引き継がれる
ため、ビアホール14ａを被覆して形成される第３の配線
層13ａのステップカバレージが悪化するという問題があ
る。この問題は、更に多くの多層配線が積層される場合
には、半導体装置の高密度化の妨げになる。
には下側のビアホール７の凹みがそのまま引き継がれる
ため、ビアホール14ａを被覆して形成される第３の配線
層13ａのステップカバレージが悪化するという問題があ
る。この問題は、更に多くの多層配線が積層される場合
には、半導体装置の高密度化の妨げになる。
【０００９】本発明は、かかる従来の問題点に鑑みてな
されたもので、配線層が多層化された場合でも、ステッ
プカバレージの悪化を防止しつつ、高密度化が可能なＦ
ＰＧＡ等の半導体装置を提供することを目的とするもの
である。
されたもので、配線層が多層化された場合でも、ステッ
プカバレージの悪化を防止しつつ、高密度化が可能なＦ
ＰＧＡ等の半導体装置を提供することを目的とするもの
である。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、半導体装置に係り、第１の
導電体層と第２の導電体層との間に非晶質半導体層を備
え、該第１の導電体層と該第２の導電体層との間に電圧
を印加して該第１の導電体層と該第２の導電体層とを電
気的に導通させるアンチヒューズを有する半導体装置で
あって、半導体基板上に下地絶縁膜を介して形成された
前記第１の導電体層と、該第１の導電体層を覆って形成
され、かつ該第１の導電体層上に開口部を有する層間絶
縁膜と、該開口部内に形成された埋込み導電体と、該埋
込み導電体を覆う前記非晶質半導体層と、該非晶質半導
体層上に形成された前記第２の導電体層とを含む前記ア
ンチヒューズを有することを特徴とし、請求項２記載の
発明は、請求項１記載の半導体装置に係り、前記非晶質
導電体層は、前記埋め込み導電体を覆い、前記層間絶縁
膜上に延在することを特徴としている。
め、請求項１記載の発明は、半導体装置に係り、第１の
導電体層と第２の導電体層との間に非晶質半導体層を備
え、該第１の導電体層と該第２の導電体層との間に電圧
を印加して該第１の導電体層と該第２の導電体層とを電
気的に導通させるアンチヒューズを有する半導体装置で
あって、半導体基板上に下地絶縁膜を介して形成された
前記第１の導電体層と、該第１の導電体層を覆って形成
され、かつ該第１の導電体層上に開口部を有する層間絶
縁膜と、該開口部内に形成された埋込み導電体と、該埋
込み導電体を覆う前記非晶質半導体層と、該非晶質半導
体層上に形成された前記第２の導電体層とを含む前記ア
ンチヒューズを有することを特徴とし、請求項２記載の
発明は、請求項１記載の半導体装置に係り、前記非晶質
導電体層は、前記埋め込み導電体を覆い、前記層間絶縁
膜上に延在することを特徴としている。
【００１１】
【作用】本発明の半導体装置によれば、層間絶縁層の開
口部に埋込み導電体が埋め込まれ、かつ、この埋込み導
電体を介して第１の導電体層と第２の導電体層とが接続
されている。従って、開口部の凹みが平坦化された状態
で第２の導電体層が接続されるので、開口部における第
２の導電体層のステップカバレージの悪化を防止するこ
とができる。
口部に埋込み導電体が埋め込まれ、かつ、この埋込み導
電体を介して第１の導電体層と第２の導電体層とが接続
されている。従って、開口部の凹みが平坦化された状態
で第２の導電体層が接続されるので、開口部における第
２の導電体層のステップカバレージの悪化を防止するこ
とができる。
【００１２】上記構成は、第２の導電体層上にさらに第
２の層間絶縁層の第２の開口部を介して第２の導電体層
と接続する第３の導電体層を形成する場合にも適用さ
れ、少なくとも上下いずれか一の開口部の凹みが平坦化
されている。このような構成を、高密度化のため、下の
開口部（第１の開口部）と上の開口部（第２の開口部）
を重ねて形成する場合に下の開口部に適用するとき、下
の開口部の凹みが上の開口部の凹みに引き継がれること
はなく、このため、第２の開口部を被覆して第３の導電
体層が形成された場合、その第３の導電体層のステップ
カバレージの悪化を防止することができる。これによ
り、ステップカバレージの悪化を防止しつつ、高密度化
を図ることができる。
２の層間絶縁層の第２の開口部を介して第２の導電体層
と接続する第３の導電体層を形成する場合にも適用さ
れ、少なくとも上下いずれか一の開口部の凹みが平坦化
されている。このような構成を、高密度化のため、下の
開口部（第１の開口部）と上の開口部（第２の開口部）
を重ねて形成する場合に下の開口部に適用するとき、下
の開口部の凹みが上の開口部の凹みに引き継がれること
はなく、このため、第２の開口部を被覆して第３の導電
体層が形成された場合、その第３の導電体層のステップ
カバレージの悪化を防止することができる。これによ
り、ステップカバレージの悪化を防止しつつ、高密度化
を図ることができる。
【００１３】また、上記の構成で、第１及び第２の導電
体層間或いは第２及び第３の導電体層間のうち少なくと
もいずれか一方の導電体層間に非晶質半導体層を介在さ
せることにより、アンチヒューズを有するＦＰＧＡ等に
適用することができる。
体層間或いは第２及び第３の導電体層間のうち少なくと
もいずれか一方の導電体層間に非晶質半導体層を介在さ
せることにより、アンチヒューズを有するＦＰＧＡ等に
適用することができる。
【００１４】しかも、非晶質半導体層と接する、第１，
第２或いは第３の導電体層の一部の層が高融点金属を含
む導電体層であり、かつ埋込み導電体も高融点金属を含
む導電体であるので、これらの導電体層或いは導電体を
バリア導電体層として用いることにより、第１，第２或
いは第３の導電体層と非晶質半導体層との反応を防止す
ることができ、製造工程上安定性のあるアンチヒューズ
を提供することができる。
第２或いは第３の導電体層の一部の層が高融点金属を含
む導電体層であり、かつ埋込み導電体も高融点金属を含
む導電体であるので、これらの導電体層或いは導電体を
バリア導電体層として用いることにより、第１，第２或
いは第３の導電体層と非晶質半導体層との反応を防止す
ることができ、製造工程上安定性のあるアンチヒューズ
を提供することができる。
【００１５】
【実施例】（１）第１の実施例 図１（ａ）〜（ｃ），図２（ｄ）〜（ｆ），図３（ｇ）
は、本発明の第１の実施例のアンチヒューズを有するＦ
ＰＧＡの作成方法について説明する断面図である。
は、本発明の第１の実施例のアンチヒューズを有するＦ
ＰＧＡの作成方法について説明する断面図である。
【００１６】図１（ａ）は、配線層上の層間絶縁膜にビ
アホールが形成された後の状態を示す断面図で、図中符
号１５は半導体基板及び半導体基板上の下地絶縁膜から
なる基板１５、１６は基板１５上に形成された第１の配
線層（第１の導電体層）で、下層から順次膜厚約1000Å
のＴｉＮ膜からなるバリア導電体層１７／膜厚約5000Å
のＡｌ合金膜からなる主配線層１８／膜厚約1000ÅのＴ
ｉＮ膜からなるバリア導電体層１９となるように、スパ
ッタリングにより形成されている。２０は膜厚約１μｍ
のＰＳＧ膜からなる第１の層間絶縁膜、２１は第１の配
線層１６上の第１の層間絶縁膜２０に形成された第１の
ビアホール（第１の開口部）である。
アホールが形成された後の状態を示す断面図で、図中符
号１５は半導体基板及び半導体基板上の下地絶縁膜から
なる基板１５、１６は基板１５上に形成された第１の配
線層（第１の導電体層）で、下層から順次膜厚約1000Å
のＴｉＮ膜からなるバリア導電体層１７／膜厚約5000Å
のＡｌ合金膜からなる主配線層１８／膜厚約1000ÅのＴ
ｉＮ膜からなるバリア導電体層１９となるように、スパ
ッタリングにより形成されている。２０は膜厚約１μｍ
のＰＳＧ膜からなる第１の層間絶縁膜、２１は第１の配
線層１６上の第１の層間絶縁膜２０に形成された第１の
ビアホール（第１の開口部）である。
【００１７】このような状態で、まず、図１（ｂ）に示
すように、ＣＶＤ法によりビアホール２１底部のバリア
導電体層１９上にタングステン（Ｗ）膜を選択的に形成
する。これにより、ビアホール２１内にはＷ膜からなる
埋込み導電体２２が埋め込まれ、平坦化される。
すように、ＣＶＤ法によりビアホール２１底部のバリア
導電体層１９上にタングステン（Ｗ）膜を選択的に形成
する。これにより、ビアホール２１内にはＷ膜からなる
埋込み導電体２２が埋め込まれ、平坦化される。
【００１８】次いで、図１（ｃ）に示すように、ＣＶＤ
法により、埋込み導電体２２を被覆して膜厚約1000Åの
非晶質シリコン層（非晶質半導体層）２３を形成する。
次に、図２（ｄ）に示すように、埋込み導電体２２を被
覆するように非晶質シリコン層２３をパターニングして
アンチヒューズ23ａを形成する。
法により、埋込み導電体２２を被覆して膜厚約1000Åの
非晶質シリコン層（非晶質半導体層）２３を形成する。
次に、図２（ｄ）に示すように、埋込み導電体２２を被
覆するように非晶質シリコン層２３をパターニングして
アンチヒューズ23ａを形成する。
【００１９】次いで、図２（ｅ）に示すように、膜厚約
1000ÅのＴｉＮ膜／膜厚約5000ÅのＡｌ合金膜をスパッ
タリングにより順次形成した後、アンチヒューズ23ａを
被覆するようにパターニングしてＴｉＮ膜のバリア導電
体層２４／Ａｌ合金膜の主配線層２５の２層の導電体層
からなる第２の配線層（第２の導電体層）２６を形成す
る。
1000ÅのＴｉＮ膜／膜厚約5000ÅのＡｌ合金膜をスパッ
タリングにより順次形成した後、アンチヒューズ23ａを
被覆するようにパターニングしてＴｉＮ膜のバリア導電
体層２４／Ａｌ合金膜の主配線層２５の２層の導電体層
からなる第２の配線層（第２の導電体層）２６を形成す
る。
【００２０】次に、ＣＶＤ法により膜厚約１μｍのＰＳ
Ｇ膜からなる第２の層間絶縁膜２７を形成した後、パタ
ーニングして第１のビアホール２１の形成領域の上側の
第２の層間絶縁膜２７に第２のビアホール（第２の開口
部）２８を形成する。このとき、第２のビアホール２８
の下側の第１のビアホール２１には埋込み導電体２２が
埋め込まれて平坦化されているので、第２のビアホール
２８には従来のように下側の第１のビアホール２１の凹
みが引き継がれず、ほぼ第２のビアホール２８の膜厚程
度の凹みが生じているに過ぎない（図２（ｆ））。
Ｇ膜からなる第２の層間絶縁膜２７を形成した後、パタ
ーニングして第１のビアホール２１の形成領域の上側の
第２の層間絶縁膜２７に第２のビアホール（第２の開口
部）２８を形成する。このとき、第２のビアホール２８
の下側の第１のビアホール２１には埋込み導電体２２が
埋め込まれて平坦化されているので、第２のビアホール
２８には従来のように下側の第１のビアホール２１の凹
みが引き継がれず、ほぼ第２のビアホール２８の膜厚程
度の凹みが生じているに過ぎない（図２（ｆ））。
【００２１】次いで、図３（ｇ）に示すように、膜厚約
１μｍのＡｌ合金膜をスパッタリングにより形成した
後、第２のビアホール２８を被覆するようにパターニン
グして第３の配線層２９を形成する。このとき、以上の
ように、本発明の第１の実施例のＦＰＧＡにおいては、
第２のビアホール２８は第１のビアホール２１の形成領
域の上側にあり、かつ第１のビアホール２１には埋込み
導電体２２が埋め込まれ、埋込み導電体２２を介して第
１及び第２の配線層１６，２６が接続されている。
１μｍのＡｌ合金膜をスパッタリングにより形成した
後、第２のビアホール２８を被覆するようにパターニン
グして第３の配線層２９を形成する。このとき、以上の
ように、本発明の第１の実施例のＦＰＧＡにおいては、
第２のビアホール２８は第１のビアホール２１の形成領
域の上側にあり、かつ第１のビアホール２１には埋込み
導電体２２が埋め込まれ、埋込み導電体２２を介して第
１及び第２の配線層１６，２６が接続されている。
【００２２】従って、第２のビアホール２８が第１のビ
アホール２１の形成領域の上側にあっても、第１のビア
ホール２１の凹みは第２のビアホール２８に引き継がれ
ることはないので、第２のビアホール２８を被覆して形
成される第３の配線層２９のステップカバレージの悪化
を防止することができる。これにより、ステップカバレ
ージの悪化を防止しつつ、高密度化を図ることができ
る。
アホール２１の形成領域の上側にあっても、第１のビア
ホール２１の凹みは第２のビアホール２８に引き継がれ
ることはないので、第２のビアホール２８を被覆して形
成される第３の配線層２９のステップカバレージの悪化
を防止することができる。これにより、ステップカバレ
ージの悪化を防止しつつ、高密度化を図ることができ
る。
【００２３】また、非晶質シリコン層２３と接する、第
１の配線層１６の上層及び第２の配線層２６の下層がＴ
ｉＮ膜からなる高融点金属膜であり、かつ埋込み導電体
２２もＷ膜からなる高融点金属体であるので、これらの
導電体層１９，２４或いは埋込み導電体２２は非晶質シ
リコン層２３とＡｌ合金膜からなる主配線層１８，２５
との間の相互拡散のバリアとなるので、第１及び第２の
配線層１６，２６と非晶質シリコン層２３との反応を防
止することができ、製造工程上安定性のあるアンチヒュ
ーズ23ａを提供することができる。
１の配線層１６の上層及び第２の配線層２６の下層がＴ
ｉＮ膜からなる高融点金属膜であり、かつ埋込み導電体
２２もＷ膜からなる高融点金属体であるので、これらの
導電体層１９，２４或いは埋込み導電体２２は非晶質シ
リコン層２３とＡｌ合金膜からなる主配線層１８，２５
との間の相互拡散のバリアとなるので、第１及び第２の
配線層１６，２６と非晶質シリコン層２３との反応を防
止することができ、製造工程上安定性のあるアンチヒュ
ーズ23ａを提供することができる。
【００２４】なお、実施例では、第１の配線層１６の下
層及び上層にバリア導電体層１７，１９を形成している
が、埋込み導電体２２がＷ膜からなる高融点金属体であ
るので、埋込み導電体２２がＡｌ合金膜１８に対してバ
リア層になる。従って、バリア導電体層１７，１９をと
もに形成せずにＡｌ合金膜１８のみで第１の配線層を構
成してもよい。
層及び上層にバリア導電体層１７，１９を形成している
が、埋込み導電体２２がＷ膜からなる高融点金属体であ
るので、埋込み導電体２２がＡｌ合金膜１８に対してバ
リア層になる。従って、バリア導電体層１７，１９をと
もに形成せずにＡｌ合金膜１８のみで第１の配線層を構
成してもよい。
【００２５】また、バリア導電体層１７，１９，２４と
してＴｉＮ膜を用いているが、ＴｉＷ膜等バリア性を有
する他の高融点金属を含む導電体層を用いてもよいし、
或いはＭｏ膜，Ｗ膜，Ｔｉ膜等バリア性を有する高融点
金属膜のみを用いてもよい。
してＴｉＮ膜を用いているが、ＴｉＷ膜等バリア性を有
する他の高融点金属を含む導電体層を用いてもよいし、
或いはＭｏ膜，Ｗ膜，Ｔｉ膜等バリア性を有する高融点
金属膜のみを用いてもよい。
【００２６】更に、第１の導電体層を第１の配線層１６
としているが、ドレイン領域層等の形成された半導体基
板としてもよい。また、非晶質半導体層として非晶質シ
リコン層２３を用いているが、他の非晶質半導体層を用
いることもできる。
としているが、ドレイン領域層等の形成された半導体基
板としてもよい。また、非晶質半導体層として非晶質シ
リコン層２３を用いているが、他の非晶質半導体層を用
いることもできる。
【００２７】更に、３層の配線層１６，２６，２９の場
合に適用しているが、４層以上の配線層にも適用可能で
ある。また、第２のビアホール２８内には埋込み導電体
が埋め込まれていないが、第２のビアホール２８内に埋
め込んでもよい。これにより、第３の配線層のステップ
カバレージを向上させることができる。
合に適用しているが、４層以上の配線層にも適用可能で
ある。また、第２のビアホール２８内には埋込み導電体
が埋め込まれていないが、第２のビアホール２８内に埋
め込んでもよい。これにより、第３の配線層のステップ
カバレージを向上させることができる。
【００２８】更に、第１の配線層１６に接して埋込み導
電体２２を形成した後、この埋込み導電体２２を被覆し
て非晶質シリコン層２３が形成されているが、第１の配
線層に接して非晶質シリコン層を選択的に形成した後、
非晶質シリコン層を被覆して埋込み導電体を形成するこ
とも可能である。
電体２２を形成した後、この埋込み導電体２２を被覆し
て非晶質シリコン層２３が形成されているが、第１の配
線層に接して非晶質シリコン層を選択的に形成した後、
非晶質シリコン層を被覆して埋込み導電体を形成するこ
とも可能である。
【００２９】
【００３０】更に、埋込み導電体２２をＣＶＤ法による
選択成長により形成しているが、ＣＶＤ法によるブラン
ケット成長により全面に導電体を形成し、その後エッチ
バックして形成することもできる。
選択成長により形成しているが、ＣＶＤ法によるブラン
ケット成長により全面に導電体を形成し、その後エッチ
バックして形成することもできる。
【００３１】（２）第２の実施例 次に、第２の実施例について図４を参照しながら説明す
る。図４において、図３（ｇ）と異なるところは、第１
の配線層１６と第２の配線層３０との間にアンチヒュー
ズ23ａが設けられているほかに、第２の配線層３０と第
３の配線層３６との間にもアンチヒューズ３５が設けら
れていることである。これにより、更に複雑な論理構成
に対応することが可能である。また、これに伴い第２の
配線層３０の上層、及び第３の配線層３６の下層にバリ
ア導電体層３１，３７が形成されていることである。更
に、第２のビアホール（第２の開口部）３３内にも埋込
み導電体３４が埋め込まれていることである。
る。図４において、図３（ｇ）と異なるところは、第１
の配線層１６と第２の配線層３０との間にアンチヒュー
ズ23ａが設けられているほかに、第２の配線層３０と第
３の配線層３６との間にもアンチヒューズ３５が設けら
れていることである。これにより、更に複雑な論理構成
に対応することが可能である。また、これに伴い第２の
配線層３０の上層、及び第３の配線層３６の下層にバリ
ア導電体層３１，３７が形成されていることである。更
に、第２のビアホール（第２の開口部）３３内にも埋込
み導電体３４が埋め込まれていることである。
【００３２】このような本発明の第２の実施例のＦＰＧ
Ａによれば、第２のビアホール３３が第１のビアホール
２１の形成領域の上側にあっても、第１のビアホール２
１の凹みは第２のビアホール３３に引き継がれることは
なく、また、第２のビアホール３３にも埋込み導電体３
４が埋め込まれているので、第２のビアホール３３を被
覆して形成される第３の配線層３６のステップカバレー
ジの悪化を防止することができる。
Ａによれば、第２のビアホール３３が第１のビアホール
２１の形成領域の上側にあっても、第１のビアホール２
１の凹みは第２のビアホール３３に引き継がれることは
なく、また、第２のビアホール３３にも埋込み導電体３
４が埋め込まれているので、第２のビアホール３３を被
覆して形成される第３の配線層３６のステップカバレー
ジの悪化を防止することができる。
【００３３】これにより、ステップカバレージの悪化を
防止しつつ、高密度化を図ることができる。
防止しつつ、高密度化を図ることができる。
【００３４】
【発明の効果】以上のように、本発明の半導体装置によ
れば、層間絶縁層の開口部に埋込み導電体が埋め込ま
れ、平坦化された状態で第１の導電体層と第２の導電体
層が接続されているので、開口部における第２の導電体
層のステップカバレージの悪化を防止することができ
る。
れば、層間絶縁層の開口部に埋込み導電体が埋め込ま
れ、平坦化された状態で第１の導電体層と第２の導電体
層が接続されているので、開口部における第２の導電体
層のステップカバレージの悪化を防止することができ
る。
【００３５】上記構成は、第２の導電体層上にさらに第
２の層間絶縁層の第２の開口部を介して第２の導電体層
と接続する第３の導電体層を形成する場合にも適用され
る。このような構成を、高密度化のため、下の開口部
（第１の開口部）と上の開口部（第２の開口部）を重ね
て形成する場合に下の開口部に適用するとき、下の開口
部の凹みが上の開口部の凹みに引き継がれることはない
ので、ステップカバレージの悪化を防止しつつ、高密度
化を図ることができる。
２の層間絶縁層の第２の開口部を介して第２の導電体層
と接続する第３の導電体層を形成する場合にも適用され
る。このような構成を、高密度化のため、下の開口部
（第１の開口部）と上の開口部（第２の開口部）を重ね
て形成する場合に下の開口部に適用するとき、下の開口
部の凹みが上の開口部の凹みに引き継がれることはない
ので、ステップカバレージの悪化を防止しつつ、高密度
化を図ることができる。
【００３６】また、第１及び第２の導電体層間或いは第
２及び第３の導電体層間のうち少なくともいずれか一方
の導電体層間に非晶質半導体層を介在させることによ
り、アンチヒューズを有するＦＰＧＡ等に適用すること
ができる。しかも、非晶質半導体層と接する層や埋込み
導電体が高融点金属を含む層であるので、これらの層は
第１，第２或いは第３の導電体層と非晶質半導体層との
間のバリアとして作用する。従って、第１，第２或いは
第３の導電体層と非晶質半導体層との反応を防止するこ
とができ、製造工程上安定性のあるアンチヒューズを提
供することができる。
２及び第３の導電体層間のうち少なくともいずれか一方
の導電体層間に非晶質半導体層を介在させることによ
り、アンチヒューズを有するＦＰＧＡ等に適用すること
ができる。しかも、非晶質半導体層と接する層や埋込み
導電体が高融点金属を含む層であるので、これらの層は
第１，第２或いは第３の導電体層と非晶質半導体層との
間のバリアとして作用する。従って、第１，第２或いは
第３の導電体層と非晶質半導体層との反応を防止するこ
とができ、製造工程上安定性のあるアンチヒューズを提
供することができる。
【図１】本発明の第１の実施例について説明する断面図
（その１）である。
（その１）である。
【図２】本発明の第１の実施例について説明する断面図
（その２）である。
（その２）である。
【図３】本発明の第１の実施例について説明する断面図
（その３）である。
（その３）である。
【図４】本発明の第２の実施例について説明する断面図
である。
である。
【図５】従来例について説明する断面図である。
１５ 基板、 １６ 第１の配線層（第１の導電体層）、 １７，１９，２４，３１，３７ バリア導電体層、 １８，２５，３８ 主配線層、 ２０ 第１の層間絶縁膜、 ２１ 第１のビアホール（第１の開口部）、 ２２，３４ 埋込み導電体、 ２３ 非晶質シリコン層（非晶質半導体層）、 23ａ，３５ アンチヒューズ、 ２５，３０ 第２の配線層（第２の導電体層）、 ２７，３２ 第２の層間絶縁膜、 ２８，３３ 第２のビアホール（第２の開口部）、 ２９，３６ 第３の配線層（第３の導電体層）。
Claims (2)
- 【請求項１】 第１の導電体層と第２の導電体層との間
に非晶質半導体層を備え、該第１の導電体層と該第２の
導電体層との間に電圧を印加して該第１の導電体層と該
第２の導電体層とを電気的に導通させるアンチヒューズ
を有する半導体装置であって、 半導体基板上に下地絶縁膜を介して形成された前記第１
の導電体層と、該第１の導電体層を覆って形成され、か
つ該第１の導電体層上に開口部を有する層間絶縁膜と、
該開口部内に形成された埋込み導電体と、該埋込み導電
体を覆う前記非晶質半導体層と、該非晶質半導体層上に
形成された前記第２の導電体層とを含む前記アンチヒュ
ーズを有することを特徴とする半導体装置。 - 【請求項２】 前記非晶質導電体層は、前記埋込み導電
体を覆い、かつ前記層間絶縁膜上に延在することを特徴
とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27581591A JP3318933B2 (ja) | 1991-10-23 | 1991-10-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27581591A JP3318933B2 (ja) | 1991-10-23 | 1991-10-23 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001006799A Division JP3391447B2 (ja) | 2001-01-15 | 2001-01-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05114652A JPH05114652A (ja) | 1993-05-07 |
| JP3318933B2 true JP3318933B2 (ja) | 2002-08-26 |
Family
ID=17560811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27581591A Expired - Lifetime JP3318933B2 (ja) | 1991-10-23 | 1991-10-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3318933B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251710B1 (en) | 2000-04-27 | 2001-06-26 | International Business Machines Corporation | Method of making a dual damascene anti-fuse with via before wire |
-
1991
- 1991-10-23 JP JP27581591A patent/JP3318933B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05114652A (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7572682B2 (en) | Semiconductor structure for fuse and anti-fuse applications | |
| JP3256603B2 (ja) | 半導体装置及びその製造方法 | |
| US5578836A (en) | Electrically programmable antifuse element | |
| US5930667A (en) | Method for fabricating multilevel interconnection structure for semiconductor devices | |
| KR100424024B1 (ko) | 텅스텐/알루미늄층을사용하는집적회로내부배선및그제조방법 | |
| JPS61114585A (ja) | 電気的結線構造及びその形成方法 | |
| KR0159450B1 (ko) | 앤티퓨즈소자 | |
| US5789796A (en) | Programmable anti-fuse device and method for manufacturing the same | |
| JP3318933B2 (ja) | 半導体装置 | |
| JPH0228253B2 (ja) | ||
| US7241685B2 (en) | Semiconductor device and method of manufacturing the same | |
| EP0593529A4 (en) | PROGRAMMABLE CONNECTING STRUCTURES AND PROGRAMMABLE INTEGRATED CIRCUITS. | |
| JP3391447B2 (ja) | 半導体装置の製造方法 | |
| JP2000332203A (ja) | 半導体装置およびその製造方法 | |
| JP3463961B2 (ja) | 半導体装置 | |
| US6979643B2 (en) | Interlayer connections for layered electronic devices | |
| JP2508831B2 (ja) | 半導体装置 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| KR100246191B1 (ko) | 반도체 장치의 다층의 안티퓨즈 제조방법 | |
| JP3318934B2 (ja) | 半導体装置 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPH07106514A (ja) | 半導体集積回路装置 | |
| JP3167455B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05114653A (ja) | 半導体装置 | |
| JPH0590412A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |