JPH05114652A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05114652A JPH05114652A JP3275815A JP27581591A JPH05114652A JP H05114652 A JPH05114652 A JP H05114652A JP 3275815 A JP3275815 A JP 3275815A JP 27581591 A JP27581591 A JP 27581591A JP H05114652 A JPH05114652 A JP H05114652A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- via hole
- layers
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
るFPGAなどの半導体装置に関し、配線層が多層化さ
れた場合でも、ステップカバレージの悪化を防止しつ
つ、高密度化が可能なFPGA等の半導体装置を提供す
ることを目的とする。 【構成】少なくとも第1,第2及び第3の導電体層1
6,26,29が各導電体層16,26,29間にそれ
ぞれ第1及び第2の層間絶縁膜20,27を介在させて
基板15上に積層され、第1の層間絶縁膜20の第1の
開口部21を介して第1及び第2の導電体層16,26
が接続され、かつ第2の層間絶縁膜27の第2の開口部
28を介して第2及び第3の導電体層26,29が接続
されている半導体装置において、第2の開口部28は第
1の開口部21の形成領域の上側にあり、かつ少なくと
も第1の開口部21には埋込み導電体22が埋め込ま
れ、埋込み導電体22を介して第1及び第2の導電体層
16,26が接続されていることを含み構成する。
Description
に詳しく言えば、配線接続部にアンチヒューズを有する
フィールドプログラマブルゲートアレイ(FPGA)な
どの半導体装置に関する。
様なニーズに応えるため、ゲートアレイとスタンダード
セルの中間的な位置づけとしてフィールドプログラマブ
ルゲートアレイ(FPGA)と呼ばれるデバイスが脚光
を浴びている。これは、顧客自身が任意の回路構成を行
うことを可能とするもので、原理は、アンチヒューズ等
を配線接続部に介在させ、顧客自身が電気的に配線間を
接続等できるようにしたものである。
ヒューズを有するFPGAについて説明する断面図であ
る。
半導体基板上の下地絶縁膜からなる基板、2は基板1上
の第1の配線層で、Al合金層4が高融点金属を含むバ
リア導電体層3,5により挟まれた構造となっている。
6は第1の配線層2を被覆する第1の層間絶縁膜、7は
第1の配線層2上の第1の層間絶縁膜6に形成されたビ
アホール、8はビアホール7の底部のバリア導電体層5
に接し、かつバリア導電体層5を被覆するように選択的
に形成されている非晶質シリコン層、9は非晶質シリコ
ン層8と接し、かつ非晶質シリコン層8を被覆する第2
の配線層で、下層から順にバリア導電体層10/Al合
金層11の構成となっている。12は第2の配線層9を
被覆する第2の層間絶縁膜、13は第2の層間絶縁膜1
2に形成された第2のビアホール14を介して第2の配
線層9と接続された第3の配線層である。なお、バリア
導電体層5,10はそれぞれAl合金層4,11と非晶
質シリコン層8との反応を防止するために介在してい
る。
所定の配線接続に基づいて、第1の配線層2と第2の配
線層9との間に電圧を印加することにより、非晶質シリ
コン層8を多結晶化して、高抵抗状態から低抵抗状態へ
と変化させる。その結果、第1の配線層2と第2の配線
層9とが電気的に導通し、FPGAは所望の機能を有す
るようになる。
度化の要請により、図5(b)に示すような配線接続方
法が採られるようになっている。即ち、第3の配線層13
aを第1の配線層2と第2の配線層9とを接続するビア
ホール7の上側に配置するようになっている。
には下側のビアホール7の凹みがそのまま引き継がれる
ため、ビアホール14aを被覆して形成される第3の配線
層13aのステップカバレージが悪化するという問題があ
る。この問題は、更に多くの多層配線が積層される場合
には、半導体装置の高密度化の妨げになる。
されたもので、配線層が多層化された場合でも、ステッ
プカバレージの悪化を防止しつつ、高密度化が可能なF
PGA等の半導体装置を提供することを目的とするもの
である。
なくとも第1,第2及び第3の導電体層が各導電体層間
にそれぞれ第1及び第2の層間絶縁膜を介在させて基板
上に積層され、前記第1の層間絶縁膜の第1の開口部を
介して第1及び第2の導電体層が接続され、かつ前記第
2の層間絶縁膜の第2の開口部を介して第2及び第3の
導電体層が接続されている半導体装置であって、前記第
2の開口部は前記第1の開口部の形成領域の上側にあ
り、かつ少なくとも第1の開口部には埋込み導電体が埋
め込まれ、該埋込み導電体を介して第1及び第2の導電
体層が接続されていることを特徴とする半導体装置によ
って達成され、第2に、前記第1又は第2の開口部にお
いてそれぞれ接続されている前記第1及び第2の導電体
層間或いは前記第2及び第3の導電体層間のうち少なく
ともいずれか一方の導電体層間に非晶質半導体層が介在
し、かつ該非晶質半導体層と接する、前記第1の導電体
層の最上層或いは前記第2の導電体の最下層のうち少な
くともいずれか一方、又は、前記第2の導電体層の最上
層或いは前記第3の導電体の最下層のうち少なくともい
ずれか一方の層は高融点金属を含む導電体層であり、前
記埋込み導電体は高融点金属を含む導電体であることを
特徴とする第1の発明に記載の半導体装置によって達成
され、第3に、前記第1,第2及び第3の導電体層は配
線層であることを特徴とする第1又は第2の発明に記載
の半導体装置によって達成され、第4に、前記第1の導
電体層は半導体基板であり、第2及び第3の導電体層は
配線層であることを特徴とする第1又は第2の発明に記
載の半導体装置によって達成される。
は第1の開口部の形成領域の上側にあり、かつ少なくと
も第1の開口部には埋込み導電体が埋め込まれ、埋込み
導電体を介して第1及び第2の導電体層が接続されてい
る。
成領域の上側にあっても、第1の開口部の凹みは第2の
開口部に引き継がれることはないので、第2の開口部を
被覆して形成される第3の導電体層のステップカバレー
ジの悪化を防止することができる。これにより、ステッ
プカバレージの悪化を防止しつつ、高密度化を図ること
ができる。
体層間或いは第2及び第3の導電体層間のうち少なくと
もいずれか一方の導電体層間に非晶質半導体層を介在さ
せることにより、アンチヒューズを有するFPGA等に
適用することができる。
第2或いは第3の導電体層の一部の層が高融点金属を含
む導電体層であり、かつ埋込み導電体も高融点金属を含
む導電体であるので、これらの導電体層或いは導電体を
バリア導電体層として用いることにより、第1,第2或
いは第3の導電体層と非晶質半導体層との反応を防止す
ることができ、製造工程上安定性のあるアンチヒューズ
を提供することができる。
は、本発明の第1の実施例のアンチヒューズを有するF
PGAの作成方法について説明する断面図である。
アホールが形成された後の状態を示す断面図で、図中符
号15は半導体基板及び半導体基板上の下地絶縁膜から
なる基板15、16は基板15上に形成された第1の配
線層(第1の導電体層)で、下層から順次膜厚約1000Å
のTiN膜からなるバリア導電体層17/膜厚約5000Å
のAl合金膜からなる主配線層18/膜厚約1000ÅのT
iN膜からなるバリア導電体層19となるように、スパ
ッタリングにより形成されている。20は膜厚約1μm
のPSG膜からなる第1の層間絶縁膜、21は第1の配
線層16上の第1の層間絶縁膜20に形成された第1の
ビアホール(第1の開口部)である。
すように、CVD法によりビアホール21底部のバリア
導電体層19上にタングステン(W)膜を選択的に形成
する。これにより、ビアホール21内にはW膜からなる
埋込み導電体22が埋め込まれ、平坦化される。
法により、埋込み導電体22を被覆して膜厚約1000Åの
非晶質シリコン層(非晶質半導体層)23を形成する。
次に、図2(d)に示すように、埋込み導電体22を被
覆するように非晶質シリコン層23をパターニングして
アンチヒューズ23aを形成する。
1000ÅのTiN膜/膜厚約5000ÅのAl合金膜をスパッ
タリングにより順次形成した後、アンチヒューズ23aを
被覆するようにパターニングしてTiN膜のバリア導電
体層24/Al合金膜の主配線層25の2層の導電体層
からなる第2の配線層(第2の導電体層)26を形成す
る。
G膜からなる第2の層間絶縁膜27を形成した後、パタ
ーニングして第1のビアホール21の形成領域の上側の
第2の層間絶縁膜27に第2のビアホール(第2の開口
部)28を形成する。このとき、第2のビアホール28
の下側の第1のビアホール21には埋込み導電体22が
埋め込まれて平坦化されているので、第2のビアホール
28には従来のように下側の第1のビアホール21の凹
みが引き継がれず、ほぼ第2のビアホール28の膜厚程
度の凹みが生じているに過ぎない(図2(f))。
1μmのAl合金膜をスパッタリングにより形成した
後、第2のビアホール28を被覆するようにパターニン
グして第3の配線層29を形成する。このとき、以上の
ように、本発明の第1の実施例のFPGAにおいては、
第2のビアホール28は第1のビアホール21の形成領
域の上側にあり、かつ第1のビアホール21には埋込み
導電体22が埋め込まれ、埋込み導電体22を介して第
1及び第2の配線層16,26が接続されている。
アホール21の形成領域の上側にあっても、第1のビア
ホール21の凹みは第2のビアホール28に引き継がれ
ることはないので、第2のビアホール28を被覆して形
成される第3の配線層29のステップカバレージの悪化
を防止することができる。これにより、ステップカバレ
ージの悪化を防止しつつ、高密度化を図ることができ
る。
1の配線層16の上層及び第2の配線層26の下層がT
iN膜からなる高融点金属膜であり、かつ埋込み導電体
22もW膜からなる高融点金属体であるので、これらの
導電体層19,24或いは埋込み導電体22は非晶質シ
リコン層23とAl合金膜からなる主配線層18,25
との間の相互拡散のバリアとなるので、第1及び第2の
配線層16,26と非晶質シリコン層23との反応を防
止することができ、製造工程上安定性のあるアンチヒュ
ーズ23aを提供することができる。
層及び上層にバリア導電体層17,19を形成している
が、埋込み導電体22がW膜からなる高融点金属体であ
るので、埋込み導電体22がAl合金膜18に対してバ
リア層になる。従って、バリア導電体層17,19をと
もに形成せずにAl合金膜18のみで第1の配線層を構
成してもよい。
してTiN膜を用いているが、TiW膜等バリア性を有
する他の高融点金属を含む導電体層を用いてもよいし、
或いはMo膜,W膜,Ti膜等バリア性を有する高融点
金属膜のみを用いてもよい。
としているが、ドレイン領域層等の形成された半導体基
板としてもよい。また、非晶質半導体層として非晶質シ
リコン層23を用いているが、他の非晶質半導体層を用
いることもできる。
合に適用しているが、4層以上の配線層にも適用可能で
ある。また、第2のビアホール28内には埋込み導電体
が埋め込まれていないが、第2のビアホール28内に埋
め込んでもよい。これにより、第3の配線層のステップ
カバレージを向上させることができる。
電体22を形成した後、この埋込み導電体22を被覆し
て非晶質シリコン層23が形成されているが、第1の配
線層に接して非晶質シリコン層を選択的に形成した後、
非晶質シリコン層を被覆して埋込み導電体を形成するこ
とも可能である。
にアンチヒューズ23aとしての非晶質シリコン層を介在
させているが、非晶質シリコン層を介在させない通常の
配線層間等の接続にも適用することができる。
選択成長により形成しているが、CVD法によるブラン
ケット成長により全面に導電体を形成し、その後エッチ
バックして形成することもできる。
る。図4において、図3(g)と異なるところは、第1
の配線層16と第2の配線層30との間にアンチヒュー
ズ23aが設けられているほかに、第2の配線層30と第
3の配線層36との間にもアンチヒューズ35が設けら
れていることである。これにより、更に複雑な論理構成
に対応することが可能である。また、これに伴い第2の
配線層30の上層、及び第3の配線層36の下層にバリ
ア導電体層31,37が形成されていることである。更
に、第2のビアホール(第2の開口部)33内にも埋込
み導電体34が埋め込まれていることである。
Aによれば、第2のビアホール33が第1のビアホール
21の形成領域の上側にあっても、第1のビアホール2
1の凹みは第2のビアホール33に引き継がれることは
なく、また、第2のビアホール33にも埋込み導電体3
4が埋め込まれているので、第2のビアホール33を被
覆して形成される第3の配線層36のステップカバレー
ジの悪化を防止することができる。
防止しつつ、高密度化を図ることができる。
いては、第2の開口部は第1の開口部の形成領域の上側
にあり、かつ少なくとも第1の開口部には埋込み導電体
が埋め込まれ、埋込み導電体を介して第1及び第2の導
電体層が接続されている。
成領域の上側にあっても、第1の開口部の凹みは第2の
開口部に引き継がれることはないので、ステップカバレ
ージの悪化を防止しつつ、高密度化を図ることができ
る。
2及び第3の導電体層間のうち少なくともいずれか一方
の導電体層間に非晶質半導体層を介在させることによ
り、アンチヒューズを有するFPGA等に適用すること
ができる。しかも、非晶質半導体層と接する層や埋込み
導電体が高融点金属を含む層であるので、これらの層は
第1,第2或いは第3の導電体層と非晶質半導体層との
間のバリアとして作用する。従って、第1,第2或いは
第3の導電体層と非晶質半導体層との反応を防止するこ
とができ、製造工程上安定性のあるアンチヒューズを提
供することができる。
(その1)である。
(その2)である。
(その3)である。
である。
Claims (4)
- 【請求項1】 少なくとも第1,第2及び第3の導電体
層が各導電体層間にそれぞれ第1及び第2の層間絶縁膜
を介在させて基板上に積層され、前記第1の層間絶縁膜
の第1の開口部を介して第1及び第2の導電体層が接続
され、かつ前記第2の層間絶縁膜の第2の開口部を介し
て第2及び第3の導電体層が接続されている半導体装置
であって、 前記第2の開口部は前記第1の開口部の形成領域の上側
にあり、かつ少なくとも第1の開口部には埋込み導電体
が埋め込まれ、該埋込み導電体を介して第1及び第2の
導電体層が接続されていることを特徴とする半導体装
置。 - 【請求項2】 前記第1又は第2の開口部においてそれ
ぞれ接続されている前記第1及び第2の導電体層間或い
は前記第2及び第3の導電体層間のうち少なくともいず
れか一方の導電体層間に非晶質半導体層が介在し、かつ
該非晶質半導体層と接する、前記第1の導電体層の最上
層或いは前記第2の導電体の最下層のうち少なくともい
ずれか一方、又は、前記第2の導電体層の最上層或いは
前記第3の導電体の最下層のうち少なくともいずれか一
方の層は高融点金属を含む導電体層であり、前記埋込み
導電体は高融点金属を含む導電体であることを特徴とす
る請求項1記載の半導体装置。 - 【請求項3】 前記第1,第2及び第3の導電体層は配
線層であることを特徴とする請求項1又は請求項2記載
の半導体装置。 - 【請求項4】 前記第1の導電体層は半導体基板であ
り、第2及び第3の導電体層は配線層であることを特徴
とする請求項1又は請求項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27581591A JP3318933B2 (ja) | 1991-10-23 | 1991-10-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27581591A JP3318933B2 (ja) | 1991-10-23 | 1991-10-23 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001006799A Division JP3391447B2 (ja) | 2001-01-15 | 2001-01-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05114652A true JPH05114652A (ja) | 1993-05-07 |
JP3318933B2 JP3318933B2 (ja) | 2002-08-26 |
Family
ID=17560811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27581591A Expired - Lifetime JP3318933B2 (ja) | 1991-10-23 | 1991-10-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3318933B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6888215B2 (en) | 2000-04-27 | 2005-05-03 | International Business Machines Corporation | Dual damascene anti-fuse with via before wire |
-
1991
- 1991-10-23 JP JP27581591A patent/JP3318933B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6888215B2 (en) | 2000-04-27 | 2005-05-03 | International Business Machines Corporation | Dual damascene anti-fuse with via before wire |
Also Published As
Publication number | Publication date |
---|---|
JP3318933B2 (ja) | 2002-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6016008A (en) | Integrated circuit interconnection employing tungsten/aluminum layers | |
US4710398A (en) | Semiconductor device and manufacturing method thereof | |
JP3104534B2 (ja) | 半導体装置とその製法 | |
JP3106493B2 (ja) | 半導体装置 | |
JPH05114652A (ja) | 半導体装置 | |
JPH0228253B2 (ja) | ||
US7241685B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3391447B2 (ja) | 半導体装置の製造方法 | |
JP3249071B2 (ja) | 半導体装置の製造方法 | |
JP3463961B2 (ja) | 半導体装置 | |
JP2508831B2 (ja) | 半導体装置 | |
JPH04188753A (ja) | 多層配線半導体装置 | |
JP3167455B2 (ja) | 半導体装置及びその製造方法 | |
JPH05206134A (ja) | 半導体装置とその製造方法 | |
JPH02161755A (ja) | 半導体装置 | |
JPH07183377A (ja) | 半導体装置 | |
JPH05218036A (ja) | 半導体装置 | |
JP2893800B2 (ja) | 半導体装置の製造方法 | |
JPH05114653A (ja) | 半導体装置 | |
JPH10116901A (ja) | 半導体装置及びその製造方法 | |
JPH0577185B2 (ja) | ||
JPS62190850A (ja) | 半導体装置 | |
JPH08213394A (ja) | 半導体装置及びその製造方法 | |
JP3325628B2 (ja) | 半導体装置の製造方法 | |
JPH0235753A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |