JP3325628B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3325628B2 JP3325628B2 JP01723293A JP1723293A JP3325628B2 JP 3325628 B2 JP3325628 B2 JP 3325628B2 JP 01723293 A JP01723293 A JP 01723293A JP 1723293 A JP1723293 A JP 1723293A JP 3325628 B2 JP3325628 B2 JP 3325628B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- forming
- copper
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に集積回路における表面段差を有するコンタ
クトホール部を埋める銅膜の形成に関する。
に係り、特に集積回路における表面段差を有するコンタ
クトホール部を埋める銅膜の形成に関する。
【０００２】
【従来の技術】集積回路の集積度が高まるにつれて、チ
ップ上の配線における電流密度はますます高まる傾向に
ある。例えば、ＭＯＳトランジスタのスケール則では、
チャネル長を１.５μｍから０.７５μｍに短縮し（寸法
のスケーリング係数：λ＝２.００）、ドレイン電圧ＶD
を５Ｖから３Ｖにすると（電圧のスケーリング係数：Ｋ
＝１.６７）、電流密度ＩD／Ｓのスケーリング係数は
２.８８（λ3／Ｋ2）となり、電流密度は以前の２.８８
倍となることが知られている。
ップ上の配線における電流密度はますます高まる傾向に
ある。例えば、ＭＯＳトランジスタのスケール則では、
チャネル長を１.５μｍから０.７５μｍに短縮し（寸法
のスケーリング係数：λ＝２.００）、ドレイン電圧ＶD
を５Ｖから３Ｖにすると（電圧のスケーリング係数：Ｋ
＝１.６７）、電流密度ＩD／Ｓのスケーリング係数は
２.８８（λ3／Ｋ2）となり、電流密度は以前の２.８８
倍となることが知られている。
【０００３】このように集積回路の集積度が高まるにつ
れて、チップ上の配線の電流密度が増加する。このた
め、従来のアルミニウム配線では、アルミニウムが比較
的低い温度においても高い拡散速度を持つので、電流密
度が高い領域での使用は断線に至るという問題があり、
アルミニウムに替えて、銅などの耐熱金属を配線に使用
することが試みられている。
れて、チップ上の配線の電流密度が増加する。このた
め、従来のアルミニウム配線では、アルミニウムが比較
的低い温度においても高い拡散速度を持つので、電流密
度が高い領域での使用は断線に至るという問題があり、
アルミニウムに替えて、銅などの耐熱金属を配線に使用
することが試みられている。
【０００４】従来の銅膜の形成方法には、例えば図２に
示すような方法がある。この方法は、所望の素子が形成
された半導体基板１０１の上に、層間絶縁膜１０２を被
着し（図２（ａ））、半導体基板１０１の電気的接続が
必要な領域１５０、１５１の上部の層間絶縁膜１０２の
領域をエッチングしてコンタクトホール２０４を形成す
る（図２（ｂ））。次いで、この上から銅膜２０３をス
パッター法で形成する（図２（ｃ））。また、層間絶縁
膜１０２への銅原子の拡散を防ぐために、銅膜２０３の
上層または下層に、窒化チタン（ＴｉＮ）などの膜を被
着した積層構造の銅膜とされることもある。
示すような方法がある。この方法は、所望の素子が形成
された半導体基板１０１の上に、層間絶縁膜１０２を被
着し（図２（ａ））、半導体基板１０１の電気的接続が
必要な領域１５０、１５１の上部の層間絶縁膜１０２の
領域をエッチングしてコンタクトホール２０４を形成す
る（図２（ｂ））。次いで、この上から銅膜２０３をス
パッター法で形成する（図２（ｃ））。また、層間絶縁
膜１０２への銅原子の拡散を防ぐために、銅膜２０３の
上層または下層に、窒化チタン（ＴｉＮ）などの膜を被
着した積層構造の銅膜とされることもある。
【０００５】
【発明が解決しようとする課題】しかしながら高密度の
集積回路においては、配線密度も高くなり、コンタクト
ホールの径をより小さくすることが要求されるにもかか
わらず、従来の銅膜の堆積方法では、コンタクトホール
部での銅膜の段差被覆性が十分でなかった。このため
に、コンタクトホールの径を小さくしたときに、コンタ
クトホール部における抵抗増加や、素子の動作に伴う電
流による断線や、配線上に絶縁保護膜を形成する際の温
度変化による断線が生じるという問題点があった。
集積回路においては、配線密度も高くなり、コンタクト
ホールの径をより小さくすることが要求されるにもかか
わらず、従来の銅膜の堆積方法では、コンタクトホール
部での銅膜の段差被覆性が十分でなかった。このため
に、コンタクトホールの径を小さくしたときに、コンタ
クトホール部における抵抗増加や、素子の動作に伴う電
流による断線や、配線上に絶縁保護膜を形成する際の温
度変化による断線が生じるという問題点があった。
【０００６】
【課題を解決するための手段】本発明においては、半導
体装置の製造方法において、半導体基板表面上に絶縁膜
を被着する工程と、該絶縁膜にコンタクトホールを形成
する工程と、該コンタクトホールの底面及び側面を含む
半導体基板表面上にアルミニウム膜を被着する工程と、
銅膜を高温スパッター法により前記アルミニウム膜上に
被着する工程とを含み、前記高温スパッター法による前
記半導体基板温度は、前記アルミニウム膜と前記銅膜と
の膜間においてアルミニウム−銅合金層を形成して該ア
ルミニウム−銅合金層が流動性を有する温度であること
により前記課題を解決するものである。
体装置の製造方法において、半導体基板表面上に絶縁膜
を被着する工程と、該絶縁膜にコンタクトホールを形成
する工程と、該コンタクトホールの底面及び側面を含む
半導体基板表面上にアルミニウム膜を被着する工程と、
銅膜を高温スパッター法により前記アルミニウム膜上に
被着する工程とを含み、前記高温スパッター法による前
記半導体基板温度は、前記アルミニウム膜と前記銅膜と
の膜間においてアルミニウム−銅合金層を形成して該ア
ルミニウム−銅合金層が流動性を有する温度であること
により前記課題を解決するものである。
【０００７】また、本発明においては、半導体装置の製
造方法において、半導体基板表面上に第１の配線層を形
成する工程と、該第１の配線層を含む半導体基板表面上
に層間絶縁膜を被着する工程と、該層間絶縁膜にコンタ
クトホールを形成する工程と、該コンタクトホールの底
面及び側面を含む半導体基板表面上にアルミニウム膜を
被着する工程と、銅膜を高温スパッター法により前記ア
ルミニウム膜上に被着して、銅によりコンタクトホール
を埋めるとともに第２の配線層を形成する工程とを含
み、前記高温スパッター法による前記半導体基板温度
は、前記アルミニウム膜と前記銅膜との膜間においてア
ルミニウム−銅合金層を形成して該アルミニウム−銅合
金層が流動性を有する温度であることにより前記課題を
解決するものである。
造方法において、半導体基板表面上に第１の配線層を形
成する工程と、該第１の配線層を含む半導体基板表面上
に層間絶縁膜を被着する工程と、該層間絶縁膜にコンタ
クトホールを形成する工程と、該コンタクトホールの底
面及び側面を含む半導体基板表面上にアルミニウム膜を
被着する工程と、銅膜を高温スパッター法により前記ア
ルミニウム膜上に被着して、銅によりコンタクトホール
を埋めるとともに第２の配線層を形成する工程とを含
み、前記高温スパッター法による前記半導体基板温度
は、前記アルミニウム膜と前記銅膜との膜間においてア
ルミニウム−銅合金層を形成して該アルミニウム−銅合
金層が流動性を有する温度であることにより前記課題を
解決するものである。
【０００８】
【作用】本発明の半導体装置の製造方法は、半導体基板
の表面に被着された絶縁膜に設けられたコンタクトホー
ルを埋めるために、まずアルミニウム膜を堆積させた
後、銅膜を高温スパッター法で形成する。これにより、
アルミニウムと銅との合金層が形成されて、銅の半導体
基板の表面における流動性が高まり、前記コンタクトホ
ールが銅により充填される。
の表面に被着された絶縁膜に設けられたコンタクトホー
ルを埋めるために、まずアルミニウム膜を堆積させた
後、銅膜を高温スパッター法で形成する。これにより、
アルミニウムと銅との合金層が形成されて、銅の半導体
基板の表面における流動性が高まり、前記コンタクトホ
ールが銅により充填される。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１（ａ）〜（ｄ）は、本発明の１実施例の半導
体装置の製造方法の工程順断面図である。まず最初に、
所要の素子が形成された半導体基板１０１の上に膜厚
１.０μｍ程度の層間絶縁膜１０２を形成する。ケイ素
（Ｓｉ）を半導体基板の主要な材料とする場合には、二
酸化ケイ素（ＳｉＯ2）が層間絶縁膜に最もよく用いら
れている。半導体基板に素子を形成する工程がプレーナ
法であれば、半導体基板の他の表面は既に絶縁膜で覆わ
れているので、最後に拡散に使用された拡散窓の部分に
層間絶縁膜１０２を形成するだけでもよい。次に、同図
（ｂ）に示すように、半導体基板の所定の電気的接続が
必要な領域１５０、１５１の上部の層間絶縁膜１０２を
ドライエッチング加工し、直径０.４μｍ程度の所定の
形状のコンタクトホール１０６を形成する。次に、同図
（ｃ）に示すように、膜厚０.０５〜０.２μｍ程度のア
ルミニウム膜１０３をＤＣマグネトロンスパッター法に
より形成する。
する。図１（ａ）〜（ｄ）は、本発明の１実施例の半導
体装置の製造方法の工程順断面図である。まず最初に、
所要の素子が形成された半導体基板１０１の上に膜厚
１.０μｍ程度の層間絶縁膜１０２を形成する。ケイ素
（Ｓｉ）を半導体基板の主要な材料とする場合には、二
酸化ケイ素（ＳｉＯ2）が層間絶縁膜に最もよく用いら
れている。半導体基板に素子を形成する工程がプレーナ
法であれば、半導体基板の他の表面は既に絶縁膜で覆わ
れているので、最後に拡散に使用された拡散窓の部分に
層間絶縁膜１０２を形成するだけでもよい。次に、同図
（ｂ）に示すように、半導体基板の所定の電気的接続が
必要な領域１５０、１５１の上部の層間絶縁膜１０２を
ドライエッチング加工し、直径０.４μｍ程度の所定の
形状のコンタクトホール１０６を形成する。次に、同図
（ｃ）に示すように、膜厚０.０５〜０.２μｍ程度のア
ルミニウム膜１０３をＤＣマグネトロンスパッター法に
より形成する。
【００１０】最後に、同図（ｄ）に示すように、アルミ
ニウム膜１０３上に、膜厚０.２〜０.５μｍ程度の銅膜
１０４を基板温度５００℃においてＤＣマグネトロンス
パッター法により形成する。このとき、先に形成された
アルミニウム膜１０３のアルミニウムと銅とが入り交じ
り、アルミニウム−銅合金層１０５が形成される。この
アルミニウム−銅合金層１０５は、基板温度５００℃に
おいて、アルミニウム及び銅のそれぞれ単独元素よりも
液相に近く流動性が高い。これにより、コンタクトホー
ル１０６が良好な段差被覆性で銅により埋め込まれて、
低抵抗で信頼度の高い電気的接続が行われる。
ニウム膜１０３上に、膜厚０.２〜０.５μｍ程度の銅膜
１０４を基板温度５００℃においてＤＣマグネトロンス
パッター法により形成する。このとき、先に形成された
アルミニウム膜１０３のアルミニウムと銅とが入り交じ
り、アルミニウム−銅合金層１０５が形成される。この
アルミニウム−銅合金層１０５は、基板温度５００℃に
おいて、アルミニウム及び銅のそれぞれ単独元素よりも
液相に近く流動性が高い。これにより、コンタクトホー
ル１０６が良好な段差被覆性で銅により埋め込まれて、
低抵抗で信頼度の高い電気的接続が行われる。
【００１１】以上、好ましい実施例を説明したが、これ
は本発明を限定するものではない。実施例のように半導
体基板の素子と配線とを接続コンタクトホールはもとよ
り、多層配線における配線層間接続のコンタクトホール
を埋めるために、本発明の半導体装置の製造方法を適用
できるのは当業者にとって明らかであろう。
は本発明を限定するものではない。実施例のように半導
体基板の素子と配線とを接続コンタクトホールはもとよ
り、多層配線における配線層間接続のコンタクトホール
を埋めるために、本発明の半導体装置の製造方法を適用
できるのは当業者にとって明らかであろう。
【００１２】
【発明の効果】以上説明したように、本発明は、コンタ
クトホールの底面及び側面を含む半導体基板の表面にア
ルミニウム膜を形成した後、銅膜を高温スパッター法に
より形成し、同時にコンタクトホールを埋め込む。これ
により、コンタクトホールを小さくしたときにも銅膜の
段差被覆性が十分に確保され、コンタクトホールを隙間
なく埋めることができ、低抵抗で信頼度の高い銅配線を
形成できるという効果がある。
クトホールの底面及び側面を含む半導体基板の表面にア
ルミニウム膜を形成した後、銅膜を高温スパッター法に
より形成し、同時にコンタクトホールを埋め込む。これ
により、コンタクトホールを小さくしたときにも銅膜の
段差被覆性が十分に確保され、コンタクトホールを隙間
なく埋めることができ、低抵抗で信頼度の高い銅配線を
形成できるという効果がある。
【図１】図１（ａ）〜（ｄ）は、本発明の実施例の半導
体装置の製造方法の工程順断面図である。
体装置の製造方法の工程順断面図である。
【図２】図２（ａ）〜（ｃ）は、従来例の工程順断面図
である。
である。
１０１ 半導体基板 １０２ 層間絶縁膜 １０３ アルミニウム膜 １０４ 銅膜 １０５ アルミニウム−銅合金膜 １０６ コンタクトホール １５０、１５１ 半導体基板の電気的接続が必要とされ
る領域
る領域
Claims (2)
- 【請求項１】 半導体装置の製造方法において、 半導体基板表面上に層間絶縁膜を被着する工程と、 該層間絶縁膜にコンタクトホールを形成する工程と、 該コンタクトホールの底面及び側面を含む半導体基板表
面上にアルミニウム膜を被着する工程と、 銅膜を高温スパッター法により前記アルミニウム膜上に
被着する工程とを含み、 前記高温スパッター法による前記半導体基板温度は、前
記アルミニウム膜と前記銅膜との膜間においてアルミニ
ウム−銅合金層を形成して該アルミニウム−銅合金層が
流動性を有する温度である ことを特徴とする半導体装置
の製造方法。 - 【請求項２】 半導体装置の製造方法において、 半導体基板表面上に第１の配線層を形成する工程と、 該第１の配線層を含む半導体基板表面上に層間絶縁膜を
被着する工程と、 該層間絶縁膜にコンタクトホールを形成する工程と、 該コンタクトホールの底面及び側面を含む半導体基板表
面上にアルミニウム膜を被着する工程と、 銅膜を高温スパッター法により前記アルミニウム膜上に
被着して、銅によりコンタクトホールを埋めるとともに
第２の配線層を形成する工程とを含み、 前記高温スパッター法による前記半導体基板温度は、前
記アルミニウム膜と前記銅膜との膜間においてアルミニ
ウム−銅合金層を形成して該アルミニウム−銅合金層が
流動性を有する温度である ことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01723293A JP3325628B2 (ja) | 1993-02-04 | 1993-02-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01723293A JP3325628B2 (ja) | 1993-02-04 | 1993-02-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232278A JPH06232278A (ja) | 1994-08-19 |
| JP3325628B2 true JP3325628B2 (ja) | 2002-09-17 |
Family
ID=11938207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01723293A Expired - Fee Related JP3325628B2 (ja) | 1993-02-04 | 1993-02-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3325628B2 (ja) |
-
1993
- 1993-02-04 JP JP01723293A patent/JP3325628B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232278A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6451664B1 (en) | Method of making a MIM capacitor with self-passivating plates | |
| TW406313B (en) | Semiconductor device and manufacturing method of the same | |
| KR100426904B1 (ko) | 전극간의 접속 구조 및 그 제조 방법 | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| JP2002064140A (ja) | 半導体装置およびその製造方法 | |
| JP3325628B2 (ja) | 半導体装置の製造方法 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| JP3097839B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11102911A (ja) | 半導体装置及びその製造方法 | |
| JP4108189B2 (ja) | 配線構造、及びその形成方法 | |
| KR100460086B1 (ko) | 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH0837235A (ja) | 金属配線形成方法 | |
| JP4413393B2 (ja) | 固体電子装置 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JPH11330073A (ja) | 半導体装置及びその製造方法 | |
| JPS62190850A (ja) | 半導体装置 | |
| KR20000027278A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2720657B2 (ja) | 半導体装置及びその製造方法 | |
| JP3391447B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH05160272A (ja) | 半導体装置の製造方法 | |
| JPH0239469A (ja) | 半導体装置 | |
| JPH06163720A (ja) | 半導体装置とその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |