JP4413393B2 - 固体電子装置 - Google Patents
固体電子装置 Download PDFInfo
- Publication number
- JP4413393B2 JP4413393B2 JP2000234340A JP2000234340A JP4413393B2 JP 4413393 B2 JP4413393 B2 JP 4413393B2 JP 2000234340 A JP2000234340 A JP 2000234340A JP 2000234340 A JP2000234340 A JP 2000234340A JP 4413393 B2 JP4413393 B2 JP 4413393B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- wiring
- pillar
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は固体電子装置に関するものであり、特に、配線間を気体で充填した多層配線構造を設けた高集積度半導体集積回路装置等における上下の配線を連結支持する柱状構造の熱伝導性を向上するための構成に特徴のある固体電子装置に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの高速化は著しく、信号処理速度を向上するために、配線の信号伝達速度の向上が行われている。
このための方策としては、一つは配線層の低電気抵抗化であり、もう一つは配線間に存在する絶縁物の低誘電率化である。
【０００３】
即ち、配線による信号遅延Ｔは、配線抵抗をＲとし、配線間の寄生容量をＣとした場合、
Ｔ∝Ｃ・Ｒ
で表されるので、配線による信号遅延Ｔを小さくするためには、配線抵抗Ｒと配線間の寄生容量Ｃのいずれかを小さくすれば良いためである。
【０００４】
また、寄生容量Ｃは、ε0 を真空の誘電率、εr を層間絶縁膜の誘電率、Ｓを配線層の側面積、ｄを配線層の間隔とした場合、
Ｃ＝ε0 ・εr ・Ｓ／ｄ
で表される。
したがって、寄生容量Ｃを小さくするためには、配線層厚を薄くして断面積Ｓを小さくするか、層間絶縁膜として低比誘電率の絶縁膜材料を用いれば良い。
【０００５】
しかし、配線層厚を薄くして断面積Ｓを小さくすれば、配線抵抗Ｒの上昇を招き、信号遅延を解消することができないため、上記の寄生容量の式のうちのεr に注目して、層間絶縁膜として低比誘電率の絶縁膜材料を用いることによって信号遅延の増大を抑制することが試みられてきた。
【０００６】
この様な比誘電率については、１に近づくほど寄生容量Ｃが小さくなり信号遅延Ｔが小さくなるので、誘電率を１に近づける方法として配線間を構成している固体絶縁物、即ち、層間絶縁膜に替わって気体を充填する方法が提案されており、特に、現在より集積度が向上した場合に有望な構成であると考えられている。
【０００７】
ここで、図９を参照して、従来の中空配線構造を説明する。
図９参照
図９は、従来の中空配線構造の要部断面図であり、トランジスタ等の半導体デバイスを設けたシリコン基板５１上にＳｉＯ２等の下地絶縁膜５２を介してＣｕからなる下層配線層５３を設けるとともに、Ｃｕからなる配線ビア５７を介して下層配線層５３と接続する上部配線層５８を、例えば、ＡｌＮからなる柱状の構造体、即ち、ピラー５５で連結支持する。
なお、ＳｉＮ等からなる絶縁膜５４，５６は、中空配線構造の製造工程上、エッチングストッパ層として必要な絶縁膜である。
【０００８】
この場合、下層配線層５３同士、上層配線層５８同士、或いは、下層配線層５３と上層配線層５８間には気体が存在するので、比誘電率は１に近くなり、したがって、信号遅延を小さくすることができる。
【０００９】
【発明が解決しようとする課題】
一般に、半導体装置の信号処理速度を向上するためには、信号の周波数を高くする必要があるが、周波数の増加に伴い発熱量が大きくなり、半導体装置内部の熱を配線部を通じて上層へ伝導し内部の温度を低下する能力が小さいと、周波数を上げて信号処理能力を向上することができないが、上述の中空配線構造においては、上下の配線間の熱伝導が十分ではなく、半導体内部の温度を十分に低下することができず、したがって、信号周波数を上げて信号処理能力を向上させることができないという問題がある。
【００１０】
即ち、従来の層間絶縁膜を用いた多層配線構造においては、配線ビアと層間絶縁膜を介して下層配線層の熱が上層配線層に熱伝導によって伝達され、半導体装置内部の温度を下げているが、上述の中空配線構造の場合、気体を介しての熱の伝導、即ち、対流は小さいので、主に配線ビアと柱状構造体を介して熱伝導が行われることになり、上層配線層への熱伝導経路が限られるため、熱伝導が不十分であるという問題がある。
【００１１】
また、ＡｌＮは他の絶縁材料に比較すれば熱伝導度が大きいものの、金属、特に、配線に用いる低抵抗率の金属に比べて小さいため、下層配線層の熱は主に配線ビアを介して上層配線層に伝導されるため、配線ビアの周辺の温度が他の部分より高くなり、この部分がストレス・マイグレーション現象によって断線し、信頼性が低下するという問題もある。
【００１２】
したがって、本発明は、上下の配線層間の熱伝導を良好にするとともに、熱伝導箇所の集中を防止することを目的とする。
【００１３】
【課題を解決するための手段】
ここで図１を参照して本発明における課題を解決するための手段を説明する。
なお、図１における符号７はシリコン基板等の基板、符号８はＳｉＯ２膜等の下地絶縁膜である。
図１参照
上述の課題を解決するために、本発明においては、配線層間が気体で充填された中空配線構造を有する固体電子装置において、配線層間が気体で充填された中空配線構造を有する固体電子装置において、下層配線層１と上層配線層２との間に設ける柱状支持体３を、中間部分に挿入された絶縁物により電気的に絶縁された上下２つの柱状金属によって構成することを特徴とする。
【００１４】
この様に、下層配線層１と上層配線層２との間に、例えば、Ａｌ、Ｃｕ、或いは、Ａｇを主体とする金属からなる柱状支持体３を設けることによって熱伝導性を高めることができ、且つ、配線ビアとの熱伝導性の差がなくなるので、熱集中を低減することができ、それによって、信号処理能力の向上が可能になる。
【００１５】
特に、柱状支持体３を中間部分に挿入された絶縁物、特に、柱状金属を構成する金属材料の窒化物或いは酸化物により電気的に絶縁された柱状金属によって構成しているので、柱状支持体３と下層配線層１及び上層配線層２との間の絶縁性を問題とする必要がなくなり、製造工程上必要となるエッチングストッパとして導電性材料の使用が可能になる。
【００１９】
【発明の実施の形態】
ここで、実施の形態を説明する前に、図２乃至図５を参照して、本発明の前提となる参考例１の製造工程を説明する。
図２（ａ）参照
まず、トランジスタ等の半導体デバイスを設けたシリコン基板１１上に下地ＳｉＯ２膜１２を介して下層Ｃｕ配線層１３を設ける。
なお、この下層Ｃｕ配線層１３はＣＭＰ（化学機械研磨）法を用いた所謂ダマシン法によって形成したのち、周囲のＳｉＯ２膜を除去したものである。
【００２０】
次いで、減圧化学気相成長法（ＬＰＣＶＤ法）を用いて、厚さが、例えば、２００ｎｍのエッチングストッパ層となるＳｉＮ膜１４、及び、厚さが、例えば、５００ｎｍのＳｉＯ2 膜１５を全面に順次堆積させる。
【００２１】
図２（ｂ）参照
次いで、レジストパターン（図示せず）をマスクとしてフッ酸系エッチャントを用いて、直径が、０．０５〜１．０μｍ、例えば、０．２μｍのピラー用開口１６を形成する。
この場合、ＳｉＮ膜１４はエッチングストッパ層となるので、エッチングはＳｉＮ膜１４で自動的に停止する。
次いで、レジストパターンを除去したのち、スパッタリング法を用いて、全面に、Ｃｕ膜１７を堆積させてピラー用開口１６を完全に埋め込む。
【００２２】
図２（ｃ）参照
次いで、ＣＭＰ法を用いて、Ｃｕ膜１７の不要部を研磨除去して表面を平坦にすることによって、Ｃｕピラー１８を形成する。
【００２３】
図３（ｄ）参照
次いで、再び、ＬＰＣＶＤ法を用いて、厚さが、例えば、２００ｎｍのエッチングストッパ層となるＳｉＮ膜１９、及び、厚さが、例えば、５００ｎｍのＳｉＯ2 膜２０を全面に順次堆積させる。
【００２４】
図３（ｅ）参照
次いで、レジストパターン（図示せず）をマスクとしてエッチングを施すことによって、ＳｉＯ2 膜２０、ＳｉＮ膜１９、ＳｉＯ2 膜１５、及び、ＳｉＮ膜１４を順次除去することによってビアホール２１を形成する。
【００２５】
図３（ｆ）参照
次いで、レジストパターンを除去したのち、上層配線層用溝２２に対応する開口部を有する新たなレジストパターン（図示せず）を設け、このレジストパターンをマスクとしてフッ酸系エッチャントを用いてエッチングを行うことによってＳｉＯ2 膜２０を選択的に除去して上層配線層用溝２２を形成する。
なお、この場合も、ＳｉＮ膜１９はエッチングストッパ層となるので、エッチングはＳｉＮ膜１９で自動的に停止する。
【００２６】
図４（ｇ）参照
次いで、レジストパターンを除去したのち、再び、スパッタリング法を用いて、全面に、Ｃｕ膜２３を堆積させてビアホール２１及び上層配線層用溝２２を完全に埋め込む。
【００２７】
図４（ｈ）参照
次いで、再び、ＣＭＰ法を用いて、Ｃｕ膜２３の不要部を研磨除去して表面を平坦にすることによって、上層Ｃｕ配線層２５、及び、上層Ｃｕ配線層２５と下層Ｃｕ配線層１３とを電気的に接続するＣｕビア２４を同時に形成する。
【００２８】
図５（ｉ）参照
次いで、再び、フッ酸系エッチャントを用いたエッチングを施すことによって、ＳｉＯ2 膜２０のみを選択的に除去する。
【００２９】
図５（ｊ）参照
次いで、リン酸系エッチャントを用いたエッチングを施すことによって、ＳｉＮ膜１９の露出部のみを選択的に除去する。
【００３０】
図５（ｋ）参照
次いで、再び、フッ酸系エッチャントを用いたエッチングを施すことによって、ＳｉＯ2 膜１５のみを選択的に除去することによって中空配線構造の基本的構成が完成する。
【００３１】
以降は図示しないものの、Ｎ2 ，Ａｒ，Ｈｅ等の不活性ガスを充填した状態でキャンシールしたり、或いは、不活性ガス中で樹脂モールドすることによって、中空配線構造中の空間は不活性ガスで充填されることになる。
【００３２】
この様に、本発明の前提となる参考例１においては、中空配線構造によって多層配線構造を形成する際に、上層Ｃｕ配線層２５を支持するピラーを熱伝導性が良好なＣｕピラー１８によって構成しているので、下層Ｃｕ配線層１３から上層Ｃｕ配線層２５への熱伝導は、Ｃｕビア２４と当時にＣｕピラー１８を介して行われ、放熱効率が上昇する。
【００３３】
また、熱伝導経路がＣｕビア２４に集中することがないでの、高温化に伴うストレス・マイグレーション現象によって断線が発生することがなく、高集積度半導体装置の信頼性が向上する。
【００３４】
なお、Ｃｕビア２４と下層Ｃｕ配線層１３との間、或いは、Ｃｕビア２４と上層Ｃｕ配線層２５との間は、ＳｉＮ膜１４或いはＳｉＮ膜１９によって絶縁されているので、Ｃｕピラー１８を介してリーク電流が流れることはない。
【００３５】
次に、図６を参照して、本発明の第１の実施の形態を説明する。
図６（ａ）参照
まず、上記の参考例１と同様に、トランジスタ等の半導体デバイスを設けたシリコン基板１１上に下地ＳｉＯ２膜１２を介して下層Ｃｕ配線層１３を設け、次いで、ＬＰＣＶＤ法を用いて、厚さが、例えば、２００ｎｍのエッチングストッパ層となるＳｉＮ膜１４、及び、厚さが、例えば、５００ｎｍのＳｉＯ２膜１５を全面に順次堆積させる。
【００３６】
図６（ｂ）参照
次いで、レジストパターン（図示せず）をマスクとしてフッ酸系エッチャントを用いてＳｉＯ2 膜１５を除去し、次いで、リン酸系エッチャントを用いてＳｉＮ膜１４を除去することによってピラー用開口３１を形成する。
【００３７】
次いで、レジストパターンを除去したのち、スパッタリング法を用いて、全面に、厚さが、例えば、５０ｎｍの熱伝導性の良好なＡｌＮ膜３２及びＣｕ膜１７を順次堆積させてピラー用開口３１を完全に埋め込む。
【００３８】
図６（ｃ）参照
次いで、ＣＭＰ法を用いて、Ｃｕ膜１７及びＡｌＮ膜３２の不要部を研磨除去して表面を平坦にすることによって、周囲がＡｌＮ保護膜３３に覆われたＣｕピラー３４を形成する。
【００３９】
図６（ｄ）参照
以降は、再び、上記参考例１における図３（ｄ）乃至図５（ｋ）と全く同様の工程を行うことによって、Ｃｕビア２４を介して下層Ｃｕ配線層１３と電気的に接続する上層Ｃｕ配線層２５からなる中空配線構造の基本構成が完成する。
【００４０】
この本発明の第１の実施の形態においては、Ｃｕピラー３４と下層Ｃｕ配線層１３との絶縁はＳｉＮ膜より熱伝導性に優れるＡｌＮ保護膜３３によって行っているので放熱性に優れることになり、また、エッチングストッパ層となるＳｉＮ膜１４或いはＳｉＮ膜１９にピンホール等があって絶縁性が劣っていても問題がないものである。
【００４１】
さらには、このＳｉＮ膜１９は導電体に置き換えても良いものであり、上層配線層用溝を形成する際の層間絶縁膜となるＳｉＯ2 膜に対して選択エッチング性があれば良いものである。
【００４２】
また、この第１の実施の形態においては、Ｃｕピラー３４の周囲はＡｌＮ保護膜３３によって覆われているので、ＳｉＯ２膜１５の除去工程等において導電性を有するエッチング残渣が発生しても、Ｃｕピラー３４同士、或いは、Ｃｕピラー３４とＣｕビア２４とが互いに短絡することがない。
【００４３】
次に、図７及び図８を参照して、本発明の第２の実施の形態の製造工程を説明する。
図７（ａ）参照
まず、上記の参考例１と同様に、トランジスタ等の半導体デバイスを設けたシリコン基板１１上に下地ＳｉＯ２膜１２を介して下層Ｃｕ配線層１３を設け、次いで、ＬＰＣＶＤ法を用いて、厚さが、例えば、２００ｎｍのエッチングストッパ層となるＳｉＮ膜１４、及び、厚さが、例えば、５００ｎｍのＳｉＯ２膜１５を全面に順次堆積させる。
【００４４】
図７（ｂ）参照
次いで、レジストパターン（図示せず）をマスクとしてフッ酸系エッチャントを用いてＳｉＯ2 膜１５を除去し、次いで、リン酸系エッチャントを用いてＳｉＮ膜１４を除去することによってピラー用開口４１を形成する。
【００４５】
次いで、レジストパターンを除去したのち、スパッタリング法を用いて、全面に、厚さが、例えば、６０ｎｍのＡｌ膜４２を堆積させる。
この場合、ピラー用開口４１の底部に堆積するＡｌ膜４２は他の領域に堆積するＡｌ膜４２より厚くなる条件で堆積させる。
【００４６】
図７（ｃ）参照
次いで、プラズマ窒化法を用いてＡｌ膜４２を窒化して、熱伝導性の良い絶縁物であるＡｌＮ膜４４に変換する。
この窒化工程において、ピラー用開口４１の底部に堆積した厚いＡｌ膜４２の一部は窒化されずにＡｌ層４３として残存する。
【００４７】
図８（ｄ）参照
次いで、再び、スパッタリング法を用いて全面にＣｕ膜４５を堆積させてピラー用開口４１を完全に埋め込む。
【００４８】
図８（ｅ）参照
次いで、ＣＭＰ法を用いて、Ｃｕ膜４５及びＡｌＮ膜４３の不要部を研磨除去して表面を平坦にすることによって、周囲がＡｌＮ保護膜４６に覆われたＣｕピラー４７を形成する。
【００４９】
図８（ｆ）参照
以降は、再び、上記参考例１における図３（ｄ）乃至図５（ｋ）と全く同様の工程を行うことによって、Ｃｕビア２４を介して下層Ｃｕ配線層１３と電気的に接続する上層Ｃｕ配線層２５からなる中空配線構造の基本構成が完成する。
【００５０】
この本発明の第２の実施の形態においても、Ｃｕピラー４７と下層Ｃｕ配線層１３との絶縁はＳｉＮ膜より熱伝導性に優れるＡｌＮ保護膜４３によって行っているので放熱性において優れることになり、また、エッチングストッパ層となるＳｉＮ膜１４或いはＳｉＮ膜１９にピンホール等があって絶縁性が劣っていても問題がないものである。
【００５６】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載された構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、エッチングストッパ層としてＳｉＮ膜を用いているが、ＳｉＮ膜に限られるものではなく、ＳｉＣやＳｉＯ２膜等の層間絶縁膜に対して選択エッチング性のある材料であれば良い。
【００５８】
また、上記の各実施の形態においては、配線層としてエレクトロマイグレーション耐性が大きく、且つ、比抵抗の小さなＣｕを用いているが、Ａｌ等のＡｌ系配線層を用いた集積回路装置にも適用されるものである。
【００５９】
また、上記の各実施の形態においては、ピラーをＣｕによって形成しているが、必ずしもＣｕに限られるものではなく、ＡｌやＡｇ等の他の熱伝導性及び電気伝導性の両方が良好な導電体によって構成しても良いものである。
【００６０】
また、上記の第２の実施の形態においては、ピラーを絶縁分離するためにＡｌを窒化したＡｌＮ保護膜を用いているが、窒化処理に限られるものではなく、酸化処理によってＡｌ2 Ｏ3 を形成し、このＡｌ２Ｏ３を保護膜としても良いものである。
但し、Ａｌ２Ｏ３は硬いので、後のＣＭＰ工程に配慮が必要になる。
【００６１】
また、上記の各実施の形態においては、中空構造を形成するために配線層の形成後に除去する膜としてＳｉＯ2 膜を用いているが、最終的には除去するものであるので、必ずしも絶縁性の膜である必要はなく、除去が容易な材料を用いれば良いものである。
【００６２】
また、上記の各実施の形態においては、半導体装置の中空配線構造として用いているが、半導体装置に限られるものではなく、超伝導装置等の他の固体電子装置の中空配線構造として用いることができるものである。
【００６３】
また、上記の各実施の形態においては、説明を簡単にするために二層構造の中空配線構造として説明しているが、二層以上の中空配線構造としても良いものであり、或いは、多層構造の一部を中空配線構造で構成しても良いものである。
【００６４】
ここで、再び図１を参照して、本発明の付記を説明する。
図１参照
（付記１） 配線層間が気体で充填された中空配線構造を有する固体電子装置において、下層配線層１と上層配線層２との間に設ける柱状支持体３を、中間部分に挿入された絶縁物により電気的に絶縁された上下２つの柱状金属によって構成することを特徴とする固体電子装置。
（付記２） 上記上下２つの柱状金属に挿入された絶縁物が、前記柱状金属を構成する金属材料の窒化物或いは酸化物のいずれかであることを特徴とする付記１記載の固体電子装置。
（付記３） 上記柱状支持体３を構成する金属の主構成成分が、Ａｌ、Ｃｕ、或いは、Ａｇのいずれかであることを特徴とする付記１または付記２に記載の固体電子装置。
（付記４） 上記配線間に充填される気体が、Ｎ２、Ｈｅ、或いは、Ａｒのいずれかであることを特徴とする付記１乃至付記３のいずれか１に記載の固体電子装置。
【００６５】
【発明の効果】
本発明によれば、中空配線構造を形成する際に、上層配線層を支えるピラーを熱伝導性に優れた金属ピラーによって構成しているので、下層配線層から上層配線層への熱伝導が良好になり、且つ、熱伝導経路が配線ビアに集中することがないので、配線の断線を生ずることなく、高い周波数の信号を印加することが可能になり、それによって、高集積度固体電子装置のさらなる高速化、高信頼性化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】 本発明の前提となる参考例１の途中までの製造工程の説明図である。
【図３】 本発明の前提となる参考例１の図２以降の途中までの製造工程の説明図である。
【図４】 本発明の前提となる参考例１の図３以降の途中までの製造工程の説明図である。
【図５】 本発明の前提となる参考例１の図４以降の製造工程の説明図である。
【図６】 本発明の第１の実施の形態の製造工程の説明図である。
【図７】 本発明の第２の実施の形態の途中までの製造工程の説明図である。
【図８】 本発明の第２の実施の形態の図７以降の製造工程の説明図である。
【図９】 従来の中空配線構造の要部断面図である。
【符号の説明】
１ 下層配線層
２ 上層配線層
３ 柱状支持体
４ 絶縁体
５ 絶縁体
６ 配線ビア
７ 基板
８ 下地絶縁膜
１１ シリコン基板
１２ 下地ＳｉＯ２膜
１３ 下層Ｃｕ配線層
１４ ＳｉＮ膜
１５ ＳｉＯ２膜
１６ ピラー用開口
１７ Ｃｕ膜
１８ Ｃｕピラー
１９ ＳｉＮ膜
２０ ＳｉＯ２膜
２１ ビアホール
２２ 上層配線層用溝
２３ Ｃｕ膜
２４ Ｃｕビア
２５ 上層Ｃｕ配線層
３１ ピラー用開口
３２ ＡｌＮ膜
３３ ＡｌＮ保護膜
３４ Ｃｕピラー
４１ ピラー用開口
４２ Ａｌ膜
４３ Ａｌ層
４４ ＡｌＮ膜
４５ Ｃｕ膜
４６ ＡｌＮ保護膜
４７ Ｃｕピラー
５１ シリコン基板
５２ 下地絶縁膜
５３ 下層配線層
５４ 絶縁膜
５５ ピラー
５６ ＳｉＮ膜
５７ 配線ビア
５８ 上層配線層
【発明の属する技術分野】
本発明は固体電子装置に関するものであり、特に、配線間を気体で充填した多層配線構造を設けた高集積度半導体集積回路装置等における上下の配線を連結支持する柱状構造の熱伝導性を向上するための構成に特徴のある固体電子装置に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの高速化は著しく、信号処理速度を向上するために、配線の信号伝達速度の向上が行われている。
このための方策としては、一つは配線層の低電気抵抗化であり、もう一つは配線間に存在する絶縁物の低誘電率化である。
【０００３】
即ち、配線による信号遅延Ｔは、配線抵抗をＲとし、配線間の寄生容量をＣとした場合、
Ｔ∝Ｃ・Ｒ
で表されるので、配線による信号遅延Ｔを小さくするためには、配線抵抗Ｒと配線間の寄生容量Ｃのいずれかを小さくすれば良いためである。
【０００４】
また、寄生容量Ｃは、ε0 を真空の誘電率、εr を層間絶縁膜の誘電率、Ｓを配線層の側面積、ｄを配線層の間隔とした場合、
Ｃ＝ε0 ・εr ・Ｓ／ｄ
で表される。
したがって、寄生容量Ｃを小さくするためには、配線層厚を薄くして断面積Ｓを小さくするか、層間絶縁膜として低比誘電率の絶縁膜材料を用いれば良い。
【０００５】
しかし、配線層厚を薄くして断面積Ｓを小さくすれば、配線抵抗Ｒの上昇を招き、信号遅延を解消することができないため、上記の寄生容量の式のうちのεr に注目して、層間絶縁膜として低比誘電率の絶縁膜材料を用いることによって信号遅延の増大を抑制することが試みられてきた。
【０００６】
この様な比誘電率については、１に近づくほど寄生容量Ｃが小さくなり信号遅延Ｔが小さくなるので、誘電率を１に近づける方法として配線間を構成している固体絶縁物、即ち、層間絶縁膜に替わって気体を充填する方法が提案されており、特に、現在より集積度が向上した場合に有望な構成であると考えられている。
【０００７】
ここで、図９を参照して、従来の中空配線構造を説明する。
図９参照
図９は、従来の中空配線構造の要部断面図であり、トランジスタ等の半導体デバイスを設けたシリコン基板５１上にＳｉＯ２等の下地絶縁膜５２を介してＣｕからなる下層配線層５３を設けるとともに、Ｃｕからなる配線ビア５７を介して下層配線層５３と接続する上部配線層５８を、例えば、ＡｌＮからなる柱状の構造体、即ち、ピラー５５で連結支持する。
なお、ＳｉＮ等からなる絶縁膜５４，５６は、中空配線構造の製造工程上、エッチングストッパ層として必要な絶縁膜である。
【０００８】
この場合、下層配線層５３同士、上層配線層５８同士、或いは、下層配線層５３と上層配線層５８間には気体が存在するので、比誘電率は１に近くなり、したがって、信号遅延を小さくすることができる。
【０００９】
【発明が解決しようとする課題】
一般に、半導体装置の信号処理速度を向上するためには、信号の周波数を高くする必要があるが、周波数の増加に伴い発熱量が大きくなり、半導体装置内部の熱を配線部を通じて上層へ伝導し内部の温度を低下する能力が小さいと、周波数を上げて信号処理能力を向上することができないが、上述の中空配線構造においては、上下の配線間の熱伝導が十分ではなく、半導体内部の温度を十分に低下することができず、したがって、信号周波数を上げて信号処理能力を向上させることができないという問題がある。
【００１０】
即ち、従来の層間絶縁膜を用いた多層配線構造においては、配線ビアと層間絶縁膜を介して下層配線層の熱が上層配線層に熱伝導によって伝達され、半導体装置内部の温度を下げているが、上述の中空配線構造の場合、気体を介しての熱の伝導、即ち、対流は小さいので、主に配線ビアと柱状構造体を介して熱伝導が行われることになり、上層配線層への熱伝導経路が限られるため、熱伝導が不十分であるという問題がある。
【００１１】
また、ＡｌＮは他の絶縁材料に比較すれば熱伝導度が大きいものの、金属、特に、配線に用いる低抵抗率の金属に比べて小さいため、下層配線層の熱は主に配線ビアを介して上層配線層に伝導されるため、配線ビアの周辺の温度が他の部分より高くなり、この部分がストレス・マイグレーション現象によって断線し、信頼性が低下するという問題もある。
【００１２】
したがって、本発明は、上下の配線層間の熱伝導を良好にするとともに、熱伝導箇所の集中を防止することを目的とする。
【００１３】
【課題を解決するための手段】
ここで図１を参照して本発明における課題を解決するための手段を説明する。
なお、図１における符号７はシリコン基板等の基板、符号８はＳｉＯ２膜等の下地絶縁膜である。
図１参照
上述の課題を解決するために、本発明においては、配線層間が気体で充填された中空配線構造を有する固体電子装置において、配線層間が気体で充填された中空配線構造を有する固体電子装置において、下層配線層１と上層配線層２との間に設ける柱状支持体３を、中間部分に挿入された絶縁物により電気的に絶縁された上下２つの柱状金属によって構成することを特徴とする。
【００１４】
この様に、下層配線層１と上層配線層２との間に、例えば、Ａｌ、Ｃｕ、或いは、Ａｇを主体とする金属からなる柱状支持体３を設けることによって熱伝導性を高めることができ、且つ、配線ビアとの熱伝導性の差がなくなるので、熱集中を低減することができ、それによって、信号処理能力の向上が可能になる。
【００１５】
特に、柱状支持体３を中間部分に挿入された絶縁物、特に、柱状金属を構成する金属材料の窒化物或いは酸化物により電気的に絶縁された柱状金属によって構成しているので、柱状支持体３と下層配線層１及び上層配線層２との間の絶縁性を問題とする必要がなくなり、製造工程上必要となるエッチングストッパとして導電性材料の使用が可能になる。
【００１９】
【発明の実施の形態】
ここで、実施の形態を説明する前に、図２乃至図５を参照して、本発明の前提となる参考例１の製造工程を説明する。
図２（ａ）参照
まず、トランジスタ等の半導体デバイスを設けたシリコン基板１１上に下地ＳｉＯ２膜１２を介して下層Ｃｕ配線層１３を設ける。
なお、この下層Ｃｕ配線層１３はＣＭＰ（化学機械研磨）法を用いた所謂ダマシン法によって形成したのち、周囲のＳｉＯ２膜を除去したものである。
【００２０】
次いで、減圧化学気相成長法（ＬＰＣＶＤ法）を用いて、厚さが、例えば、２００ｎｍのエッチングストッパ層となるＳｉＮ膜１４、及び、厚さが、例えば、５００ｎｍのＳｉＯ2 膜１５を全面に順次堆積させる。
【００２１】
図２（ｂ）参照
次いで、レジストパターン（図示せず）をマスクとしてフッ酸系エッチャントを用いて、直径が、０．０５〜１．０μｍ、例えば、０．２μｍのピラー用開口１６を形成する。
この場合、ＳｉＮ膜１４はエッチングストッパ層となるので、エッチングはＳｉＮ膜１４で自動的に停止する。
次いで、レジストパターンを除去したのち、スパッタリング法を用いて、全面に、Ｃｕ膜１７を堆積させてピラー用開口１６を完全に埋め込む。
【００２２】
図２（ｃ）参照
次いで、ＣＭＰ法を用いて、Ｃｕ膜１７の不要部を研磨除去して表面を平坦にすることによって、Ｃｕピラー１８を形成する。
【００２３】
図３（ｄ）参照
次いで、再び、ＬＰＣＶＤ法を用いて、厚さが、例えば、２００ｎｍのエッチングストッパ層となるＳｉＮ膜１９、及び、厚さが、例えば、５００ｎｍのＳｉＯ2 膜２０を全面に順次堆積させる。
【００２４】
図３（ｅ）参照
次いで、レジストパターン（図示せず）をマスクとしてエッチングを施すことによって、ＳｉＯ2 膜２０、ＳｉＮ膜１９、ＳｉＯ2 膜１５、及び、ＳｉＮ膜１４を順次除去することによってビアホール２１を形成する。
【００２５】
図３（ｆ）参照
次いで、レジストパターンを除去したのち、上層配線層用溝２２に対応する開口部を有する新たなレジストパターン（図示せず）を設け、このレジストパターンをマスクとしてフッ酸系エッチャントを用いてエッチングを行うことによってＳｉＯ2 膜２０を選択的に除去して上層配線層用溝２２を形成する。
なお、この場合も、ＳｉＮ膜１９はエッチングストッパ層となるので、エッチングはＳｉＮ膜１９で自動的に停止する。
【００２６】
図４（ｇ）参照
次いで、レジストパターンを除去したのち、再び、スパッタリング法を用いて、全面に、Ｃｕ膜２３を堆積させてビアホール２１及び上層配線層用溝２２を完全に埋め込む。
【００２７】
図４（ｈ）参照
次いで、再び、ＣＭＰ法を用いて、Ｃｕ膜２３の不要部を研磨除去して表面を平坦にすることによって、上層Ｃｕ配線層２５、及び、上層Ｃｕ配線層２５と下層Ｃｕ配線層１３とを電気的に接続するＣｕビア２４を同時に形成する。
【００２８】
図５（ｉ）参照
次いで、再び、フッ酸系エッチャントを用いたエッチングを施すことによって、ＳｉＯ2 膜２０のみを選択的に除去する。
【００２９】
図５（ｊ）参照
次いで、リン酸系エッチャントを用いたエッチングを施すことによって、ＳｉＮ膜１９の露出部のみを選択的に除去する。
【００３０】
図５（ｋ）参照
次いで、再び、フッ酸系エッチャントを用いたエッチングを施すことによって、ＳｉＯ2 膜１５のみを選択的に除去することによって中空配線構造の基本的構成が完成する。
【００３１】
以降は図示しないものの、Ｎ2 ，Ａｒ，Ｈｅ等の不活性ガスを充填した状態でキャンシールしたり、或いは、不活性ガス中で樹脂モールドすることによって、中空配線構造中の空間は不活性ガスで充填されることになる。
【００３２】
この様に、本発明の前提となる参考例１においては、中空配線構造によって多層配線構造を形成する際に、上層Ｃｕ配線層２５を支持するピラーを熱伝導性が良好なＣｕピラー１８によって構成しているので、下層Ｃｕ配線層１３から上層Ｃｕ配線層２５への熱伝導は、Ｃｕビア２４と当時にＣｕピラー１８を介して行われ、放熱効率が上昇する。
【００３３】
また、熱伝導経路がＣｕビア２４に集中することがないでの、高温化に伴うストレス・マイグレーション現象によって断線が発生することがなく、高集積度半導体装置の信頼性が向上する。
【００３４】
なお、Ｃｕビア２４と下層Ｃｕ配線層１３との間、或いは、Ｃｕビア２４と上層Ｃｕ配線層２５との間は、ＳｉＮ膜１４或いはＳｉＮ膜１９によって絶縁されているので、Ｃｕピラー１８を介してリーク電流が流れることはない。
【００３５】
次に、図６を参照して、本発明の第１の実施の形態を説明する。
図６（ａ）参照
まず、上記の参考例１と同様に、トランジスタ等の半導体デバイスを設けたシリコン基板１１上に下地ＳｉＯ２膜１２を介して下層Ｃｕ配線層１３を設け、次いで、ＬＰＣＶＤ法を用いて、厚さが、例えば、２００ｎｍのエッチングストッパ層となるＳｉＮ膜１４、及び、厚さが、例えば、５００ｎｍのＳｉＯ２膜１５を全面に順次堆積させる。
【００３６】
図６（ｂ）参照
次いで、レジストパターン（図示せず）をマスクとしてフッ酸系エッチャントを用いてＳｉＯ2 膜１５を除去し、次いで、リン酸系エッチャントを用いてＳｉＮ膜１４を除去することによってピラー用開口３１を形成する。
【００３７】
次いで、レジストパターンを除去したのち、スパッタリング法を用いて、全面に、厚さが、例えば、５０ｎｍの熱伝導性の良好なＡｌＮ膜３２及びＣｕ膜１７を順次堆積させてピラー用開口３１を完全に埋め込む。
【００３８】
図６（ｃ）参照
次いで、ＣＭＰ法を用いて、Ｃｕ膜１７及びＡｌＮ膜３２の不要部を研磨除去して表面を平坦にすることによって、周囲がＡｌＮ保護膜３３に覆われたＣｕピラー３４を形成する。
【００３９】
図６（ｄ）参照
以降は、再び、上記参考例１における図３（ｄ）乃至図５（ｋ）と全く同様の工程を行うことによって、Ｃｕビア２４を介して下層Ｃｕ配線層１３と電気的に接続する上層Ｃｕ配線層２５からなる中空配線構造の基本構成が完成する。
【００４０】
この本発明の第１の実施の形態においては、Ｃｕピラー３４と下層Ｃｕ配線層１３との絶縁はＳｉＮ膜より熱伝導性に優れるＡｌＮ保護膜３３によって行っているので放熱性に優れることになり、また、エッチングストッパ層となるＳｉＮ膜１４或いはＳｉＮ膜１９にピンホール等があって絶縁性が劣っていても問題がないものである。
【００４１】
さらには、このＳｉＮ膜１９は導電体に置き換えても良いものであり、上層配線層用溝を形成する際の層間絶縁膜となるＳｉＯ2 膜に対して選択エッチング性があれば良いものである。
【００４２】
また、この第１の実施の形態においては、Ｃｕピラー３４の周囲はＡｌＮ保護膜３３によって覆われているので、ＳｉＯ２膜１５の除去工程等において導電性を有するエッチング残渣が発生しても、Ｃｕピラー３４同士、或いは、Ｃｕピラー３４とＣｕビア２４とが互いに短絡することがない。
【００４３】
次に、図７及び図８を参照して、本発明の第２の実施の形態の製造工程を説明する。
図７（ａ）参照
まず、上記の参考例１と同様に、トランジスタ等の半導体デバイスを設けたシリコン基板１１上に下地ＳｉＯ２膜１２を介して下層Ｃｕ配線層１３を設け、次いで、ＬＰＣＶＤ法を用いて、厚さが、例えば、２００ｎｍのエッチングストッパ層となるＳｉＮ膜１４、及び、厚さが、例えば、５００ｎｍのＳｉＯ２膜１５を全面に順次堆積させる。
【００４４】
図７（ｂ）参照
次いで、レジストパターン（図示せず）をマスクとしてフッ酸系エッチャントを用いてＳｉＯ2 膜１５を除去し、次いで、リン酸系エッチャントを用いてＳｉＮ膜１４を除去することによってピラー用開口４１を形成する。
【００４５】
次いで、レジストパターンを除去したのち、スパッタリング法を用いて、全面に、厚さが、例えば、６０ｎｍのＡｌ膜４２を堆積させる。
この場合、ピラー用開口４１の底部に堆積するＡｌ膜４２は他の領域に堆積するＡｌ膜４２より厚くなる条件で堆積させる。
【００４６】
図７（ｃ）参照
次いで、プラズマ窒化法を用いてＡｌ膜４２を窒化して、熱伝導性の良い絶縁物であるＡｌＮ膜４４に変換する。
この窒化工程において、ピラー用開口４１の底部に堆積した厚いＡｌ膜４２の一部は窒化されずにＡｌ層４３として残存する。
【００４７】
図８（ｄ）参照
次いで、再び、スパッタリング法を用いて全面にＣｕ膜４５を堆積させてピラー用開口４１を完全に埋め込む。
【００４８】
図８（ｅ）参照
次いで、ＣＭＰ法を用いて、Ｃｕ膜４５及びＡｌＮ膜４３の不要部を研磨除去して表面を平坦にすることによって、周囲がＡｌＮ保護膜４６に覆われたＣｕピラー４７を形成する。
【００４９】
図８（ｆ）参照
以降は、再び、上記参考例１における図３（ｄ）乃至図５（ｋ）と全く同様の工程を行うことによって、Ｃｕビア２４を介して下層Ｃｕ配線層１３と電気的に接続する上層Ｃｕ配線層２５からなる中空配線構造の基本構成が完成する。
【００５０】
この本発明の第２の実施の形態においても、Ｃｕピラー４７と下層Ｃｕ配線層１３との絶縁はＳｉＮ膜より熱伝導性に優れるＡｌＮ保護膜４３によって行っているので放熱性において優れることになり、また、エッチングストッパ層となるＳｉＮ膜１４或いはＳｉＮ膜１９にピンホール等があって絶縁性が劣っていても問題がないものである。
【００５６】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載された構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、エッチングストッパ層としてＳｉＮ膜を用いているが、ＳｉＮ膜に限られるものではなく、ＳｉＣやＳｉＯ２膜等の層間絶縁膜に対して選択エッチング性のある材料であれば良い。
【００５８】
また、上記の各実施の形態においては、配線層としてエレクトロマイグレーション耐性が大きく、且つ、比抵抗の小さなＣｕを用いているが、Ａｌ等のＡｌ系配線層を用いた集積回路装置にも適用されるものである。
【００５９】
また、上記の各実施の形態においては、ピラーをＣｕによって形成しているが、必ずしもＣｕに限られるものではなく、ＡｌやＡｇ等の他の熱伝導性及び電気伝導性の両方が良好な導電体によって構成しても良いものである。
【００６０】
また、上記の第２の実施の形態においては、ピラーを絶縁分離するためにＡｌを窒化したＡｌＮ保護膜を用いているが、窒化処理に限られるものではなく、酸化処理によってＡｌ2 Ｏ3 を形成し、このＡｌ２Ｏ３を保護膜としても良いものである。
但し、Ａｌ２Ｏ３は硬いので、後のＣＭＰ工程に配慮が必要になる。
【００６１】
また、上記の各実施の形態においては、中空構造を形成するために配線層の形成後に除去する膜としてＳｉＯ2 膜を用いているが、最終的には除去するものであるので、必ずしも絶縁性の膜である必要はなく、除去が容易な材料を用いれば良いものである。
【００６２】
また、上記の各実施の形態においては、半導体装置の中空配線構造として用いているが、半導体装置に限られるものではなく、超伝導装置等の他の固体電子装置の中空配線構造として用いることができるものである。
【００６３】
また、上記の各実施の形態においては、説明を簡単にするために二層構造の中空配線構造として説明しているが、二層以上の中空配線構造としても良いものであり、或いは、多層構造の一部を中空配線構造で構成しても良いものである。
【００６４】
ここで、再び図１を参照して、本発明の付記を説明する。
図１参照
（付記１） 配線層間が気体で充填された中空配線構造を有する固体電子装置において、下層配線層１と上層配線層２との間に設ける柱状支持体３を、中間部分に挿入された絶縁物により電気的に絶縁された上下２つの柱状金属によって構成することを特徴とする固体電子装置。
（付記２） 上記上下２つの柱状金属に挿入された絶縁物が、前記柱状金属を構成する金属材料の窒化物或いは酸化物のいずれかであることを特徴とする付記１記載の固体電子装置。
（付記３） 上記柱状支持体３を構成する金属の主構成成分が、Ａｌ、Ｃｕ、或いは、Ａｇのいずれかであることを特徴とする付記１または付記２に記載の固体電子装置。
（付記４） 上記配線間に充填される気体が、Ｎ２、Ｈｅ、或いは、Ａｒのいずれかであることを特徴とする付記１乃至付記３のいずれか１に記載の固体電子装置。
【００６５】
【発明の効果】
本発明によれば、中空配線構造を形成する際に、上層配線層を支えるピラーを熱伝導性に優れた金属ピラーによって構成しているので、下層配線層から上層配線層への熱伝導が良好になり、且つ、熱伝導経路が配線ビアに集中することがないので、配線の断線を生ずることなく、高い周波数の信号を印加することが可能になり、それによって、高集積度固体電子装置のさらなる高速化、高信頼性化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】 本発明の前提となる参考例１の途中までの製造工程の説明図である。
【図３】 本発明の前提となる参考例１の図２以降の途中までの製造工程の説明図である。
【図４】 本発明の前提となる参考例１の図３以降の途中までの製造工程の説明図である。
【図５】 本発明の前提となる参考例１の図４以降の製造工程の説明図である。
【図６】 本発明の第１の実施の形態の製造工程の説明図である。
【図７】 本発明の第２の実施の形態の途中までの製造工程の説明図である。
【図８】 本発明の第２の実施の形態の図７以降の製造工程の説明図である。
【図９】 従来の中空配線構造の要部断面図である。
【符号の説明】
１ 下層配線層
２ 上層配線層
３ 柱状支持体
４ 絶縁体
５ 絶縁体
６ 配線ビア
７ 基板
８ 下地絶縁膜
１１ シリコン基板
１２ 下地ＳｉＯ２膜
１３ 下層Ｃｕ配線層
１４ ＳｉＮ膜
１５ ＳｉＯ２膜
１６ ピラー用開口
１７ Ｃｕ膜
１８ Ｃｕピラー
１９ ＳｉＮ膜
２０ ＳｉＯ２膜
２１ ビアホール
２２ 上層配線層用溝
２３ Ｃｕ膜
２４ Ｃｕビア
２５ 上層Ｃｕ配線層
３１ ピラー用開口
３２ ＡｌＮ膜
３３ ＡｌＮ保護膜
３４ Ｃｕピラー
４１ ピラー用開口
４２ Ａｌ膜
４３ Ａｌ層
４４ ＡｌＮ膜
４５ Ｃｕ膜
４６ ＡｌＮ保護膜
４７ Ｃｕピラー
５１ シリコン基板
５２ 下地絶縁膜
５３ 下層配線層
５４ 絶縁膜
５５ ピラー
５６ ＳｉＮ膜
５７ 配線ビア
５８ 上層配線層
Claims (2)
- 配線層間が気体で充填された中空配線構造を有する固体電子装置において、下層配線層と上層配線層との間に設ける柱状支持体を、中間部分に挿入された絶縁物により電気的に絶縁された上下の２つの柱状金属によって構成することを特徴とする固体電子装置。
- 前記上下の２つの柱状金属に挿入された絶縁物が、前記柱状金属を構成する金属材料の窒化物或いは酸化物のいずれかであることを特徴とする請求項１に記載の固体電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000234340A JP4413393B2 (ja) | 2000-08-02 | 2000-08-02 | 固体電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000234340A JP4413393B2 (ja) | 2000-08-02 | 2000-08-02 | 固体電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002050683A JP2002050683A (ja) | 2002-02-15 |
| JP4413393B2 true JP4413393B2 (ja) | 2010-02-10 |
Family
ID=18726722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000234340A Expired - Fee Related JP4413393B2 (ja) | 2000-08-02 | 2000-08-02 | 固体電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4413393B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5541845B2 (ja) | 2008-03-28 | 2014-07-09 | Ｊｃｒファーマ株式会社 | アトピー性皮膚炎治療剤 |
-
2000
- 2000-08-02 JP JP2000234340A patent/JP4413393B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002050683A (ja) | 2002-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057226A (en) | Air gap based low dielectric constant interconnect structure and method of making same | |
| JP4776618B2 (ja) | 半導体装置用のバックエンド工程伝送線路構造（バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法） | |
| US9953868B2 (en) | Mechanisms of forming damascene interconnect structures | |
| KR100422597B1 (ko) | 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자 | |
| US6577011B1 (en) | Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same | |
| JP3672752B2 (ja) | デュアルダマシン構造体とその形成方法 | |
| KR100262917B1 (ko) | 반도체 장치의 다층 배선 및 그 형성 방법 | |
| US20020047207A1 (en) | Semiconductor device and method for fabricating the same | |
| US20070155165A1 (en) | Methods for forming damascene wiring structures having line and plug conductors formed from different materials | |
| JPH11243147A (ja) | 配線構造体及びその形成方法 | |
| US20070023917A1 (en) | Semiconductor device having multilayer wiring lines and manufacturing method thereof | |
| JP2971454B2 (ja) | 半導体装置とその製造方法 | |
| US20070145596A1 (en) | Interconnect structure and method of fabricating same | |
| JPH10284600A (ja) | 半導体装置及びその製造方法 | |
| JPH11186391A (ja) | 半導体装置およびその製造方法 | |
| JP2005033164A (ja) | 半導体素子の銅配線形成方法 | |
| US7948094B2 (en) | Semiconductor device | |
| JP2002064140A (ja) | 半導体装置およびその製造方法 | |
| JP4413393B2 (ja) | 固体電子装置 | |
| JP4108189B2 (ja) | 配線構造、及びその形成方法 | |
| KR100546940B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JP2004172337A (ja) | 半導体装置およびその製造方法 | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20070013894A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2002176098A (ja) | 多層配線構造を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |