JP2002050683A - 固体電子装置 - Google Patents
固体電子装置Info
- Publication number
- JP2002050683A JP2002050683A JP2000234340A JP2000234340A JP2002050683A JP 2002050683 A JP2002050683 A JP 2002050683A JP 2000234340 A JP2000234340 A JP 2000234340A JP 2000234340 A JP2000234340 A JP 2000234340A JP 2002050683 A JP2002050683 A JP 2002050683A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- film
- wiring
- layer
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 固体電子装置に関し、上下の配線層間の熱伝
導を良好にするとともに、熱伝導箇所の集中を防止す
る。 【解決手段】 配線層間が気体で充填された中空配線構
造を構成する下層配線層１と上層配線層２との間に設け
る柱状支持体３を金属で構成するとともに、柱状支持体
３と下層配線層１との間及び柱状支持体３と上層配線層
２との間の少なくとも一方に絶縁体４，５を挿入して電
気的に絶縁する。
導を良好にするとともに、熱伝導箇所の集中を防止す
る。 【解決手段】 配線層間が気体で充填された中空配線構
造を構成する下層配線層１と上層配線層２との間に設け
る柱状支持体３を金属で構成するとともに、柱状支持体
３と下層配線層１との間及び柱状支持体３と上層配線層
２との間の少なくとも一方に絶縁体４，５を挿入して電
気的に絶縁する。
Description
【０００１】
【発明の属する技術分野】本発明は固体電子装置に関す
るものであり、特に、配線間を気体で充填した多層配線
構造を設けた高集積度半導体集積回路装置等における上
下の配線を連結支持する柱状構造の熱伝導性を向上する
ための構成に特徴のある固体電子装置に関するものであ
る。
るものであり、特に、配線間を気体で充填した多層配線
構造を設けた高集積度半導体集積回路装置等における上
下の配線を連結支持する柱状構造の熱伝導性を向上する
ための構成に特徴のある固体電子装置に関するものであ
る。
【０００２】
【従来の技術】近年、半導体デバイスの高速化は著し
く、信号処理速度を向上するために、配線の信号伝達速
度の向上が行われている。このための方策としては、一
つは配線層の低電気抵抗化であり、もう一つは配線間に
存在する絶縁物の低誘電率化である。
く、信号処理速度を向上するために、配線の信号伝達速
度の向上が行われている。このための方策としては、一
つは配線層の低電気抵抗化であり、もう一つは配線間に
存在する絶縁物の低誘電率化である。
【０００３】即ち、配線による信号遅延Ｔは、配線抵抗
をＲとし、配線間の寄生容量をＣとした場合、 Ｔ∝Ｃ・Ｒ で表されるので、配線による信号遅延Ｔを小さくするた
めには、配線抵抗Ｒと配線間の寄生容量Ｃのいずれかを
小さくすれば良いためである。
をＲとし、配線間の寄生容量をＣとした場合、 Ｔ∝Ｃ・Ｒ で表されるので、配線による信号遅延Ｔを小さくするた
めには、配線抵抗Ｒと配線間の寄生容量Ｃのいずれかを
小さくすれば良いためである。
【０００４】また、寄生容量Ｃは、ε0 を真空の誘電
率、εr を層間絶縁膜の誘電率、Ｓを配線層の側面積、
ｄを配線層の間隔とした場合、 Ｃ＝ε0 ・εr ・Ｓ／ｄ で表される。したがって、寄生容量Ｃを小さくするため
には、配線層厚を薄くして断面積Ｓを小さくするか、層
間絶縁膜として低比誘電率の絶縁膜材料を用いれば良
い。
率、εr を層間絶縁膜の誘電率、Ｓを配線層の側面積、
ｄを配線層の間隔とした場合、 Ｃ＝ε0 ・εr ・Ｓ／ｄ で表される。したがって、寄生容量Ｃを小さくするため
には、配線層厚を薄くして断面積Ｓを小さくするか、層
間絶縁膜として低比誘電率の絶縁膜材料を用いれば良
い。
【０００５】しかし、配線層厚を薄くして断面積Ｓを小
さくすれば、配線抵抗Ｒの上昇を招き、信号遅延を解消
することができないため、上記の寄生容量の式のうちの
εrに注目して、層間絶縁膜として低比誘電率の絶縁膜
材料を用いることによって信号遅延の増大を抑制するこ
とが試みられてきた。
さくすれば、配線抵抗Ｒの上昇を招き、信号遅延を解消
することができないため、上記の寄生容量の式のうちの
εrに注目して、層間絶縁膜として低比誘電率の絶縁膜
材料を用いることによって信号遅延の増大を抑制するこ
とが試みられてきた。
【０００６】この様な比誘電率については、１に近づく
ほど寄生容量Ｃが小さくなり信号遅延Ｔが小さくなるの
で、誘電率を１に近づける方法として配線間を構成して
いる固体絶縁物、即ち、層間絶縁膜に替わって気体を充
填する方法が提案されており、特に、現在より集積度が
向上した場合に有望な構成であると考えられている。
ほど寄生容量Ｃが小さくなり信号遅延Ｔが小さくなるの
で、誘電率を１に近づける方法として配線間を構成して
いる固体絶縁物、即ち、層間絶縁膜に替わって気体を充
填する方法が提案されており、特に、現在より集積度が
向上した場合に有望な構成であると考えられている。
【０００７】ここで、図１０を参照して、従来の中空配
線構造を説明する。 図１０参照 図１０は、従来の中空配線構造の要部断面図であり、ト
ランジスタ等の半導体デバイスを設けたシリコン基板５
１上にＳｉＯ2 等の下地絶縁膜５２を介してＣｕからな
る下層配線層５３を設けるとともに、Ｃｕからなる配線
ビア５７を介して下層配線層５３と接続する上部配線層
５８を、例えば、ＡｌＮからなる柱状の構造体、即ち、
ピラー５５で連結支持する。なお、ＳｉＮ等からなる絶
縁膜５４，５６は、中空配線構造の製造工程上、エッチ
ングストッパ層として必要な絶縁膜である。
線構造を説明する。 図１０参照 図１０は、従来の中空配線構造の要部断面図であり、ト
ランジスタ等の半導体デバイスを設けたシリコン基板５
１上にＳｉＯ2 等の下地絶縁膜５２を介してＣｕからな
る下層配線層５３を設けるとともに、Ｃｕからなる配線
ビア５７を介して下層配線層５３と接続する上部配線層
５８を、例えば、ＡｌＮからなる柱状の構造体、即ち、
ピラー５５で連結支持する。なお、ＳｉＮ等からなる絶
縁膜５４，５６は、中空配線構造の製造工程上、エッチ
ングストッパ層として必要な絶縁膜である。
【０００８】この場合、下層配線層５３同士、上層配線
層５８同士、或いは、下層配線層５３と上層配線層５８
間には気体が存在するので、比誘電率は１に近くなり、
したがって、信号遅延を小さくすることができる。
層５８同士、或いは、下層配線層５３と上層配線層５８
間には気体が存在するので、比誘電率は１に近くなり、
したがって、信号遅延を小さくすることができる。
【０００９】
【発明が解決しようとする課題】一般に、半導体装置の
信号処理速度を向上するためには、信号の周波数を高く
する必要があるが、周波数の増加に伴い発熱量が大きく
なり、半導体装置内部の熱を配線部を通じて上層へ伝導
し内部の温度を低下する能力が小さいと、周波数を上げ
て信号処理能力を向上することができないが、上述の中
空配線構造においては、上下の配線間の熱伝導が十分で
はなく、半導体内部の温度を十分に低下することができ
ず、したがって、信号周波数を上げて信号処理能力を向
上させることができないという問題がある。
信号処理速度を向上するためには、信号の周波数を高く
する必要があるが、周波数の増加に伴い発熱量が大きく
なり、半導体装置内部の熱を配線部を通じて上層へ伝導
し内部の温度を低下する能力が小さいと、周波数を上げ
て信号処理能力を向上することができないが、上述の中
空配線構造においては、上下の配線間の熱伝導が十分で
はなく、半導体内部の温度を十分に低下することができ
ず、したがって、信号周波数を上げて信号処理能力を向
上させることができないという問題がある。
【００１０】即ち、従来の層間絶縁膜を用いた多層配線
構造においては、配線ビアと層間絶縁膜を介して下層配
線層の熱が上層配線層に熱伝導によって伝達され、半導
体装置内部の温度を下げているが、上述の中空配線構造
の場合、気体を介しての熱の伝導、即ち、対流は小さい
ので、主に配線ビアと柱状構造体を介して熱伝導が行わ
れることになり、上層配線層への熱伝導経路が限られる
ため、熱伝導が不十分であるという問題がある。
構造においては、配線ビアと層間絶縁膜を介して下層配
線層の熱が上層配線層に熱伝導によって伝達され、半導
体装置内部の温度を下げているが、上述の中空配線構造
の場合、気体を介しての熱の伝導、即ち、対流は小さい
ので、主に配線ビアと柱状構造体を介して熱伝導が行わ
れることになり、上層配線層への熱伝導経路が限られる
ため、熱伝導が不十分であるという問題がある。
【００１１】また、ＡｌＮは他の絶縁材料に比較すれば
熱伝導度が大きいものの、金属、特に、配線に用いる低
抵抗率の金属に比べて小さいため、下層配線層の熱は主
に配線ビアを介して上層配線層に伝導されるため、配線
ビアの周辺の温度が他の部分より高くなり、この部分が
ストレス・マイグレーション現象によって断線し、信頼
性が低下するという問題もある。
熱伝導度が大きいものの、金属、特に、配線に用いる低
抵抗率の金属に比べて小さいため、下層配線層の熱は主
に配線ビアを介して上層配線層に伝導されるため、配線
ビアの周辺の温度が他の部分より高くなり、この部分が
ストレス・マイグレーション現象によって断線し、信頼
性が低下するという問題もある。
【００１２】したがって、本発明は、上下の配線層間の
熱伝導を良好にするとともに、熱伝導箇所の集中を防止
することを目的とする。
熱伝導を良好にするとともに、熱伝導箇所の集中を防止
することを目的とする。
【００１３】
【課題を解決するための手段】ここで図１を参照して本
発明における課題を解決するための手段を説明する。な
お、図１における符号７はシリコン基板等の基板、符号
８はＳｉＯ2 膜等の下地絶縁膜である。 図１参照 上述の課題を解決するために、本発明においては、配線
層間が気体で充填された中空配線構造を有する固体電子
装置において、下層配線層１と上層配線層２との間に設
ける柱状支持体３を金属で構成するとともに、柱状支持
体３と下層配線層１との間及び柱状支持体３と上層配線
層２との間の少なくとも一方に絶縁体４，５を挿入して
電気的に絶縁したことを特徴とする。
発明における課題を解決するための手段を説明する。な
お、図１における符号７はシリコン基板等の基板、符号
８はＳｉＯ2 膜等の下地絶縁膜である。 図１参照 上述の課題を解決するために、本発明においては、配線
層間が気体で充填された中空配線構造を有する固体電子
装置において、下層配線層１と上層配線層２との間に設
ける柱状支持体３を金属で構成するとともに、柱状支持
体３と下層配線層１との間及び柱状支持体３と上層配線
層２との間の少なくとも一方に絶縁体４，５を挿入して
電気的に絶縁したことを特徴とする。
【００１４】この様に、下層配線層１と上層配線層２と
の間に、例えば、Ａｌ、Ｃｕ、或いは、Ａｇを主体とす
る金属からなる柱状支持体３を設けることによって熱伝
導性を高めることができ、且つ、配線ビアとの熱伝導性
の差がなくなるので、熱集中を低減することができ、そ
れによって、信号処理能力の向上が可能になる。
の間に、例えば、Ａｌ、Ｃｕ、或いは、Ａｇを主体とす
る金属からなる柱状支持体３を設けることによって熱伝
導性を高めることができ、且つ、配線ビアとの熱伝導性
の差がなくなるので、熱集中を低減することができ、そ
れによって、信号処理能力の向上が可能になる。
【００１５】この場合、柱状支持体３を介した下層配線
層１と上層配線層２との間の電気的短絡を防止するため
に、柱状支持体３と下層配線層１との間、柱状支持体３
と上層配線層２との間、或いは、柱状支持体３と下層配
線層１及び上層配線層２との間に、例えば、窒化シリコ
ン（Ｓｉ3 Ｎ4 ）、炭化シリコン（ＳｉＣ）、或いは、
窒化アルミニウム（ＡｌＮ）からなる絶縁体４，５を挿
入する必要がある。
層１と上層配線層２との間の電気的短絡を防止するため
に、柱状支持体３と下層配線層１との間、柱状支持体３
と上層配線層２との間、或いは、柱状支持体３と下層配
線層１及び上層配線層２との間に、例えば、窒化シリコ
ン（Ｓｉ3 Ｎ4 ）、炭化シリコン（ＳｉＣ）、或いは、
窒化アルミニウム（ＡｌＮ）からなる絶縁体４，５を挿
入する必要がある。
【００１６】また、この場合、柱状支持体３の側面を絶
縁体で被覆することによって、エッチング残渣等による
不所望な柱状支持体３同士或いは配線ビア６との間の電
気的短絡や、腐食を防止することができ、信頼性が向上
する。
縁体で被覆することによって、エッチング残渣等による
不所望な柱状支持体３同士或いは配線ビア６との間の電
気的短絡や、腐食を防止することができ、信頼性が向上
する。
【００１７】また、本発明においては、配線層間が気体
で充填された中空配線構造を有する固体電子装置におい
て、下層配線層１と上層配線層２との間に設ける柱状支
持体３を、中間部分に挿入された絶縁物により電気的に
絶縁された上下２つの柱状金属によって構成することを
特徴とする。
で充填された中空配線構造を有する固体電子装置におい
て、下層配線層１と上層配線層２との間に設ける柱状支
持体３を、中間部分に挿入された絶縁物により電気的に
絶縁された上下２つの柱状金属によって構成することを
特徴とする。
【００１８】この様に、柱状支持体３を中間部分に挿入
された絶縁物、特に、柱状金属を構成する金属材料の窒
化物或いは酸化物により電気的に絶縁された柱状金属に
よって構成することにより、柱状支持体３と下層配線層
１及び上層配線層２との間の絶縁性を問題とする必要が
なくなり、製造工程上必要となるエッチングストッパと
して導電性材料の使用が可能になる。
された絶縁物、特に、柱状金属を構成する金属材料の窒
化物或いは酸化物により電気的に絶縁された柱状金属に
よって構成することにより、柱状支持体３と下層配線層
１及び上層配線層２との間の絶縁性を問題とする必要が
なくなり、製造工程上必要となるエッチングストッパと
して導電性材料の使用が可能になる。
【００１９】
【発明の実施の形態】ここで、図２乃至図５を参照し
て、本発明の第１の実施の形態の製造工程を説明する。 図２（ａ）参照 まず、トランジスタ等の半導体デバイスを設けたシリコ
ン基板１１上に下地ＳｉＯ2 膜１２を介して下層Ｃｕ配
線層１３を設ける。なお、この下層Ｃｕ配線層１３はＣ
ＭＰ（化学機械研磨）法を用いた所謂ダマシン法によっ
て形成したのち、周囲のＳｉＯ2 膜を除去したものであ
る。
て、本発明の第１の実施の形態の製造工程を説明する。 図２（ａ）参照 まず、トランジスタ等の半導体デバイスを設けたシリコ
ン基板１１上に下地ＳｉＯ2 膜１２を介して下層Ｃｕ配
線層１３を設ける。なお、この下層Ｃｕ配線層１３はＣ
ＭＰ（化学機械研磨）法を用いた所謂ダマシン法によっ
て形成したのち、周囲のＳｉＯ2 膜を除去したものであ
る。
【００２０】次いで、減圧化学気相成長法（ＬＰＣＶＤ
法）を用いて、厚さが、例えば、２００ｎｍのエッチン
グストッパ層となるＳｉＮ膜１４、及び、厚さが、例え
ば、５００ｎｍのＳｉＯ2 膜１５を全面に順次堆積させ
る。
法）を用いて、厚さが、例えば、２００ｎｍのエッチン
グストッパ層となるＳｉＮ膜１４、及び、厚さが、例え
ば、５００ｎｍのＳｉＯ2 膜１５を全面に順次堆積させ
る。
【００２１】図２（ｂ）参照 次いで、レジストパターン（図示せず）をマスクとして
フッ酸系エッチャントを用いて、直径が、０．０５〜
１．０μｍ、例えば、０．２μｍのピラー用開口１６を
形成する。この場合、ＳｉＮ膜１４はエッチングストッ
パ層となるので、エッチングはＳｉＮ膜１４で自動的に
停止する。次いで、レジストパターンを除去したのち、
スパッタリング法を用いて、全面に、Ｃｕ膜１７を堆積
させてピラー用開口１６を完全に埋め込む。
フッ酸系エッチャントを用いて、直径が、０．０５〜
１．０μｍ、例えば、０．２μｍのピラー用開口１６を
形成する。この場合、ＳｉＮ膜１４はエッチングストッ
パ層となるので、エッチングはＳｉＮ膜１４で自動的に
停止する。次いで、レジストパターンを除去したのち、
スパッタリング法を用いて、全面に、Ｃｕ膜１７を堆積
させてピラー用開口１６を完全に埋め込む。
【００２２】図２（ｃ）参照 次いで、ＣＭＰ法を用いて、Ｃｕ膜１７の不要部を研磨
除去して表面を平坦にすることによって、Ｃｕピラー１
８を形成する。
除去して表面を平坦にすることによって、Ｃｕピラー１
８を形成する。
【００２３】図３（ｄ）参照 次いで、再び、ＬＰＣＶＤ法を用いて、厚さが、例え
ば、２００ｎｍのエッチングストッパ層となるＳｉＮ膜
１９、及び、厚さが、例えば、５００ｎｍのＳｉＯ2 膜
２０を全面に順次堆積させる。
ば、２００ｎｍのエッチングストッパ層となるＳｉＮ膜
１９、及び、厚さが、例えば、５００ｎｍのＳｉＯ2 膜
２０を全面に順次堆積させる。
【００２４】図３（ｅ）参照 次いで、レジストパターン（図示せず）をマスクとして
エッチングを施すことによって、ＳｉＯ2 膜２０、Ｓｉ
Ｎ膜１９、ＳｉＯ2 膜１５、及び、ＳｉＮ膜１４を順次
除去することによってビアホール２１を形成する。
エッチングを施すことによって、ＳｉＯ2 膜２０、Ｓｉ
Ｎ膜１９、ＳｉＯ2 膜１５、及び、ＳｉＮ膜１４を順次
除去することによってビアホール２１を形成する。
【００２５】図３（ｆ）参照 次いで、レジストパターンを除去したのち、上層配線層
用溝２２に対応する開口部を有する新たなレジストパタ
ーン（図示せず）を設け、このレジストパターンをマス
クとしてフッ酸系エッチャントを用いてエッチングを行
うことによってＳｉＯ2 膜２０を選択的に除去して上層
配線層用溝２２を形成する。なお、この場合も、ＳｉＮ
膜１９はエッチングストッパ層となるので、エッチング
はＳｉＮ膜１９で自動的に停止する。
用溝２２に対応する開口部を有する新たなレジストパタ
ーン（図示せず）を設け、このレジストパターンをマス
クとしてフッ酸系エッチャントを用いてエッチングを行
うことによってＳｉＯ2 膜２０を選択的に除去して上層
配線層用溝２２を形成する。なお、この場合も、ＳｉＮ
膜１９はエッチングストッパ層となるので、エッチング
はＳｉＮ膜１９で自動的に停止する。
【００２６】図４（ｇ）参照 次いで、レジストパターンを除去したのち、再び、スパ
ッタリング法を用いて、全面に、Ｃｕ膜２３を堆積させ
てビアホール２１及び上層配線層用溝２２を完全に埋め
込む。
ッタリング法を用いて、全面に、Ｃｕ膜２３を堆積させ
てビアホール２１及び上層配線層用溝２２を完全に埋め
込む。
【００２７】図４（ｈ）参照 次いで、再び、ＣＭＰ法を用いて、Ｃｕ膜２３の不要部
を研磨除去して表面を平坦にすることによって、上層Ｃ
ｕ配線層２５、及び、上層Ｃｕ配線層２５と下層Ｃｕ配
線層１３とを電気的に接続するＣｕビア２４を同時に形
成する。
を研磨除去して表面を平坦にすることによって、上層Ｃ
ｕ配線層２５、及び、上層Ｃｕ配線層２５と下層Ｃｕ配
線層１３とを電気的に接続するＣｕビア２４を同時に形
成する。
【００２８】図５（ｉ）参照 次いで、再び、フッ酸系エッチャントを用いたエッチン
グを施すことによって、ＳｉＯ2 膜２０のみを選択的に
除去する。
グを施すことによって、ＳｉＯ2 膜２０のみを選択的に
除去する。
【００２９】図５（ｊ）参照 次いで、リン酸系エッチャントを用いたエッチングを施
すことによって、ＳｉＮ膜１９の露出部のみを選択的に
除去する。
すことによって、ＳｉＮ膜１９の露出部のみを選択的に
除去する。
【００３０】図５（ｋ）参照 次いで、再び、フッ酸系エッチャントを用いたエッチン
グを施すことによって、ＳｉＯ2 膜１５のみを選択的に
除去することによって中空配線構造の基本的構成が完成
する。
グを施すことによって、ＳｉＯ2 膜１５のみを選択的に
除去することによって中空配線構造の基本的構成が完成
する。
【００３１】以降は図示しないものの、Ｎ2 ，Ａｒ，Ｈ
ｅ等の不活性ガスを充填した状態でキャンシールした
り、或いは、不活性ガス中で樹脂モールドすることによ
って、中空配線構造中の空間は不活性ガスで充填される
ことになる。
ｅ等の不活性ガスを充填した状態でキャンシールした
り、或いは、不活性ガス中で樹脂モールドすることによ
って、中空配線構造中の空間は不活性ガスで充填される
ことになる。
【００３２】この様に、本発明の第１の実施の形態にお
いては、中空配線構造によって多層配線構造を形成する
際に、上層Ｃｕ配線層２５を支持するピラーを熱伝導性
が良好なＣｕピラー１８によって構成しているので、下
層Ｃｕ配線層１３から上層Ｃｕ配線層２５への熱伝導
は、Ｃｕビア２４と当時にＣｕピラー１８を介して行わ
れ、放熱効率が上昇する。
いては、中空配線構造によって多層配線構造を形成する
際に、上層Ｃｕ配線層２５を支持するピラーを熱伝導性
が良好なＣｕピラー１８によって構成しているので、下
層Ｃｕ配線層１３から上層Ｃｕ配線層２５への熱伝導
は、Ｃｕビア２４と当時にＣｕピラー１８を介して行わ
れ、放熱効率が上昇する。
【００３３】また、熱伝導経路がＣｕビア２４に集中す
ることがないでの、高温化に伴うストレス・マイグレー
ション現象によって断線が発生することがなく、高集積
度半導体装置の信頼性が向上する。
ることがないでの、高温化に伴うストレス・マイグレー
ション現象によって断線が発生することがなく、高集積
度半導体装置の信頼性が向上する。
【００３４】なお、Ｃｕビア２４と下層Ｃｕ配線層１３
との間、或いは、Ｃｕビア２４と上層Ｃｕ配線層２５と
の間は、ＳｉＮ膜１４或いはＳｉＮ膜１９によって絶縁
されているので、Ｃｕピラー１８を介してリーク電流が
流れることはない。
との間、或いは、Ｃｕビア２４と上層Ｃｕ配線層２５と
の間は、ＳｉＮ膜１４或いはＳｉＮ膜１９によって絶縁
されているので、Ｃｕピラー１８を介してリーク電流が
流れることはない。
【００３５】次に、図６を参照して、本発明の第２の実
施の形態を説明する。 図６（ａ）参照 まず、上記の第１の実施の形態と同様に、トランジスタ
等の半導体デバイスを設けたシリコン基板１１上に下地
ＳｉＯ2 膜１２を介して下層Ｃｕ配線層１３を設け、次
いで、ＬＰＣＶＤ法を用いて、厚さが、例えば、２００
ｎｍのエッチングストッパ層となるＳｉＮ膜１４、及
び、厚さが、例えば、５００ｎｍのＳｉＯ 2 膜１５を全
面に順次堆積させる。
施の形態を説明する。 図６（ａ）参照 まず、上記の第１の実施の形態と同様に、トランジスタ
等の半導体デバイスを設けたシリコン基板１１上に下地
ＳｉＯ2 膜１２を介して下層Ｃｕ配線層１３を設け、次
いで、ＬＰＣＶＤ法を用いて、厚さが、例えば、２００
ｎｍのエッチングストッパ層となるＳｉＮ膜１４、及
び、厚さが、例えば、５００ｎｍのＳｉＯ 2 膜１５を全
面に順次堆積させる。
【００３６】図６（ｂ）参照 次いで、レジストパターン（図示せず）をマスクとして
フッ酸系エッチャントを用いてＳｉＯ2 膜１５を除去
し、次いで、リン酸系エッチャントを用いてＳｉＮ膜１
４を除去することによってピラー用開口３１を形成す
る。
フッ酸系エッチャントを用いてＳｉＯ2 膜１５を除去
し、次いで、リン酸系エッチャントを用いてＳｉＮ膜１
４を除去することによってピラー用開口３１を形成す
る。
【００３７】次いで、レジストパターンを除去したの
ち、スパッタリング法を用いて、全面に、厚さが、例え
ば、５０ｎｍの熱伝導性の良好なＡｌＮ膜３２及びＣｕ
膜１７を順次堆積させてピラー用開口３１を完全に埋め
込む。
ち、スパッタリング法を用いて、全面に、厚さが、例え
ば、５０ｎｍの熱伝導性の良好なＡｌＮ膜３２及びＣｕ
膜１７を順次堆積させてピラー用開口３１を完全に埋め
込む。
【００３８】図６（ｃ）参照 次いで、ＣＭＰ法を用いて、Ｃｕ膜１７及びＡｌＮ膜３
２の不要部を研磨除去して表面を平坦にすることによっ
て、周囲がＡｌＮ保護膜３３に覆われたＣｕピラー３４
を形成する。
２の不要部を研磨除去して表面を平坦にすることによっ
て、周囲がＡｌＮ保護膜３３に覆われたＣｕピラー３４
を形成する。
【００３９】図６（ｄ）参照 以降は、再び、上記第１の実施の形態における図３
（ｄ）乃至図５（ｋ）と全く同様の工程を行うことによ
って、Ｃｕビア２４を介して下層Ｃｕ配線層１３と電気
的に接続する上層Ｃｕ配線層２５からなる中空配線構造
の基本構成が完成する。
（ｄ）乃至図５（ｋ）と全く同様の工程を行うことによ
って、Ｃｕビア２４を介して下層Ｃｕ配線層１３と電気
的に接続する上層Ｃｕ配線層２５からなる中空配線構造
の基本構成が完成する。
【００４０】この本発明の第２の実施の形態において
は、Ｃｕピラー３４と下層Ｃｕ配線層１３との絶縁はＳ
ｉＮ膜より熱伝導性に優れるＡｌＮ保護膜３３によって
行っているので放熱性に優れることになり、また、エッ
チングストッパ層となるＳｉＮ膜１４或いはＳｉＮ膜１
９にピンホール等があって絶縁性が劣っていても問題が
ないものである。
は、Ｃｕピラー３４と下層Ｃｕ配線層１３との絶縁はＳ
ｉＮ膜より熱伝導性に優れるＡｌＮ保護膜３３によって
行っているので放熱性に優れることになり、また、エッ
チングストッパ層となるＳｉＮ膜１４或いはＳｉＮ膜１
９にピンホール等があって絶縁性が劣っていても問題が
ないものである。
【００４１】さらには、このＳｉＮ膜１９は導電体に置
き換えても良いものであり、上層配線層用溝を形成する
際の層間絶縁膜となるＳｉＯ2 膜に対して選択エッチン
グ性があれば良いものである。
き換えても良いものであり、上層配線層用溝を形成する
際の層間絶縁膜となるＳｉＯ2 膜に対して選択エッチン
グ性があれば良いものである。
【００４２】また、この第２の実施の形態においては、
Ｃｕピラー３４の周囲はＡｌＮ保護膜３３によって覆わ
れているので、ＳｉＯ2 膜１５の除去工程等において導
電性を有するエッチング残渣が発生しても、Ｃｕピラー
３４同士、或いは、Ｃｕピラー３４とＣｕビア２４とが
互いに短絡することがない。
Ｃｕピラー３４の周囲はＡｌＮ保護膜３３によって覆わ
れているので、ＳｉＯ2 膜１５の除去工程等において導
電性を有するエッチング残渣が発生しても、Ｃｕピラー
３４同士、或いは、Ｃｕピラー３４とＣｕビア２４とが
互いに短絡することがない。
【００４３】次に、図７及び図８を参照して、本発明の
第３の実施の形態の製造工程を説明する。 図７（ａ）参照 まず、上記の第１の実施の形態と同様に、トランジスタ
等の半導体デバイスを設けたシリコン基板１１上に下地
ＳｉＯ2 膜１２を介して下層Ｃｕ配線層１３を設け、次
いで、ＬＰＣＶＤ法を用いて、厚さが、例えば、２００
ｎｍのエッチングストッパ層となるＳｉＮ膜１４、及
び、厚さが、例えば、５００ｎｍのＳｉＯ 2 膜１５を全
面に順次堆積させる。
第３の実施の形態の製造工程を説明する。 図７（ａ）参照 まず、上記の第１の実施の形態と同様に、トランジスタ
等の半導体デバイスを設けたシリコン基板１１上に下地
ＳｉＯ2 膜１２を介して下層Ｃｕ配線層１３を設け、次
いで、ＬＰＣＶＤ法を用いて、厚さが、例えば、２００
ｎｍのエッチングストッパ層となるＳｉＮ膜１４、及
び、厚さが、例えば、５００ｎｍのＳｉＯ 2 膜１５を全
面に順次堆積させる。
【００４４】図７（ｂ）参照 次いで、レジストパターン（図示せず）をマスクとして
フッ酸系エッチャントを用いてＳｉＯ2 膜１５を除去
し、次いで、リン酸系エッチャントを用いてＳｉＮ膜１
４を除去することによってピラー用開口４１を形成す
る。
フッ酸系エッチャントを用いてＳｉＯ2 膜１５を除去
し、次いで、リン酸系エッチャントを用いてＳｉＮ膜１
４を除去することによってピラー用開口４１を形成す
る。
【００４５】次いで、レジストパターンを除去したの
ち、スパッタリング法を用いて、全面に、厚さが、例え
ば、６０ｎｍのＡｌ膜４２を堆積させる。この場合、ピ
ラー用開口４１の底部に堆積するＡｌ膜４２は他の領域
に堆積するＡｌ膜４２より厚くなる条件で堆積させる。
ち、スパッタリング法を用いて、全面に、厚さが、例え
ば、６０ｎｍのＡｌ膜４２を堆積させる。この場合、ピ
ラー用開口４１の底部に堆積するＡｌ膜４２は他の領域
に堆積するＡｌ膜４２より厚くなる条件で堆積させる。
【００４６】図７（ｃ）参照 次いで、プラズマ窒化法を用いてＡｌ膜４２を窒化し
て、熱伝導性の良い絶縁物であるＡｌＮ膜４４に変換す
る。この窒化工程において、ピラー用開口４１の底部に
堆積した厚いＡｌ膜４２の一部は窒化されずにＡｌ層４
３として残存する。
て、熱伝導性の良い絶縁物であるＡｌＮ膜４４に変換す
る。この窒化工程において、ピラー用開口４１の底部に
堆積した厚いＡｌ膜４２の一部は窒化されずにＡｌ層４
３として残存する。
【００４７】図８（ｄ）参照 次いで、再び、スパッタリング法を用いて全面にＣｕ膜
４５を堆積させてピラー用開口４１を完全に埋め込む。
４５を堆積させてピラー用開口４１を完全に埋め込む。
【００４８】図８（ｅ）参照 次いで、ＣＭＰ法を用いて、Ｃｕ膜４５及びＡｌＮ膜４
３の不要部を研磨除去して表面を平坦にすることによっ
て、周囲がＡｌＮ保護膜４６に覆われたＣｕピラー４７
を形成する。
３の不要部を研磨除去して表面を平坦にすることによっ
て、周囲がＡｌＮ保護膜４６に覆われたＣｕピラー４７
を形成する。
【００４９】図８（ｆ）参照 以降は、再び、上記第１の実施の形態における図３
（ｄ）乃至図５（ｋ）と全く同様の工程を行うことによ
って、Ｃｕビア２４を介して下層Ｃｕ配線層１３と電気
的に接続する上層Ｃｕ配線層２５からなる中空配線構造
の基本構成が完成する。
（ｄ）乃至図５（ｋ）と全く同様の工程を行うことによ
って、Ｃｕビア２４を介して下層Ｃｕ配線層１３と電気
的に接続する上層Ｃｕ配線層２５からなる中空配線構造
の基本構成が完成する。
【００５０】この本発明の第３の実施の形態において
も、Ｃｕピラー４７と下層Ｃｕ配線層１３との絶縁はＳ
ｉＮ膜より熱伝導性に優れるＡｌＮ保護膜４３によって
行っているので放熱性において優れることになり、ま
た、エッチングストッパ層となるＳｉＮ膜１４或いはＳ
ｉＮ膜１９にピンホール等があって絶縁性が劣っていて
も問題がないものである。
も、Ｃｕピラー４７と下層Ｃｕ配線層１３との絶縁はＳ
ｉＮ膜より熱伝導性に優れるＡｌＮ保護膜４３によって
行っているので放熱性において優れることになり、ま
た、エッチングストッパ層となるＳｉＮ膜１４或いはＳ
ｉＮ膜１９にピンホール等があって絶縁性が劣っていて
も問題がないものである。
【００５１】次に、図９を参照して、本発明の実施の形
態の変形例を説明する。 図９（ａ）参照 図９（ａ）は、上記の第１の実施の形態におけるＣｕピ
ラーの絶縁を下層Ｃｕ配線層１３との間に設けたＳｉＮ
膜１４のみによって行うものである。
態の変形例を説明する。 図９（ａ）参照 図９（ａ）は、上記の第１の実施の形態におけるＣｕピ
ラーの絶縁を下層Ｃｕ配線層１３との間に設けたＳｉＮ
膜１４のみによって行うものである。
【００５２】この様なＣｕピラー４８を形成するために
は、ビアホールを形成する際のエッチング工程で、ピラ
ー用開口部を同時に形成すれば良いものであり、ピラー
の形成工程とビアの形成工程とを兼ねているので、製造
工程数を低減することができる。但し、ＳｉＮ膜１４に
対する開口は、ビアホールの位置にのみ形成するように
する必要がある。
は、ビアホールを形成する際のエッチング工程で、ピラ
ー用開口部を同時に形成すれば良いものであり、ピラー
の形成工程とビアの形成工程とを兼ねているので、製造
工程数を低減することができる。但し、ＳｉＮ膜１４に
対する開口は、ビアホールの位置にのみ形成するように
する必要がある。
【００５３】この変形例においては、上層Ｃｕ配線層２
５と一体になったＣｕピラー４８を形成することによっ
て、Ｃｕピラー４８を介して上層Ｃｕ配線層２５と下層
Ｃｕ配線層１３との間に介在する絶縁膜は一層のみとな
るので、下層Ｃｕ配線層１３から上層Ｃｕ配線層２５へ
の熱伝導性をさらに高めることができる。
５と一体になったＣｕピラー４８を形成することによっ
て、Ｃｕピラー４８を介して上層Ｃｕ配線層２５と下層
Ｃｕ配線層１３との間に介在する絶縁膜は一層のみとな
るので、下層Ｃｕ配線層１３から上層Ｃｕ配線層２５へ
の熱伝導性をさらに高めることができる。
【００５４】図９（ｂ）参照 図９（ｂ）は、上記の第１の実施の形態におけるＣｕピ
ラーの絶縁を上層Ｃｕ配線層２５との間に設けたＳｉＮ
膜１９のみによって行うものである。この様なＣｕピラ
ー４９を形成するためには、ピラー用開口部を形成する
際に、上記の第２の実施の形態と同様に、ＳｉＮ膜１４
にも開口を形成する必要がある。
ラーの絶縁を上層Ｃｕ配線層２５との間に設けたＳｉＮ
膜１９のみによって行うものである。この様なＣｕピラ
ー４９を形成するためには、ピラー用開口部を形成する
際に、上記の第２の実施の形態と同様に、ＳｉＮ膜１４
にも開口を形成する必要がある。
【００５５】この変形例においても、Ｃｕピラー４９を
介して上層Ｃｕ配線層２５と下層Ｃｕ配線層１３との間
に介在する絶縁膜は一層のみとなるので、下層Ｃｕ配線
層１３から上層Ｃｕ配線層２５への熱伝導性を高めるこ
とができる。
介して上層Ｃｕ配線層２５と下層Ｃｕ配線層１３との間
に介在する絶縁膜は一層のみとなるので、下層Ｃｕ配線
層１３から上層Ｃｕ配線層２５への熱伝導性を高めるこ
とができる。
【００５６】以上、本発明の各実施の形態及び変形例を
説明してきたが、本発明は各実施の形態及び変形例に記
載された構成・条件に限られるものではなく、各種の変
更が可能である。例えば、上記の各実施の形態において
は、エッチングストッパ層としてＳｉＮ膜を用いている
が、ＳｉＮ膜に限られるものではなく、ＳｉＣやＳｉＯ
2 膜等の層間絶縁膜に対して選択エッチング性のある材
料であれば良い。
説明してきたが、本発明は各実施の形態及び変形例に記
載された構成・条件に限られるものではなく、各種の変
更が可能である。例えば、上記の各実施の形態において
は、エッチングストッパ層としてＳｉＮ膜を用いている
が、ＳｉＮ膜に限られるものではなく、ＳｉＣやＳｉＯ
2 膜等の層間絶縁膜に対して選択エッチング性のある材
料であれば良い。
【００５７】また、この様なエッチングストッパ層は、
必ずしも絶縁体である必要はなく、上記の第１の実施の
形態においては、下層のエッチングストッパ層が絶縁体
であれば良く、上層のエッチングストッパ層は導電体で
あっても良い。
必ずしも絶縁体である必要はなく、上記の第１の実施の
形態においては、下層のエッチングストッパ層が絶縁体
であれば良く、上層のエッチングストッパ層は導電体で
あっても良い。
【００５８】また、上記の各実施の形態においては、配
線層としてエレクトロマイグレーション耐性が大きく、
且つ、比抵抗の小さなＣｕを用いているが、Ａｌ等のＡ
ｌ系配線層を用いた集積回路装置にも適用されるもので
ある。
線層としてエレクトロマイグレーション耐性が大きく、
且つ、比抵抗の小さなＣｕを用いているが、Ａｌ等のＡ
ｌ系配線層を用いた集積回路装置にも適用されるもので
ある。
【００５９】また、上記の各実施の形態においては、ピ
ラーをＣｕによって形成しているが、必ずしもＣｕに限
られるものではなく、ＡｌやＡｇ等の他の熱伝導性及び
電気伝導性の両方が良好な導電体によって構成しても良
いものである。
ラーをＣｕによって形成しているが、必ずしもＣｕに限
られるものではなく、ＡｌやＡｇ等の他の熱伝導性及び
電気伝導性の両方が良好な導電体によって構成しても良
いものである。
【００６０】また、上記の第３の実施の形態において
は、ピラーを絶縁分離するためにＡｌを窒化したＡｌＮ
保護膜を用いているが、窒化処理に限られるものではな
く、酸化処理によってＡｌ2 Ｏ3 を形成し、このＡｌ2
Ｏ3 を保護膜としても良いものである。但し、Ａｌ2 Ｏ
3 は硬いので、後のＣＭＰ工程に配慮が必要になる。
は、ピラーを絶縁分離するためにＡｌを窒化したＡｌＮ
保護膜を用いているが、窒化処理に限られるものではな
く、酸化処理によってＡｌ2 Ｏ3 を形成し、このＡｌ2
Ｏ3 を保護膜としても良いものである。但し、Ａｌ2 Ｏ
3 は硬いので、後のＣＭＰ工程に配慮が必要になる。
【００６１】また、上記の各実施の形態においては、中
空構造を形成するために配線層の形成後に除去する膜と
してＳｉＯ2 膜を用いているが、最終的には除去するも
のであるので、必ずしも絶縁性の膜である必要はなく、
除去が容易な材料を用いれば良いものである。
空構造を形成するために配線層の形成後に除去する膜と
してＳｉＯ2 膜を用いているが、最終的には除去するも
のであるので、必ずしも絶縁性の膜である必要はなく、
除去が容易な材料を用いれば良いものである。
【００６２】また、上記の各実施の形態においては、半
導体装置の中空配線構造として用いているが、半導体装
置に限られるものではなく、超伝導装置等の他の固体電
子装置の中空配線構造として用いることができるもので
ある。
導体装置の中空配線構造として用いているが、半導体装
置に限られるものではなく、超伝導装置等の他の固体電
子装置の中空配線構造として用いることができるもので
ある。
【００６３】また、上記の各実施の形態においては、説
明を簡単にするために二層構造の中空配線構造として説
明しているが、二層以上の中空配線構造としても良いも
のであり、或いは、多層構造の一部を中空配線構造で構
成しても良いものである。
明を簡単にするために二層構造の中空配線構造として説
明しているが、二層以上の中空配線構造としても良いも
のであり、或いは、多層構造の一部を中空配線構造で構
成しても良いものである。
【００６４】ここで、再び図１を参照して、本発明の付
記を説明する。 図１参照 （付記１） 配線層間が気体で充填された中空配線構造
を有する固体電子装置において、下層配線層１と上層配
線層２との間に設ける柱状支持体３を金属で構成すると
ともに、柱状支持体３と下層配線層１との間及び柱状支
持体３と上層配線層２との間の少なくとも一方に絶縁体
４，５を挿入して電気的に絶縁したことを特徴とする固
体電子装置。 （付記２） 上記絶縁体４，５の挿入箇所が、柱状支持
体３と下層配線層１との間、柱状支持体３と上層配線層
２との間、或いは、柱状支持体３と下層配線層１及び上
層配線層２との間のいずれかであることを特徴とする付
記１記載の固体電子装置。 （付記３） 上記柱状支持体３の側面が、絶縁体で覆わ
れていることを特徴とする付記１または２に記載の固体
電子装置。 （付記４） 上記柱状支持体３と下層配線層１との間及
び柱状支持体３と上層配線層２との間の少なくとも一方
に挿入される絶縁体４，５が、窒化シリコン、炭化シリ
コン、及び、窒化アルミニウムのいずれか、または、そ
れらの多層構造のいずれかからなることを特徴とする付
記１乃至３のいずれか１に記載の固体電子装置。 （付記５） 配線層間が気体で充填された中空配線構造
を有する固体電子装置において、下層配線層１と上層配
線層２との間に設ける柱状支持体３を、中間部分に挿入
された絶縁物により電気的に絶縁された上下２つの柱状
金属によって構成することを特徴とする固体電子装置。 （付記６） 上記上下２つの柱状金属に挿入された絶縁
物が、前記柱状金属を構成する金属材料の窒化物或いは
酸化物のいずれかであることを特徴とする付記５記載の
固体電子装置。 （付記７） 上記柱状支持体３を構成する金属の主構成
成分が、Ａｌ、Ｃｕ、或いは、Ａｇのいずれかであるこ
とを特徴とする付記１乃至６のいずれか１に記載の固体
電子装置。 （付記８） 上記配線間に充填される気体が、Ｎ2 、Ｈ
ｅ、或いは、Ａｒのいずれかであることを特徴とする付
記１乃至７のいずれか１に記載の固体電子装置。
記を説明する。 図１参照 （付記１） 配線層間が気体で充填された中空配線構造
を有する固体電子装置において、下層配線層１と上層配
線層２との間に設ける柱状支持体３を金属で構成すると
ともに、柱状支持体３と下層配線層１との間及び柱状支
持体３と上層配線層２との間の少なくとも一方に絶縁体
４，５を挿入して電気的に絶縁したことを特徴とする固
体電子装置。 （付記２） 上記絶縁体４，５の挿入箇所が、柱状支持
体３と下層配線層１との間、柱状支持体３と上層配線層
２との間、或いは、柱状支持体３と下層配線層１及び上
層配線層２との間のいずれかであることを特徴とする付
記１記載の固体電子装置。 （付記３） 上記柱状支持体３の側面が、絶縁体で覆わ
れていることを特徴とする付記１または２に記載の固体
電子装置。 （付記４） 上記柱状支持体３と下層配線層１との間及
び柱状支持体３と上層配線層２との間の少なくとも一方
に挿入される絶縁体４，５が、窒化シリコン、炭化シリ
コン、及び、窒化アルミニウムのいずれか、または、そ
れらの多層構造のいずれかからなることを特徴とする付
記１乃至３のいずれか１に記載の固体電子装置。 （付記５） 配線層間が気体で充填された中空配線構造
を有する固体電子装置において、下層配線層１と上層配
線層２との間に設ける柱状支持体３を、中間部分に挿入
された絶縁物により電気的に絶縁された上下２つの柱状
金属によって構成することを特徴とする固体電子装置。 （付記６） 上記上下２つの柱状金属に挿入された絶縁
物が、前記柱状金属を構成する金属材料の窒化物或いは
酸化物のいずれかであることを特徴とする付記５記載の
固体電子装置。 （付記７） 上記柱状支持体３を構成する金属の主構成
成分が、Ａｌ、Ｃｕ、或いは、Ａｇのいずれかであるこ
とを特徴とする付記１乃至６のいずれか１に記載の固体
電子装置。 （付記８） 上記配線間に充填される気体が、Ｎ2 、Ｈ
ｅ、或いは、Ａｒのいずれかであることを特徴とする付
記１乃至７のいずれか１に記載の固体電子装置。
【００６５】
【発明の効果】本発明によれば、中空配線構造を形成す
る際に、上層配線層を支えるピラーを熱伝導性に優れた
金属ピラーによって構成しているので、下層配線層から
上層配線層への熱伝導が良好になり、且つ、熱伝導経路
が配線ビアに集中することがないので、配線の断線を生
ずることなく、高い周波数の信号を印加することが可能
になり、それによって、高集積度固体電子装置のさらな
る高速化、高信頼性化に寄与するところが大きい。
る際に、上層配線層を支えるピラーを熱伝導性に優れた
金属ピラーによって構成しているので、下層配線層から
上層配線層への熱伝導が良好になり、且つ、熱伝導経路
が配線ビアに集中することがないので、配線の断線を生
ずることなく、高い周波数の信号を印加することが可能
になり、それによって、高集積度固体電子装置のさらな
る高速化、高信頼性化に寄与するところが大きい。
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の途中までの製造工
程の説明図である。
程の説明図である。
【図３】本発明の第１の実施の形態の図２以降の途中ま
での製造工程の説明図である。
での製造工程の説明図である。
【図４】本発明の第１の実施の形態の図３以降の途中ま
での製造工程の説明図である。
での製造工程の説明図である。
【図５】本発明の第１の実施の形態の図４以降の製造工
程の説明図である。
程の説明図である。
【図６】本発明の第２の実施の形態の製造工程の説明図
である。
である。
【図７】本発明の第３の実施の形態の途中までの製造工
程の説明図である。
程の説明図である。
【図８】本発明の第３の実施の形態の図７以降の製造工
程の説明図である。
程の説明図である。
【図９】本発明の実施の形態の変形例の説明図である。
【図１０】従来の中空配線構造の要部断面図である。
１ 下層配線層 ２ 上層配線層 ３ 柱状支持体 ４ 絶縁体 ５ 絶縁体 ６ 配線ビア ７ 基板 ８ 下地絶縁膜 １１ シリコン基板 １２ 下地ＳｉＯ2 膜 １３ 下層Ｃｕ配線層 １４ ＳｉＮ膜 １５ ＳｉＯ2 膜 １６ ピラー用開口 １７ Ｃｕ膜 １８ Ｃｕピラー １９ ＳｉＮ膜 ２０ ＳｉＯ2 膜 ２１ ビアホール ２２ 上層配線層用溝 ２３ Ｃｕ膜 ２４ Ｃｕビア ２５ 上層Ｃｕ配線層 ３１ ピラー用開口 ３２ ＡｌＮ膜 ３３ ＡｌＮ保護膜 ３４ Ｃｕピラー ４１ ピラー用開口 ４２ Ａｌ膜 ４３ Ａｌ層 ４４ ＡｌＮ膜 ４５ Ｃｕ膜 ４６ ＡｌＮ保護膜 ４７ Ｃｕピラー ４８ Ｃｕピラー ４９ Ｃｕピラー ５１ シリコン基板 ５２ 下地絶縁膜 ５３ 下層配線層 ５４ 絶縁膜 ５５ ピラー ５６ ＳｉＮ膜 ５７ 配線ビア ５８ 上層配線層
Claims (5)
- 【請求項１】 配線層間が気体で充填された中空配線構
造を有する固体電子装置において、下層配線層と上層配
線層との間に設ける柱状支持体を金属で構成するととも
に、柱状支持体と下層配線層との間及び柱状支持体と上
層配線層との間の少なくとも一方に絶縁体を挿入して電
気的に絶縁したことを特徴とする固体電子装置。 - 【請求項２】 上記絶縁体の挿入箇所が、柱状支持体と
下層配線層との間、柱状支持体と上層配線層との間、或
いは、柱状支持体と下層配線層及び上層配線層との間の
いずれかであることを特徴とする請求項１記載の固体電
子装置。 - 【請求項３】 上記柱状支持体の側面が、絶縁体で覆わ
れていることを特徴とする請求項１または２に記載の固
体電子装置。 - 【請求項４】 配線層間が気体で充填された中空配線構
造を有する固体電子装置において、下層配線層と上層配
線層との間に設ける柱状支持体を、中間部分に挿入され
た絶縁物により電気的に絶縁された上下の２つの柱状金
属によって構成することを特徴とする固体電子装置。 - 【請求項５】 上記上下の２つの柱状金属に挿入された
絶縁物が、前記柱状金属を構成する金属材料の窒化物或
いは酸化物のいずれかであることを特徴とする請求項４
記載の固体電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000234340A JP4413393B2 (ja) | 2000-08-02 | 2000-08-02 | 固体電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000234340A JP4413393B2 (ja) | 2000-08-02 | 2000-08-02 | 固体電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002050683A true JP2002050683A (ja) | 2002-02-15 |
| JP4413393B2 JP4413393B2 (ja) | 2010-02-10 |
Family
ID=18726722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000234340A Expired - Fee Related JP4413393B2 (ja) | 2000-08-02 | 2000-08-02 | 固体電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4413393B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2105498A1 (en) | 2008-03-28 | 2009-09-30 | JCR Pharmaceuticals CO., LTD. | Therapeutic composition for atopic dermatitis |
-
2000
- 2000-08-02 JP JP2000234340A patent/JP4413393B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2105498A1 (en) | 2008-03-28 | 2009-09-30 | JCR Pharmaceuticals CO., LTD. | Therapeutic composition for atopic dermatitis |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4413393B2 (ja) | 2010-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057226A (en) | Air gap based low dielectric constant interconnect structure and method of making same | |
| JP4198906B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4776618B2 (ja) | 半導体装置用のバックエンド工程伝送線路構造（バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法） | |
| KR100422597B1 (ko) | 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자 | |
| US20060278901A1 (en) | In-chip structures and methods for removing heat from integrated circuits | |
| US20070155165A1 (en) | Methods for forming damascene wiring structures having line and plug conductors formed from different materials | |
| JP2006190839A (ja) | 半導体装置及びその製造方法 | |
| JP2011511469A (ja) | 高い漏れ抵抗を有する相互接続構造体 | |
| KR20090004469A (ko) | 반도체 장치 | |
| US7781892B2 (en) | Interconnect structure and method of fabricating same | |
| JP2007019188A5 (ja) | ||
| JPH09135005A (ja) | 半導体装置の配線形成方法 | |
| TWI344685B (en) | An integrated circuit device and a process for forming the same | |
| JP4638140B2 (ja) | 半導体素子の銅配線形成方法 | |
| JP2010507236A (ja) | 半導体デバイスおよび相互接続構造体の形成方法 | |
| KR100714476B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000150517A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002050683A (ja) | 固体電子装置 | |
| JP2007294967A (ja) | 長寿命の相互接続構造及びその製造方法 | |
| JP2004235586A (ja) | 半導体装置 | |
| KR100546940B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JP2004289009A (ja) | 半導体装置の製造方法 | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2002176098A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP2007088017A (ja) | 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |