JP2007019188A5 - - Google Patents

Download PDF

Info

Publication number
JP2007019188A5
JP2007019188A5 JP2005197939A JP2005197939A JP2007019188A5 JP 2007019188 A5 JP2007019188 A5 JP 2007019188A5 JP 2005197939 A JP2005197939 A JP 2005197939A JP 2005197939 A JP2005197939 A JP 2005197939A JP 2007019188 A5 JP2007019188 A5 JP 2007019188A5
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005197939A
Other languages
English (en)
Other versions
JP2007019188A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2005197939A priority Critical patent/JP2007019188A/ja
Priority claimed from JP2005197939A external-priority patent/JP2007019188A/ja
Priority to US11/453,897 priority patent/US7419901B2/en
Priority to TW095122398A priority patent/TW200707646A/zh
Priority to CNB2006100957511A priority patent/CN100573871C/zh
Publication of JP2007019188A publication Critical patent/JP2007019188A/ja
Priority to US12/102,532 priority patent/US7602040B2/en
Publication of JP2007019188A5 publication Critical patent/JP2007019188A5/ja
Priority to US12/564,043 priority patent/US7968966B2/en
Priority to US13/071,546 priority patent/US8269309B2/en
Priority to US13/597,129 priority patent/US8686538B2/en
Pending legal-status Critical Current

Links

Claims (21)

  1. 半導体基板の主面上に形成された第1層間絶縁膜と、
    前記第1層間絶縁膜に形成された第1配線溝の内部に埋め込まれた第1配線と、
    前記第1配線上を覆う第1バリア絶縁膜を介して前記第1層間絶縁膜上に形成された第2層間絶縁膜と、
    前記第2層間絶縁膜に形成された第2配線溝の内部に埋め込まれたヒューズと、
    前記第2層間絶縁膜に形成された第3配線溝の内部に埋め込まれた第2配線と、
    前記ヒューズ上および前記第2配線上を覆う第2バリア絶縁膜と、
    前記第2バリア絶縁膜上に第1絶縁膜を介して形成された最上層配線と、
    前記最上層配線上を覆う表面保護膜とを有し、
    前記第2バリア絶縁膜の膜厚は、前記第1バリア絶縁膜の膜厚よりも大きく、
    前記ヒューズの上部の前記第1絶縁膜および前記表面保護膜には、前記第2バリア絶縁膜の表面に達する第1開口が設けられており、
    前記最上層配線の上部の前記表面保護膜には、前記最上層配線に達する第2開口が設けられていることを特徴とする半導体集積回路装置。
  2. 記第1および第2バリア絶縁膜は、SiCN膜で構成されていることを特徴とする請求項1記載の半導体集積回路装置。
  3. 前記第1および第2配線と前記ヒューズとは、銅を主体とする金属膜で構成されていることを特徴とする請求項1または2記載の半導体集積回路装置。
  4. 前記表面保護膜は、酸化シリコン膜および窒化シリコン膜を含む積層膜で形成されていることを特徴とする請求項1、2または3記載の半導体集積回路装置。
  5. 前記第1層間絶縁膜は、SiOC膜で形成されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体集積回路装置。
  6. 前記第2層間絶縁膜は、酸化シリコン膜を主体とする膜で形成されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体集積回路装置。
  7. 前記第2層間絶縁膜は、フッ素が添加された酸化シリコン膜で形成されていることを特徴とする請求項6記載の半導体集積回路装置。
  8. 前記最上層配線は、アルミニウムを主体とする金属膜で構成されていることを特徴とする請求項1〜7のいずれか1項に記載の半導体集積回路装置。
  9. 前記表面保護膜上に形成された第1ポリイミド樹脂膜と、前記第1ポリイミド樹脂膜上に形成され、前記最上層配線に電気的に接続された引き出し配線と、前記引き出し配線を覆う第2ポリイミド樹脂膜と、前記第2ポリイミド樹脂膜の一部から露出する前記引き出し配線上に形成された外部接続端子とをさらに有することを特徴とする請求項1〜8のいずれか1項に記載の半導体集積回路装置。
  10. 前記引き出し配線は、銅を主体とする金属膜で構成されていることを特徴とする請求項9記載の半導体集積回路装置。
  11. 以下の工程を含む半導体集積回路装置の製造方法:
    (a)半導体基板の主面上に第1層間絶縁膜に形成し、前記第1層間絶縁膜に第1配線溝を形成する工程、
    (b)前記第1配線溝の内部を含む前記第1層間絶縁膜上に第1金属膜を形成した後、前記第1配線溝の外部の前記第1金属膜を化学的機械研磨法で除去することにより、前記第1配線溝の内部に前記第1金属膜からなる第1配線を形成する工程、
    (c)前記第1配線の上部を含む前記第1層間絶縁膜上に第1バリア絶縁膜を形成する工程、
    (d)前記第1バリア絶縁膜上に第2層間絶縁膜を形成し、前記第2層間絶縁膜に第2および第3配線溝を形成する工程、
    (e)前記第2および第3配線溝の内部を含む前記第2層間絶縁膜上に第2金属膜を形成した後、前記第2および第3配線溝の外部の前記第2金属膜を化学的機械研磨法で除去することにより、前記第2配線溝の内部に前記第2金属膜からなるヒューズを形成し、前記第3配線溝の内部に前記第2金属膜からなる第2配線を形成する工程、
    (f)前記第2配線および前記ヒューズの上部を含む前記第2層間絶縁膜上に、前記第1バリア絶縁膜よりも厚い膜厚を有する第2バリア絶縁膜を形成する工程、
    (g)前記第2バリア絶縁膜上に第1絶縁膜を形成し、前記第1絶縁膜上に最上層配線を形成する工程、
    (h)前記ヒューズの上部の前記第1絶縁膜および前記表面保護膜に、前記第2バリア絶縁膜の表面に達する第1開口を形成し、前記最上層配線の上部の前記第1絶縁膜に、前記最上層配線に達する第2開口を形成する工程。
  12. 前記第1および第2バリア絶縁膜をSiCN膜で構成することを特徴とする請求項11記載の半導体集積回路装置の製造方法。
  13. 前記第1および第2金属膜は、銅を主体とする材料からなることを特徴とする請求項11または12記載の半導体集積回路装置の製造方法。
  14. 前記表面保護膜は、酸化シリコン膜および窒化シリコン膜を含む積層膜で形成されていることを特徴とする請求項11〜13のいずれか1項に記載の半導体集積回路装置の製造方法。
  15. 前記第1層間絶縁膜は、SiOC膜で形成されていることを特徴とする請求項11〜14のいずれか1項に記載の半導体集積回路装置の製造方法。
  16. 前記第2層間絶縁膜は、酸化シリコン膜を主体とする膜で形成されていることを特徴とする請求項11〜15のいずれか1項に記載の半導体集積回路装置の製造方法。
  17. 前記第2層間絶縁膜は、フッ素が添加された酸化シリコン膜で形成されていることを特徴とする請求項16記載の半導体集積回路装置の製造方法。
  18. 前記第1および第2バリア絶縁膜は、プラズマCVD法で形成されることを特徴とする請求項11〜17のいずれか1項に記載の半導体集積回路装置の製造方法。
  19. 前記最上層配線をアルミニウムを主体とする金属膜で構成することを特徴とする請求項11〜18のいずれか1項に記載の半導体集積回路装置の製造方法。
  20. 前記工程(h)の後、さらに、
    (i)前記最上層配線の上部を含む前記表面保護膜上に第1ポリイミド樹脂膜を形成した後、前記第1ポリイミド樹脂膜上に引き出し配線を形成し、前記引き出し配線と前記最上層配線とを電気的に接続する工程、
    (j)前記引き出し配線の上部を含む前記第1ポリイミド樹脂膜上に第2ポリイミド樹脂膜を形成した後、前記第2ポリイミド樹脂膜の一部から露出する前記引き出し配線上に外部接続端子を形成する工程、
    を含むことを特徴とする請求項11〜19のいずれか1項に記載の半導体集積回路装置の製造方法。
  21. 前記引き出し配線を銅を主体とする金属膜で構成することを特徴とする請求項20記載の半導体集積回路装置の製造方法。
JP2005197939A 2005-07-06 2005-07-06 半導体集積回路装置およびその製造方法 Pending JP2007019188A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005197939A JP2007019188A (ja) 2005-07-06 2005-07-06 半導体集積回路装置およびその製造方法
US11/453,897 US7419901B2 (en) 2005-07-06 2006-06-16 Semiconductor device and a method of manufacturing the same
TW095122398A TW200707646A (en) 2005-07-06 2006-06-22 Semiconductor device and a method of manufacturing the same
CNB2006100957511A CN100573871C (zh) 2005-07-06 2006-07-04 半导体器件及其制造方法
US12/102,532 US7602040B2 (en) 2005-07-06 2008-04-14 Semiconductor device and a method of manufacturing the same
US12/564,043 US7968966B2 (en) 2005-07-06 2009-09-21 Semiconductor device with fuse and a method of manufacturing the same
US13/071,546 US8269309B2 (en) 2005-07-06 2011-03-25 Semiconductor device with a fuse formed by a damascene technique and a method of manufacturing the same
US13/597,129 US8686538B2 (en) 2005-07-06 2012-08-28 Semiconductor device with a fuse formed by a damascene technique and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005197939A JP2007019188A (ja) 2005-07-06 2005-07-06 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007019188A JP2007019188A (ja) 2007-01-25
JP2007019188A5 true JP2007019188A5 (ja) 2008-08-14

Family

ID=37597735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005197939A Pending JP2007019188A (ja) 2005-07-06 2005-07-06 半導体集積回路装置およびその製造方法

Country Status (4)

Country Link
US (5) US7419901B2 (ja)
JP (1) JP2007019188A (ja)
CN (1) CN100573871C (ja)
TW (1) TW200707646A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7586132B2 (en) * 2007-06-06 2009-09-08 Micrel, Inc. Power FET with low on-resistance using merged metal layers
US7956466B2 (en) * 2008-05-09 2011-06-07 International Business Machines Corporation Structure for interconnect structure containing various capping materials for electrical fuse and other related applications
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
US7893520B2 (en) * 2008-05-12 2011-02-22 International Business Machines Corporation Efficient interconnect structure for electrical fuse applications
KR101198758B1 (ko) * 2009-11-25 2012-11-12 엘지이노텍 주식회사 수직구조 반도체 발광소자 및 그 제조방법
US8530320B2 (en) * 2011-06-08 2013-09-10 International Business Machines Corporation High-nitrogen content metal resistor and method of forming same
US20130299993A1 (en) * 2012-05-11 2013-11-14 Hsin-Yu Chen Interconnection of semiconductor device and fabrication method thereof
TWI555122B (zh) * 2012-05-11 2016-10-21 聯華電子股份有限公司 半導體元件之內連線結構其製備方法
US9087841B2 (en) * 2013-10-29 2015-07-21 International Business Machines Corporation Self-correcting power grid for semiconductor structures method
JP6448424B2 (ja) * 2015-03-17 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9455261B1 (en) * 2015-07-10 2016-09-27 Micron Technology, Inc. Integrated structures
TWI590350B (zh) * 2016-06-30 2017-07-01 欣興電子股份有限公司 線路重分佈結構的製造方法與線路重分佈結構單元
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US20190169837A1 (en) * 2017-12-02 2019-06-06 M-Fire Suppression, Inc. Wild-fire protected shed for storage and protection of personal property during wild-fires
US20190169841A1 (en) * 2017-12-02 2019-06-06 M-Fire Suppression, Inc. Wild-fire protected shed for storage and protection of personal property during wild-fires
JP7055109B2 (ja) * 2019-01-17 2022-04-15 三菱電機株式会社 半導体装置
CN110047799A (zh) * 2019-04-28 2019-07-23 上海华虹宏力半导体制造有限公司 半导体器件的制造方法及半导体器件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291891B1 (en) * 1998-01-13 2001-09-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device
US6111301A (en) * 1998-04-24 2000-08-29 International Business Machines Corporation Interconnection with integrated corrosion stop
JP2001085526A (ja) * 1999-09-10 2001-03-30 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP3670552B2 (ja) * 2000-03-27 2005-07-13 株式会社東芝 半導体装置及びその製造方法
US6440833B1 (en) * 2000-07-19 2002-08-27 Taiwan Semiconductor Manufacturing Company Method of protecting a copper pad structure during a fuse opening procedure
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2003017570A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 半導体装置及びその製造方法
JP2003124307A (ja) 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3588612B2 (ja) 2002-02-19 2004-11-17 株式会社東芝 半導体装置
US7067897B2 (en) * 2002-02-19 2006-06-27 Kabushiki Kaisha Toshiba Semiconductor device
US7042095B2 (en) * 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
JP3898133B2 (ja) 2003-01-14 2007-03-28 Necエレクトロニクス株式会社 SiCHN膜の成膜方法。
US7094683B2 (en) * 2003-08-04 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene method for ultra low K dielectrics
US7018917B2 (en) * 2003-11-20 2006-03-28 Asm International N.V. Multilayer metallization
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2007019188A5 (ja)
JP5324822B2 (ja) 半導体装置
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
JP4646993B2 (ja) 半導体装置
US20100051578A1 (en) Method for fabricating an integrated circuit
JP2006190839A (ja) 半導体装置及びその製造方法
JP2009147218A (ja) 半導体装置とその製造方法
TW200428500A (en) Semiconductor device and semiconductor device manufacturing method
TWI270174B (en) Method of reducing process steps in metal line protective structure formation
JP2011009581A (ja) 半導体装置の製造方法及びその半導体装置
JP2002368098A (ja) フリップチップ型半導体素子及びその製造方法
JP2006319174A5 (ja)
JP3715626B2 (ja) 半導体装置の製造方法および半導体装置
JP2005197602A5 (ja)
JP2010123586A (ja) 半導体装置、半導体装置の製造方法
TWI278981B (en) Semiconductor device and production method therefor
CN101295656B (zh) 半导体器件及其制造方法
JP2005142351A (ja) 半導体装置およびその製造方法
JP3657576B2 (ja) 半導体装置の製造方法
JP2004235256A (ja) 半導体装置およびその製造方法
JP2012160595A (ja) 半導体装置及びその製造方法
TWI571964B (zh) 半導體結構與其製備方法
JP2009004633A (ja) 多層配線構造および製造方法
JP4525534B2 (ja) 半導体装置の製造方法