JP7055109B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7055109B2
JP7055109B2 JP2019005675A JP2019005675A JP7055109B2 JP 7055109 B2 JP7055109 B2 JP 7055109B2 JP 2019005675 A JP2019005675 A JP 2019005675A JP 2019005675 A JP2019005675 A JP 2019005675A JP 7055109 B2 JP7055109 B2 JP 7055109B2
Authority
JP
Japan
Prior art keywords
circuit pattern
semiconductor device
hole
thick copper
joining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019005675A
Other languages
English (en)
Other versions
JP2020113726A (ja
Inventor
拓也 北林
博 吉田
秀俊 石橋
大輔 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019005675A priority Critical patent/JP7055109B2/ja
Priority to US16/654,350 priority patent/US11329012B2/en
Priority to DE102020200196.0A priority patent/DE102020200196A1/de
Priority to CN202010027903.4A priority patent/CN111446230B/zh
Publication of JP2020113726A publication Critical patent/JP2020113726A/ja
Application granted granted Critical
Publication of JP7055109B2 publication Critical patent/JP7055109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Description

本願明細書に開示される技術は、半導体装置に関するものである。
たとえば、特許文献１（特開２０１７－１６８５９０号公報）に開示された従来の半導体装置では、プリント基板の貫通孔の内側と、当該貫通孔に挿入された導電ポストとの間に、ヒューズ部材が設けられている。このような構成とすることによって、半導体装置の信頼性を高めることができる。
特開２０１７－１６８５９０号公報
しかしながら、特許文献１に示された構成では、貫通孔の中心に導電ポストが存在するため、ヒューズ部材が部分的に溶断するだけではヒューズとして機能しない。そして、ヒューズ部材が完全に溶融するまでには一定の時間を要するため、短時間でヒューズ機能を発揮することが困難であった。
本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、半導体装置において比較的短時間でヒューズ機能を発揮するための技術を提供することを目的とするものである。
本願明細書に開示される技術の第１の態様は、絶縁基板の上面における第１の接合材と、前記絶縁基板の上面における第２の接合材と、前記第１の接合材の上面における半導体素子と、前記半導体素子の上面における第３の接合材と、前記第２の接合材の上面および前記第３の接合材の上面における第１の回路パターンと、前記第１の回路パターンの上面におけるコア材と、前記コア材の上面における第２の回路パターンと、前記第１の回路パターンから、前記コア材を介して前記第２の回路パターンに達するスルーホールと、前記スルーホールの内壁における導電性膜と、前記スルーホールの内部において、平面視で前記導電性膜に囲まれる断熱材とを備え、前記導電性膜は、前記第１の回路パターンと前記第２の回路パターンとを導通させる。
また、本願明細書に開示される技術の第２の態様は、絶縁基板の上面における第１の接合材と、前記絶縁基板の上面における第２の接合材と、前記第１の接合材の上面における半導体素子と、前記半導体素子の上面における第３の接合材と、前記第２の接合材の上面および前記第３の接合材の上面における第１の回路パターンと、前記第１の回路パターンの上面におけるコア材と、前記コア材の上面における第２の回路パターンと、前記第１の回路パターンから、前記コア材を介して前記第２の回路パターンに達するスルーホールと、前記スルーホールの内部における、ヒューズ機能を有する電子素子とを備え、前記電子素子は、前記第１の回路パターンと前記第２の回路パターンとを導通させる。
本願明細書に開示される技術の第１の態様は、絶縁基板の上面における第１の接合材と、前記絶縁基板の上面における第２の接合材と、前記第１の接合材の上面における半導体素子と、前記半導体素子の上面における第３の接合材と、前記第２の接合材の上面および前記第３の接合材の上面における第１の回路パターンと、前記第１の回路パターンの上面におけるコア材と、前記コア材の上面における第２の回路パターンと、前記第１の回路パターンから、前記コア材を介して前記第２の回路パターンに達するスルーホールと、前記スルーホールの内壁における導電性膜と、前記スルーホールの内部において、平面視で前記導電性膜に囲まれる断熱材とを備え、前記導電性膜は、前記第１の回路パターンと前記第２の回路パターンとを導通させる。このような構成によれば、過電流が流れた際に、第１の回路パターンと第２の回路パターンとを導通させている導電性膜の温度が局所的に上昇することによって短時間で溶断可能であるため、過電流が流れ込むことによる半導体装置の破壊を効果的に抑制することができる。
また、本願明細書に開示される技術の第２の態様は、絶縁基板の上面における第１の接合材と、前記絶縁基板の上面における第２の接合材と、前記第１の接合材の上面における半導体素子と、前記半導体素子の上面における第３の接合材と、前記第２の接合材の上面および前記第３の接合材の上面における第１の回路パターンと、前記第１の回路パターンの上面におけるコア材と、前記コア材の上面における第２の回路パターンと、前記第１の回路パターンから、前記コア材を介して前記第２の回路パターンに達するスルーホールと、前記スルーホールの内部における、ヒューズ機能を有する電子素子とを備え、前記電子素子は、前記第１の回路パターンと前記第２の回路パターンとを導通させる。このような構成によれば、過電流が流れた際に、第１の回路パターンと第２の回路パターンとを導通させている電子素子が短時間でヒューズ機能を発揮可能であるため、過電流が流れ込むことによる半導体装置の破壊を効果的に抑制することができる。
また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。 実施の形態に関する、半導体装置の構成の例を概略的に示す断面図である。
以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。また、それぞれの実施の形態によって生じる効果の例については、すべての実施の形態に関する説明の後でまとめて記述される。
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化が図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
また、以下に記載される説明において、「…の上面」または「…の下面」と記載される場合、対象となる構成要素の上面自体に加えて、および、対象となる構成要素の上面に他の構成要素が形成された状態も含むものとする。すなわち、たとえば、「甲の上面に設けられる乙」と記載される場合、甲と乙との間に別の構成要素「丙」が介在することを妨げるものではない。
また、以下に記載される説明において、「第１の」、または、「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
＜第１の実施の形態＞
以下、本実施の形態に関する半導体装置について説明する。
＜半導体装置の構成について＞
図１は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。図１に例が示されるように、半導体装置は、金属板２ｂと、金属板２ｂの上面に配置される絶縁シート２ｃと、絶縁シート２ｃの上面に配置される金属回路パターン２ａと、金属回路パターン２ａの上面にはんだなどである接合材６ａを介して配置される半導体素子１とを備える。ここで、絶縁基板２は、金属回路パターン２ａと、絶縁シート２ｃと、金属板２ｂとからなる。
また、半導体装置は、半導体素子１の上面においてはんだなどである接合材６ｂを介して、かつ、金属回路パターン２ａの上面においてはんだなどである接合材６ｃを介して配置される下面厚銅回路パターン３ｂと、下面厚銅回路パターン３ｂの上面に配置されるコア材３ｃと、コア材３ｃの上面に配置される上面厚銅回路パターン３ａとを備える。ここで、プリント基板３は、上面厚銅回路パターン３ａと、コア材３ｃと、下面厚銅回路パターン３ｂとからなる。
コア材３ｃは、ｆｌａｍｅ ｒｅｔａｒｄａｎｔ ｔｙｐｅ ４（ＦＲ４）相当の材料からなる。また、上面厚銅回路パターン３ａおよび下面厚銅回路パターン３ｂは、たとえば大電流用の回路パターンであり、たとえば厚さが０．３ｍｍ以上、かつ、０．５ｍｍ以下である銅から形成される。
また、半導体装置には、プリント基板３の上面厚銅回路パターン３ａと、コア材３ｃと、下面厚銅回路パターン３ｂとを貫通するスルーホール１００が形成される。スルーホール１００の平面視における形状は、円形状であってもよいし、多角形状であってもよい。また、スルーホール１００は、平面視において接合材６ｃと重なる位置に形成される。
そして、スルーホール１００の内壁には、銅からなる銅メッキ４が形成される。銅メッキ４は、上面厚銅回路パターン３ａと下面厚銅回路パターン３ｂとを導通させる。なお、銅メッキの厚さは、たとえば、０．０５ｍｍ以上、かつ、０．３ｍｍ以下である。また、スルーホール１００の内壁に形成される銅は、メッキ加工処理によって形成されたメッキに限られるものではなく、他の成膜法によって形成された銅膜であってもよい。
また、スルーホール１００の内部、すなわち、スルーホール１００内において平面視で銅メッキ４に囲まれる内部には、絶縁性、および、銅と比較して低い熱伝導性を有する樹脂材料５が充填される。なお、図１においては、樹脂材料５は、スルーホール１００の内部の全域に充填されているが、樹脂材料５は、スルーホール１００の内部のうちの少なくとも一部に充填されていればよい。
ここで、樹脂材料５は、たとえば、シリコーンゲル、エポキシ樹脂、フェノール樹脂、または、ポリ塩化ビニル（ｐｏｌｙｖｉｎｙｌ ｃｈｌｏｒｉｄｅ、すなわち、ＰＶＣ）などがある。
また、樹脂材料５が充填されているスルーホール１００の内部が空洞であってもよい。その場合、空気が絶縁性および断熱性を有する構造として機能する。
また、半導体装置は、平面視において絶縁基板２の周りを囲むケース７と、ケース７から延び出て配置され、かつ、下面厚銅回路パターン３ｂと外部とを電気的に接続する金属端子８ａと、ケース７から延び出て配置され、かつ、上面厚銅回路パターン３ａと外部とを電気的に接続する金属端子８ｂと、ケース７の内部に充填される封止材９とを備える。
ここで、封止材９は、樹脂材料５と同じ材料であってもよい。その場合、樹脂材料５をスルーホール１００の内部に充填する工程と封止材９をケース７内に充填する工程とを同一の工程とすることができるため、製造工程数を削減することができる。
上記の構成において、絶縁基板２およびプリント基板３は、接合材６ａまたは接合材６ｂを介して、半導体素子１と電気的および機械的に接合される。
また、上記の構成において、金属板２ｂの下面はケース７から露出している。また、金属端子８ａの端部および金属端子８ｂの端部も、ケース７から露出している。
なお、接合材６ｃは、金属回路パターン２ａの上面ではなく、半導体素子１の上面に形成されていてもよい。
＜第２の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の構成について＞
図２は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。図２に例が示されるように、半導体装置は、金属板２ｂと、絶縁シート２ｃと、金属回路パターン２ａと、半導体素子１と、下面厚銅回路パターン３ｂと、コア材３ｃと、上面厚銅回路パターン３ａとを備える。
また、半導体装置には、スルーホール１００が形成される。そして、スルーホール１００の内壁には、銅よりも低い融点を有する導電性材料２０がメッキされる。導電性材料２０は、上面厚銅回路パターン３ａと下面厚銅回路パターン３ｂとを導通させる。導電性材料２０は、たとえば、はんだ、アルミニウムまたは銀などを含むものである。
なお、スルーホール１００の内壁に形成される導電性材料２０は、メッキ加工処理によって形成されたメッキに限られるものではなく、他の成膜法によって形成された膜であってもよい。
また、スルーホール１００の内部、すなわち、スルーホール１００内において導電性材料２０に囲まれる内部には、絶縁性、および、低い熱伝導性を有する樹脂材料５が充填される。
また、半導体装置は、ケース７と、金属端子８ａと、金属端子８ｂと、封止材９とを備える。
＜第３の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の構成について＞
図３は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。図３に例が示されるように、半導体装置は、金属板２ｂと、絶縁シート２ｃと、金属回路パターン２ａと、半導体素子１と、下面厚銅回路パターン３ｂと、コア材３ｃと、上面厚銅回路パターン３ａとを備える。
また、半導体装置には、スルーホール１００が形成される。そして、スルーホール１００の内部には、ヒューズ機能を有する電子素子１０が配置される。
電子素子１０は、接合材１１ａを介して上面厚銅回路パターン３ａと電気的および機械的に接続される。また、電子素子１０は、接合材１１ｂを介して下面厚銅回路パターン３ｂと電気的および機械的に接続される。
電子素子１０は、たとえば、汎用品であるチップヒューズなどである。電子素子１０は、溶断可能な薄膜などであるヒューズ部材が内部に備えられており、接合材１１ａ、接合材１１ｂおよび当該ヒューズ部材を介して、上面厚銅回路パターン３ａおよび下面厚銅回路パターン３ｂが導通している。
そして、電子素子１０に過電流が流れると、電子素子１０におけるヒューズ部材が比較的短時間で溶断する。なお、ヒューズ部材が溶断するまでの時間は、ヒューズ部材の厚さおよび材料などを変更することによって調整可能である。
ここで、接合材１１ａおよび接合材１１ｂは、接合材６ａ、接合材６ｂおよび接合材６ｃと同じ材料であってもよい。
＜第４の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の構成について＞
図４は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。図４に例が示されるように、半導体装置は、金属板２ｂと、絶縁シート２ｃと、金属回路パターン２ａと、半導体素子１とを備える。
また、半導体装置は、半導体素子１の上面において接合材６ｂを介して、かつ、金属回路パターン２ａの上面においてはんだなどである接合材６ｄを介して配置される下面厚銅回路パターン３ｂと、コア材３ｃと、上面厚銅回路パターン３ａとを備える。
また、半導体装置には、スルーホール１００が形成される。スルーホール１００は、平面視において接合材６ｄとは重ならない位置に形成される。なお、図４においては、スルーホール１００は、平面視において接合材６ｄおよび半導体素子１とは重ならない位置に形成されているが、平面視において接合材６ｄとは重ならず、かつ、半導体素子１とは重なる位置に配置されていてもよい。
そして、スルーホール１００の内壁には、銅メッキ４が形成される。銅メッキ４は、上面厚銅回路パターン３ａと下面厚銅回路パターン３ｂとを導通させる。
また、スルーホール１００の内部、すなわち、スルーホール１００内において銅メッキ４に囲まれる内部には、絶縁性、および、低い熱伝導性を有する樹脂材料５が充填される。
また、半導体装置は、ケース７と、金属端子８ａと、金属端子８ｂと、封止材９とを備える。
＜第５の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の構成について＞
図５は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。図５に例が示されるように、半導体装置は、金属板２ｂと、絶縁シート２ｃと、金属回路パターン２ａと、半導体素子１とを備える。
また、半導体装置は、半導体素子１の上面において接合材６ｂを介して、かつ、金属回路パターン２ａの上面において接合材６ｄを介して配置される下面厚銅回路パターン３ｂと、コア材３ｃと、上面厚銅回路パターン３ａとを備える。
また、半導体装置には、スルーホール１００が形成される。スルーホール１００は、平面視において接合材６ｄとは重ならない位置に形成される。そして、スルーホール１００の内壁には、低い融点の導電性材料２０が形成される。導電性材料２０は、上面厚銅回路パターン３ａと下面厚銅回路パターン３ｂとを導通させる。
また、スルーホール１００の内部、すなわち、スルーホール１００内において導電性材料２０に囲まれる内部には、絶縁性、および、低い熱伝導性を有する樹脂材料５が充填される。
また、半導体装置は、ケース７と、金属端子８ａと、金属端子８ｂと、封止材９とを備える。
＜第６の実施の形態＞
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜半導体装置の構成について＞
図６は、本実施の形態に関する半導体装置の構成の例を概略的に示す断面図である。図６に例が示されるように、半導体装置は、金属板２ｂと、絶縁シート２ｃと、金属回路パターン２ａと、半導体素子１とを備える。
また、半導体装置は、半導体素子１の上面において接合材６ｂを介して、かつ、金属回路パターン２ａの上面において接合材６ｄを介して配置される下面厚銅回路パターン３ｂと、コア材３ｃと、上面厚銅回路パターン３ａとを備える。
また、半導体装置には、スルーホール１００が形成される。スルーホール１００は、平面視において接合材６ｄとは重ならない位置に形成される。そして、スルーホール１００の内部には、ヒューズ機能を有する電子素子１０が配置される。
電子素子１０は、接合材１１ａを介して上面厚銅回路パターン３ａと電気的および機械的に接続される。また、電子素子１０は、接合材１１ｂを介して下面厚銅回路パターン３ｂと電気的および機械的に接続される。
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、半導体装置は、第１の接合材と、第２の接合材と、半導体素子１と、第３の接合材と、第１の回路パターンと、コア材３ｃと、第２の回路パターンと、スルーホール１００と、導電性膜と、断熱材とを備える。ここで、第１の接合材は、たとえば、接合材６ａに対応するものである。また、第２の接合材は、たとえば、接合材６ｃおよび接合材６ｄのうちのいずれか１つに対応するものである。また、第３の接合材は、たとえば、接合材６ｂに対応するものである。また、第１の回路パターンは、たとえば、下面厚銅回路パターン３ｂに対応するものである。また、第２の回路パターンは、たとえば、上面厚銅回路パターン３ａに対応するものである。また、導電性膜は、たとえば、銅メッキ４および導電性材料２０に対応するものである。また、断熱材は、たとえば、樹脂材料５に対応するものである。接合材６ａは、絶縁基板２の上面に形成される。接合材６ｃは、絶縁基板２の上面に形成される。半導体素子１は、接合材６ａの上面に配置される。接合材６ｂは、半導体素子１の上面に形成される。下面厚銅回路パターン３ｂは、接合材６ｃの上面および接合材６ｂの上面に渡って配置される。コア材３ｃは、下面厚銅回路パターン３ｂの上面に配置される。上面厚銅回路パターン３ａは、コア材３ｃの上面に配置される。スルーホール１００は、下面厚銅回路パターン３ｂから、コア材３ｃを介して上面厚銅回路パターン３ａに達して形成される。銅メッキ４は、スルーホール１００の内壁に形成される。樹脂材料５は、スルーホール１００の内部において、平面視で銅メッキ４に囲まれて形成される。ここで、銅メッキ４は、下面厚銅回路パターン３ｂと上面厚銅回路パターン３ａとを導通させる。
このような構成によれば、過電流が流れた際に、下面厚銅回路パターン３ｂと上面厚銅回路パターン３ａとを導通させている銅メッキ４の温度が局所的に上昇することによって短時間で溶断可能であるため、過電流が流れ込むことによる半導体装置の破壊を効果的に抑制することができる。また、銅メッキ４は十分に薄膜であるため、たとえば、導電ポールがスルーホール内に配置される場合よりも短時間でヒューズ機能を発揮することができる。また、銅メッキ４は十分に薄膜であるため、比較的小さい電流量であっても、ヒューズ機能を発揮することができる。また、銅メッキ４はスルーホール１００の内壁に形成されるため、上面厚銅回路パターン３ａの有効エリアおよび下面厚銅回路パターン３ｂの有効エリアを減らさずに、半導体装置にヒューズ機能を備え付けることができる。また、スルーホール１００の内部が断熱材である樹脂材料５が充填されていることによって、銅メッキ４に熱が集中することが促進されるため、短時間でのヒューズ機能の発揮が実現される。
なお、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、下面厚銅回路パターン３ｂおよび上面厚銅回路パターン３ａは、厚さが０．３ｍｍ以上、かつ、０．５ｍｍ以下である銅からなる。このような構成によれば、大電流を流すパワー半導体装置などの用途に適用可能となる。
また、以上に記載された実施の形態によれば、導電性材料２０の融点は、銅の融点よりも低い。このような構成によれば、導電性材料２０が溶断するまでの時間が短くなるため、ヒューズ機能を発揮するまでの時間を短くすることができる。
また、以上に記載された実施の形態によれば、導電性材料２０は、アルミニウムまたは銀を含む。このような構成によれば、導電性材料２０が溶断するまでの時間が短くなるため、ヒューズ機能を発揮するまでの時間を短くすることができる。
また、以上に記載された実施の形態によれば、銅メッキ４の厚さは、０．０５ｍｍ以上、かつ、０．３ｍｍ以下である。このような構成によれば、銅メッキ４が十分に薄いため、過電流が流れた際に溶断するまでにかかる時間が短い。よって、ヒューズ機能が発揮されるまでの時間を短くすることができる。
また、以上に記載された実施の形態によれば、銅メッキ４は、メッキ加工によって形成されるメッキである。このような構成によれば、メッキ加工によって容易に薄膜を形成することができるため、ヒューズ機能が発揮されるまでの時間を短くすることができる。
また、以上に記載された実施の形態によれば、樹脂材料５の熱伝導率は、銅の熱伝導率よりも小さい。このような構成によれば、スルーホール１００の内部において、銅メッキ４に局所的に熱が集中するため、短時間で銅メッキ４を溶断させることができる。よって、ヒューズ機能が発揮されるまでの時間を短くすることができる。
また、以上に記載された実施の形態によれば、樹脂材料５は、シリコーンゲル、エポキシ樹脂、フェノール樹脂またはポリ塩化ビニルである。このような構成によれば、スルーホール１００の内部において、銅メッキ４に局所的に熱が集中するため、短時間で銅メッキ４を溶断させることができる。よって、ヒューズ機能が発揮されるまでの時間を短くすることができる。
また、以上に記載された実施の形態によれば、スルーホール１００は、平面視において接合材６ｃと重なる。このような構成によれば、過電流が流れた際に、下面厚銅回路パターン３ｂと上面厚銅回路パターン３ａとを導通させている銅メッキ４の温度が局所的に上昇することによって短時間で溶断可能であるため、過電流が流れ込むことによる半導体装置の破壊を効果的に抑制することができる。
また、以上に記載された実施の形態によれば、スルーホール１００は、平面視において接合材６ｄと重ならない。このような構成によれば、スルーホール１００から下面厚銅回路パターン３ｂおよび接合材６ｄを介して金属回路パターン２ａに至るまでの電流経路を長くすることによって、ヒューズ機能が発揮されるまでに金属回路パターン２ａに流れ込む電流の総量を減少させることができる。よって、半導体装置の破壊を効果的に抑制することができる。
また、以上に記載された実施の形態によれば、半導体装置は、接合材６ａと、接合材６ｃと、半導体素子１と、接合材６ｂと、下面厚銅回路パターン３ｂと、コア材３ｃと、上面厚銅回路パターン３ａと、スルーホール１００と、電子素子１０とを備える。接合材６ａは、絶縁基板２の上面に形成される。接合材６ｃは、絶縁基板２の上面に形成される。半導体素子１は、接合材６ａの上面に配置される。接合材６ｂは、半導体素子１の上面に形成される。下面厚銅回路パターン３ｂは、接合材６ｃの上面および接合材６ｂの上面に渡って配置される。コア材３ｃは、下面厚銅回路パターン３ｂの上面に配置される。上面厚銅回路パターン３ａは、コア材３ｃの上面に配置される。スルーホール１００は、下面厚銅回路パターン３ｂから、コア材３ｃを介して上面厚銅回路パターン３ａに達して形成される。電子素子１０は、スルーホール１００の内部に配置される。また、電子素子１０は、ヒューズ機能を有する。そして、電子素子１０は、下面厚銅回路パターン３ｂと上面厚銅回路パターン３ａとを導通させる。
このような構成によれば、過電流が流れた際に、下面厚銅回路パターン３ｂと上面厚銅回路パターン３ａとを導通させている電子素子１０が短時間でヒューズ機能を発揮可能であるため、過電流が流れ込むことによる半導体装置の破壊を効果的に抑制することができる。また、電子素子１０はスルーホール１００の内部に配置されるため、上面厚銅回路パターン３ａの有効エリアおよび下面厚銅回路パターン３ｂの有効エリアを減らさずに、半導体装置にヒューズ機能を備え付けることができる。また、電子素子１０を備える場合には、スルーホール１００の内壁に導電性膜を形成する必要がない。
なお、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。
したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態における構成要素と組み合わせる場合が含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
１ 半導体素子、２ 絶縁基板、２ａ 金属回路パターン、２ｂ 金属板、２ｃ 絶縁シート、３ プリント基板、３ａ 上面厚銅回路パターン、３ｂ 下面厚銅回路パターン、３ｃ コア材、４ 銅メッキ、５ 樹脂材料、６ａ，６ｂ，６ｃ，６ｄ，１１ａ，１１ｂ 接合材、７ ケース、８ａ，８ｂ 金属端子、９ 封止材、１０ 電子素子、２０ 導電性材料、１００ スルーホール。

Claims (14)

  1. 絶縁基板の上面における第１の接合材と、
    前記絶縁基板の上面における第２の接合材と、
    前記第１の接合材の上面における半導体素子と、
    前記半導体素子の上面における第３の接合材と、
    前記第２の接合材の上面および前記第３の接合材の上面における第１の回路パターンと、
    前記第１の回路パターンの上面におけるコア材と、
    前記コア材の上面における第２の回路パターンと、
    前記第１の回路パターンから、前記コア材を介して前記第２の回路パターンに達するスルーホールと、
    前記スルーホールの内壁における導電性膜と、
    前記スルーホールの内部において、平面視で前記導電性膜に囲まれる断熱材とを備え、
    前記導電性膜は、前記第１の回路パターンと前記第２の回路パターンとを導通させる、
    半導体装置。
  2. 前記第１の回路パターンおよび前記第２の回路パターンは、厚さが０．３ｍｍ以上、かつ、０．５ｍｍ以下である銅からなる、
    請求項１に記載の半導体装置。
  3. 前記導電性膜の融点は、銅の融点よりも低い、
    請求項１または請求項２に記載の半導体装置。
  4. 前記導電性膜は、アルミニウムまたは銀を含む、
    請求項１から請求項３のうちのいずれか１項に記載の半導体装置。
  5. 前記導電性膜の厚さは、０．０５ｍｍ以上、かつ、０．３ｍｍ以下である、
    請求項１から請求項４のうちのいずれか１項に記載の半導体装置。
  6. 前記導電性膜は、メッキ加工によって形成されるメッキである、
    請求項１から請求項５のうちのいずれか１項に記載の半導体装置。
  7. 前記断熱材の熱伝導率は、銅の熱伝導率よりも小さい、
    請求項１から請求項６のうちのいずれか１項に記載の半導体装置。
  8. 前記断熱材は、シリコーンゲル、エポキシ樹脂、フェノール樹脂またはポリ塩化ビニルである、
    請求項１から請求項７のうちのいずれか１項に記載の半導体装置。
  9. 前記スルーホールは、平面視において前記第２の接合材と重なる、
    請求項１から請求項８のうちのいずれか１項に記載の半導体装置。
  10. 前記スルーホールは、平面視において前記第２の接合材と重ならない、
    請求項１から請求項８のうちのいずれか１項に記載の半導体装置。
  11. 絶縁基板の上面における第１の接合材と、
    前記絶縁基板の上面における第２の接合材と、
    前記第１の接合材の上面における半導体素子と、
    前記半導体素子の上面における第３の接合材と、
    前記第２の接合材の上面および前記第３の接合材の上面における第１の回路パターンと、
    前記第１の回路パターンの上面におけるコア材と、
    前記コア材の上面における第２の回路パターンと、
    前記第１の回路パターンから、前記コア材を介して前記第２の回路パターンに達するスルーホールと、
    前記スルーホールの内部における、ヒューズ機能を有する電子素子とを備え、
    前記電子素子は、前記第１の回路パターンと前記第２の回路パターンとを導通させる、
    半導体装置。
  12. 前記第１の回路パターンおよび前記第２の回路パターンは、厚さが０．３ｍｍ以上、かつ、０．５ｍｍ以下である銅からなる、
    請求項１１に記載の半導体装置。
  13. 前記スルーホールは、平面視において前記第２の接合材と重なる、
    請求項１１または請求項１２に記載の半導体装置。
  14. 前記スルーホールは、平面視において前記第２の接合材と重ならない、
    請求項１１または請求項１２に記載の半導体装置。
JP2019005675A 2019-01-17 2019-01-17 半導体装置 Active JP7055109B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019005675A JP7055109B2 (ja) 2019-01-17 2019-01-17 半導体装置
US16/654,350 US11329012B2 (en) 2019-01-17 2019-10-16 Semiconductor device having a conductive film on an inner wall of a through hole
DE102020200196.0A DE102020200196A1 (de) 2019-01-17 2020-01-09 Halbleitervorrichtung
CN202010027903.4A CN111446230B (zh) 2019-01-17 2020-01-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019005675A JP7055109B2 (ja) 2019-01-17 2019-01-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2020113726A JP2020113726A (ja) 2020-07-27
JP7055109B2 true JP7055109B2 (ja) 2022-04-15

Family

ID=71402736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019005675A Active JP7055109B2 (ja) 2019-01-17 2019-01-17 半導体装置

Country Status (4)

Country Link
US (1) US11329012B2 (ja)
JP (1) JP7055109B2 (ja)
CN (1) CN111446230B (ja)
DE (1) DE102020200196A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444084B2 (ja) 2021-01-14 2024-03-06 三菱電機株式会社 半導体装置
JP7168828B2 (ja) * 2021-03-31 2022-11-10 株式会社Flosfia 半導体装置および半導体システム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050270A (ja) 2000-08-07 2002-02-15 Anzen Dengu Kk 温度ヒューズ
JP2011176215A (ja) 2010-02-25 2011-09-08 Hitachi Ltd 半導体装置およびその製造方法
JP2012516042A (ja) 2009-01-22 2012-07-12 インターナショナル・ビジネス・マシーンズ・コーポレーション ヒューズ式スルー・シリコン・ビアを有する３ｄチップ・スタック
JP2012212689A (ja) 2012-07-23 2012-11-01 Mitsubishi Electric Corp 遮断機構を有する電力用半導体装置
JP2014199955A (ja) 2014-07-28 2014-10-23 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP6029456B2 (ja) 2012-12-25 2016-11-24 株式会社ヴァレオジャパン 車両用空調装置
JP2017168590A (ja) 2016-03-15 2017-09-21 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629456A (ja) * 1992-07-11 1994-02-04 Hitachi Ltd 半導体装置
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
CN101840898A (zh) * 2004-02-04 2010-09-22 揖斐电株式会社 多层印刷电路板
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR101314713B1 (ko) * 2006-06-16 2013-10-07 신꼬오덴기 고교 가부시키가이샤 반도체 장치, 그 제조 방법, 및 기판
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP6364243B2 (ja) * 2013-08-07 2018-07-25 デクセリアルズ株式会社 保護素子及びバッテリパック

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050270A (ja) 2000-08-07 2002-02-15 Anzen Dengu Kk 温度ヒューズ
JP2012516042A (ja) 2009-01-22 2012-07-12 インターナショナル・ビジネス・マシーンズ・コーポレーション ヒューズ式スルー・シリコン・ビアを有する３ｄチップ・スタック
JP2011176215A (ja) 2010-02-25 2011-09-08 Hitachi Ltd 半導体装置およびその製造方法
JP2012212689A (ja) 2012-07-23 2012-11-01 Mitsubishi Electric Corp 遮断機構を有する電力用半導体装置
JP6029456B2 (ja) 2012-12-25 2016-11-24 株式会社ヴァレオジャパン 車両用空調装置
JP2014199955A (ja) 2014-07-28 2014-10-23 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP2017168590A (ja) 2016-03-15 2017-09-21 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN111446230B (zh) 2023-05-05
CN111446230A (zh) 2020-07-24
JP2020113726A (ja) 2020-07-27
US11329012B2 (en) 2022-05-10
US20200235060A1 (en) 2020-07-23
DE102020200196A1 (de) 2020-07-23

Similar Documents

Publication Publication Date Title
JP5183642B2 (ja) 半導体装置およびその製造方法
CN103582292B (zh) 印刷线路板、印刷电路板和印刷电路板制造方法
JP4735387B2 (ja) 面実装型電流ヒューズ
JP7055109B2 (ja) 半導体装置
KR101828189B1 (ko) 회로 보드 어셈블리, 냉각기 팬 모듈을 위한 제어 디바이스 및 방법
JP6716045B1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
JP2017208511A (ja) 配線基体の製造方法並びに配線基体及びそれを用いた発光装置。
US10109603B2 (en) Semiconductor device
JP4712449B2 (ja) メタルコア回路基板
TW201436667A (zh) 電路板
JP2006310277A (ja) チップ型ヒューズ
JP2002009217A (ja) 樹脂封止型半導体装置
JP2010287651A (ja) 半導体装置
JP6834775B2 (ja) 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法
JPH10134695A (ja) チップヒューズ及びその製造方法
JP6477105B2 (ja) 半導体装置
JP2006005107A (ja) 回路構成体
JP2009188005A (ja) 表面実装型半導体装置
CN209929256U (zh) 具有高导热基板的大电流熔断器
JP6311568B2 (ja) 電子装置
JP2010258335A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2002042632A (ja) 超小型ヒューズ及びその製造方法
CN110211852B (zh) 具有高导热基板的大电流熔断器及其制作方法
CN108231506B (zh) 小型熔断器及其制造方法
WO2017110540A1 (ja) 回路構成体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220405

R150 Certificate of patent or registration of utility model

Ref document number: 7055109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150