DE102020200196A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102020200196A1
DE102020200196A1 DE102020200196.0A DE102020200196A DE102020200196A1 DE 102020200196 A1 DE102020200196 A1 DE 102020200196A1 DE 102020200196 A DE102020200196 A DE 102020200196A DE 102020200196 A1 DE102020200196 A1 DE 102020200196A1
Authority
DE
Germany
Prior art keywords
circuit structure
semiconductor device
bonding material
hole
thick copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020200196.0A
Other languages
English (en)
Inventor
Takuya KITABAYASHI
Hiroshi Yoshida
Hidetoshi Ishibashi
Daisuke Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102020200196A1 publication Critical patent/DE102020200196A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fuses (AREA)

Abstract

Vorgesehen wird eine Technik, um eine Sicherungsfunktion in einer Halbleitervorrichtung in verhältnismäßig kurzer Zeit zu aktivieren. Die Halbleitervorrichtung umfasst ein zweites Bondingmaterial (6c), das auf der oberen Oberfläche des isolierenden Substrats (2) vorgesehen ist, ein drittes Bondingmaterial (6b), das auf einer oberen Oberfläche des Halbleiterelements (1) vorgesehen ist, ein Durchgangsloch (100), das sich von der ersten Schaltungsstruktur (3b) über das Kernmaterial (3c) zur zweiten Schaltungsstruktur (3a) erstreckt, einen leitfähigen Film (4), der auf einer Innenwand des Durchgangslochs vorgesehen ist, und ein wärmeisolierendes Material (5), das innerhalb des Durchgangslochs vorgesehen und in Draufsicht vom leitfähigen Film umgeben ist. Der leitfähige Film ermöglicht, dass die erste Schaltungsstruktur und die zweite Schaltungsstruktur leitfähig verbunden sind.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die in der vorliegenden Anmeldung offenbarte Technik bezieht sich auf eine Halbleitervorrichtung.
  • Beschreibung des allgemeinen Stands der Technik
  • In der in der offengelegten japanischen Patentanmeldung Nr. 2017-168590 offenbarten herkömmlichen Halbleitervorrichtung ist beispielsweise ein Sicherungsbauteil zwischen dem Inneren eines Durchgangslochs der Leiterplatte und einer in das Durchgangsloch eingesetzten leitfähigen Säule vorgesehen. Solch eine Konfiguration stellt eine Verbesserung der Betriebssicherheit der Halbleitervorrichtung sicher.
  • ZUSAMMENFASSUNG
  • In der in der offengelegten japanischen Patentanmeldung Nr. 2017-168590 offenbarten Konfiguration fungiert, da eine leitfähige Säule bei der Mitte des Durchgangslochs vorhanden ist, falls das Sicherungsbauteil nur teilweise geschmolzen wird, es nicht als Sicherung. Und da eine bestimmte Zeit erforderlich ist, bis das Sicherungsbauteil komplett schmilzt, war es schwierig, eine Sicherungsfunktion in kurzer Zeit zu aktivieren.
  • Die in der vorliegenden Anmeldung offenbarte Technik soll eine Technik, um die Sicherungsfunktion in einer Halbleitervorrichtung in einer verhältnismäßig kurzen Zeit zu aktivieren, vorsehen.
  • Der erste Aspekt der in der vorliegenden Anmeldung offenbarten Technologie umfasst ein erstes Bondingmaterial, das auf einer oberen Oberfläche eines isolierenden Substrats vorgesehen ist, ein zweites Bondingmaterial, das auf der oberen Oberfläche des isolierenden Substrats vorgesehen ist, ein Halbleiterelement, das auf einer oberen Oberfläche des ersten Bondingmaterials vorgesehen ist, ein drittes Bondingmaterial, das auf einer oberen Oberfläche des Halbleiterelements vorgesehen ist, eine erste Schaltungsstruktur, die auf der oberen Oberfläche des zweiten Bondingmaterials und einer oberen Oberfläche des dritten Bondingmaterials vorgesehen ist, ein Kernmaterial, das auf einer oberen Oberfläche der ersten Schaltungsstruktur vorgesehen ist, eine zweite Schaltungsstruktur, die auf einer oberen Oberfläche des Kernmaterials vorgesehen ist, ein Durchgangsloch, das sich von der ersten Schaltungsstruktur über das Kernmaterial zur zweiten Schaltungsstruktur erstreckt, einen leitfähigen Film, der auf einer Innenwand des Durchgangslochs vorgesehen ist, und ein wärmeisolierendes Material, das innerhalb des Durchgangslochs vorgesehen und in Draufsicht von dem leitfähigen Film umgeben ist. Der leitfähige Film schafft eine leitfähige Verbindung zwischen der ersten Schaltungsstruktur und der zweiten Schaltungsstruktur.
  • Der zweite Aspekt der in der vorliegenden Anmeldung offenbarten Technologie umfasst ein erstes Bondingmaterial, das auf einer oberen Oberfläche eines isolierenden Substrats vorgesehen ist, ein zweites Bondingmaterial, das auf der oberen Oberfläche des isolierenden Substrats vorgesehen ist, ein Halbleiterelement, das auf einer oberen Oberfläche des ersten Bondingmaterials vorgesehen ist, ein drittes Bondingmaterial, das auf einer oberen Oberfläche des Halbleiterelements vorgesehen ist, eine erste Schaltungsstruktur, die auf der oberen Oberfläche des zweiten Bondingmaterials und einer oberen Oberfläche des dritten Bondingmaterials vorgesehen ist, ein Kernmaterial, das auf einer oberen Oberfläche der ersten Schaltungsstruktur vorgesehen ist, eine zweite Schaltungsstruktur, die auf einer oberen Oberfläche des Kernmaterials vorgesehen ist, ein Durchgangsloch, das sich von der ersten Schaltungsstruktur über das Kernmaterial zur zweiten Schaltungsstruktur erstreckt, und ein elektronisches Element, das innerhalb des Durchgangslochs vorgesehen ist und eine Sicherungsfunktion hat. Das elektronische Element schafft eine leitfähige Verbindung zwischen der ersten Schaltungsstruktur und der zweiten Schaltungsstruktur.
  • Gemäß dem ersten Aspekt der in der vorliegenden Anmeldung offenbarten Technologie nimmt, wenn ein Überstrom fließt, die Temperatur des leitfähigen Films, der eine leitfähige Verbindung zwischen der ersten Schaltungsstruktur und der zweiten Schaltungsstruktur schafft, lokal zu, was ein Schmelzen in kurzer Zeit sicherstellt. Daher wird die Zerstörung der Halbleitervorrichtung aufgrund des darin fließenden Überstroms effektiv unterdrückt.
  • Gemäß dem zweiten Aspekt der in der vorliegenden Anmeldung offenbarten Technologie kann, wenn ein Überstrom fließt, das elektronische Element, das eine leitfähige Verbindung zwischen der ersten Schaltungsstruktur und der zweiten Schaltungsstruktur schafft, die Sicherungsfunktion in kurzer Zeit aktivieren. Daher wird die Zerstörung der Halbleitervorrichtung aufgrund des darin fließenden Überstroms effektiv unterdrückt.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform schematisch veranschaulicht;
    • 2 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform schematisch veranschaulicht;
    • 3 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform schematisch veranschaulicht;
    • 4 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform schematisch veranschaulicht;
    • 5 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform schematisch veranschaulicht; und
    • 6 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform schematisch veranschaulicht.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden unter Bezugnahme auf die beiliegenden Zeichnungen Ausführungsformen beschrieben. In den folgenden Ausführungsformen werden zur Beschreibung der Technik auch detaillierte Merkmale und dergleichen veranschaulicht; diese sind jedoch bloße Beispiele, und alle von ihnen sind nicht notwendigerweise wesentliche Merkmale für eine Umsetzung von Ausführungsformen. Und das Beispiel des von jeder Ausführungsform gezeigten Effekts wird nach der Beschreibung aller Ausführungsformen zusammenfassend beschrieben.
  • Es sollte besonders erwähnt werden, dass die Zeichnungen schematisch veranschaulicht sind und daher die Konfiguration geeignet weggelassen oder vereinfacht ist, um die Beschreibung zu erleichtern. Die wechselseitige Beziehung zwischen Größen und Positionen in Konfigurationen und dergleichen, die in verschiedenen Zeichnungen veranschaulicht sind, sind ebenfalls nicht notwendigerweise genau beschrieben und können gegebenenfalls geändert werden. Außerdem kann in den Zeichnungen wie etwa Draufsichten, die keine Querschnittsansichten sind, eine Schraffur angegeben sein, um ein Verständnis der Inhalte der Ausführungsformen zu erleichtern.
  • Außerdem werden in der folgenden Beschreibung die gleichen Komponenten mit den gleichen Bezugsziffern bezeichnet, und deren Namen und Funktionen sind ebenfalls ähnlich. Dementsprechend können deren Beschreibungen weggelassen werden, um Redundanz zu vermeiden.
  • In der im Folgenden gegebenen Beschreibung werden, selbst wenn Begriffe verwendet werden, die spezifische Positionen und Richtungen spezifizieren, wie etwa „nach oben“, „tief“, „links“, „rechts“, „seitlich“, „Boden“, „vorne“ und „hinten“, diese Begriffe der Zweckmäßigkeit halber verwendet, um ein einfaches Verständnis der Inhalte von Ausführungsformen zu erleichtern, und haben keinen Bezug zur Richtung in einer tatsächlichen Umsetzung.
  • In der folgenden Beschreibung ist außerdem, falls „die obere Oberfläche von ...“ oder „die untere Oberfläche von ...“ beschrieben wird, zusätzlich zur oberen Oberfläche der Komponente von Interesse selbst auch ein Zustand eingeschlossen, in dem andere Komponenten auf der oberen Oberfläche ausgebildet sind. Das heißt, wenn beispielswiese ein „auf der oberen Oberfläche von A vorgesehenes B“ beschrieben wird, schließt dies die Einfügung einer anderen Komponente „C“ zwischen A und B nicht aus.
  • Ferner können in der folgenden Beschreibung, selbst wenn Ordnungszahlen wie etwa „erster“ oder „zweiter“ angegeben werden, die Begriffe verwendet werden, um ein Verständnis von Ausführungsformen zu erleichtern, und daher schränkt die Verwendung der Ordnungszahlen die Angabe der Ordnungszahlen nicht auf eine Reihenfolge ein.
  • <Ausführungsform 1 >
  • Im Folgenden wird eine Halbleitervorrichtung gemäß einer Ausführungsform 1 beschrieben.
  • <Konfiguration einer Halbleitervorrichtung>
  • 1 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß der Ausführungsform 1 schematisch veranschaulicht. Wie in 1 veranschaulicht ist, umfasst die Halbleitervorrichtung eine Metallplatte 2b, eine isolierende Lage 2c, die auf der oberen Oberfläche der Metallplatte 2b angeordnet ist, eine Metallschaltungsstruktur 2a, die auf der oberen Oberfläche der isolierenden Lage 2c angeordnet ist, und ein Halbleiterelement 1, das über ein Bondingmaterial 6a wie etwa ein Lötmetall auf der oberen Oberfläche der Struktur 2a angeordnet ist. Ein isolierendes Substrat 2 umfasst hierbei die Metallschaltungsstruktur 2a, eine isolierende Lage 2c und die Metallplatte 2b.
  • Außerdem enthält die Halbleitervorrichtung eine unterseitige dicke Kupferschaltungsstruktur 3b, die über das Bondingmaterial 6b wie etwa ein Lötmetall auf der oberen Oberfläche des Halbleiterelements 1 und über ein Bondingmaterial 6c wie etwa ein Lötmetall auf der oberen Oberfläche der Metallschaltungsstruktur 2a angeordnet ist, ein Kernmaterial 3c, das auf der oberen Oberfläche der unterseitigen dicken Kupferschaltungsstruktur 3b angeordnet ist, und eine oberseitige dicke Kupferschaltungsstruktur 3a, die auf der oberen Oberfläche des Kernmaterials 3c angeordnet ist. Eine Leiterplatte 3 umfasst hierbei die oberseitige dicke Kupferschaltungsstruktur 3a, das Kernmaterial 3c und die unterseitige dicke Kupferschaltungsstruktur 3b.
  • Das Kernmaterial 3c besteht aus einem Material, das einem Flammschutztyp 4 (FR4) äquivalent ist. Die oberseitige dicke Kupferschaltungsstruktur 3a und die unterseitige dicke Kupferschaltungsstruktur 3b sind beispielsweise Schaltungsstrukturen für einen großen Strom und sind zum Beispiel aus Kupfer mit einer Dicke von 0,3 mm oder mehr und 0,5 mm oder weniger gebildet.
  • In der Halbleitervorrichtung ist ein Durchgangsloch 100 ausgebildet, das die oberseitige dicke Kupferschaltungsstruktur 3a, das Kernmaterial 3c und die unterseitige dicke Kupferschaltungsstruktur 3b der Leiterplatte 3 durchdringt. Die Form des Durchgangslochs 100 in Draufsicht kann eine kreisförmige Form oder eine polygonale Form sein. Und das Durchgangsloch 100 ist an einer das Bondingmaterial 6c in Draufsicht überlappenden Position ausgebildet.
  • Und auf der Innenwand des Durchgangslochs 100 ist eine aus Kupfer bestehende Kupferplattierung 4 ausgebildet. Die Kupferplattierung 4 schafft eine leitfähige Verbindung zwischen der oberseitigen dicken Kupferschaltungsstruktur 3a und der unterseitigen dicken Kupferschaltungsstruktur 3b. Es sollte besonders erwähnt werden, dass die Kupferplattierung beispielsweise eine Dicke von 0,3 mm oder mehr und 0,5 mm oder weniger hat. Ferner ist das auf der Innenwand des Durchgangslochs 100 ausgebildete Kupfer nicht auf eine mittels eines Plattierungsprozesses gebildete Plattierung beschränkt und kann ein mittels eines anderen Filmbildungsverfahrens gebildeter Kupferfilm sein.
  • Ferner ist das Innere des Durchgangslochs 100, das heißt, das von der Kupferplattierung 4 in Draufsicht umgebene Innere im Durchgangsloch 100, mit einem Harzmaterial 5 mit einer isolierenden Eigenschaft und einer geringeren Wärmeleitfähigkeit als derjenigen von Kupfer gefüllt. Man beachte, dass in 1, obgleich das Harzmaterial 5 ganz in das Innere des Durchgangslochs 100 gefüllt ist, das Harzmaterial 5 in zumindest einen Teil des Inneren des Durchgangslochs 100 gefüllt sein kann.
  • Das Harzmaterial 5 umfasst hier beispielsweise ein Silikongel, ein Epoxidharz, ein Phenolharz oder Polyvinylchlorid (d.h. PVC).
  • Ferner kann das Innere des Durchgangslochs 100, das mit dem Harzmaterial 5 gefüllt ist, ein Hohlraum sein. In diesem Fall dient er als Struktur, wo Luft eine isolierende Eigenschaft und eine wärmeisolierende Eigenschaft hat.
  • Die Halbleitervorrichtung umfasst auch ein Gehäuse 7, das das isolierende Substrat 2 in Draufsicht umgibt, einen Metallanschluss 8a, der sich aus dem Gehäuse 7 erstreckt und der die unterseitige dicke Kupferschaltungsstruktur 3b und das Äußere elektrisch verbindet, einen Metallanschluss 8b, der sich aus dem Gehäuse 7 erstreckt und die oberseitige dicke Kupferschaltungsstruktur 3a und das Äußere elektrisch verbindet, und ein Versiegelungsmaterial 9, das das Innere des Gehäuses 7 füllt.
  • Das Versiegelungsmaterial 9 kann hier das gleiche Material wie das Harzmaterial 5 sein. In diesem Fall können der Prozess zum Füllen des Harzmaterials 5 in das Durchgangsloch 100 und der Prozess zum Füllen des Versiegelungsmaterials 9 in das Gehäuse 7 der gleiche Prozess sein, so dass die Anzahl an Herstellungsprozessen reduziert werden kann.
  • In der obigen Konfiguration sind das isolierende Substrat 2 und die Leiterplatte 3 über das Bondingmaterial 6a oder das Bondingmaterial 6b elektrisch und mechanisch an das Halbleiterelement 1 gebondet.
  • In der obigen Konfiguration ist die untere Oberfläche der Metallplatte 2b auch aus dem Gehäuse 7 freigelegt. Der Endteilbereich des Metallanschlusses 8a und der Endteilbereich des Metallanschlusses 8b sind ebenfalls aus dem Gehäuse 7 freigelegt.
  • Man beachte, dass das Bondingmaterial 6c nicht auf der oberen Oberfläche der Metallschaltungsstruktur 2a, sondern auf der oberen Oberfläche des Halbleiterelements 1 ausgebildet sein kann.
  • <Ausführungsform 2>
  • Im Folgenden wird eine Halbleitervorrichtung gemäß einer Ausführungsform 2 beschrieben. In der folgenden Beschreibung sind die gleichen Komponenten in der oben beschriebenen Ausführungsform in den Zeichnungen mit den gleichen Bezugsziffern veranschaulicht, und deren detaillierte Beschreibung wird entsprechend weggelassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • 2 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß der Ausführungsform 2 schematisch veranschaulicht. Wie in 2 veranschaulicht ist, umfasst die Halbleitervorrichtung eine Metallplatte 2b, eine isolierende Lage 2c, eine Metallschaltungsstruktur 2a, ein Halbleiterelement 1, eine unterseitige dicke Kupferschaltungsstruktur 3b, ein Kernmaterial 3c und eine oberseitige dicke Kupferschaltungsstruktur 3a.
  • In der Halbleitervorrichtung ist auch ein Durchgangsloch 100 ausgebildet. Und die Innenwand des Durchgangslochs 100 ist mit einem leitfähigen Material 20 mit einem niedrigeren Schmelzpunkt als demjenigen von Kupfer plattiert. Das leitfähige Material 20 schafft eine leitfähige Verbindung zwischen der oberseitigen dicken Kupferschaltungsstruktur 3a und der unterseitigen dicken Kupferschaltungsstruktur 3b. Das leitfähige Material 20 enthält zum Beispiel ein Lötmetall, Aluminium, Silber oder dergleichen.
  • Ferner ist das auf der Innenwand des Durchgangslochs 100 ausgebildete leitfähige Material 20 nicht auf eine mittels eines Plattierungsprozesses gebildete Plattierung beschränkt und kann ein mittels eines anderen Filmbildungsverfahrens gebildeter Film sein.
  • Das Innere des Durchgangslochs 100, das heißt, das von dem leitfähigen Material 20 im Durchgangsloch 100 umgebene Innere, ist ferner mit einem Harzmaterial 5 mit einer isolierenden Eigenschaft und einer geringen Wärmeleitfähigkeit gefüllt.
  • Die Halbleitervorrichtung umfasst auch ein Gehäuse 7, einen Metallanschluss 8a, einen Metallanschluss 8b und ein Versiegelungsmaterial 9.
  • <Ausführungsform 3>
  • Im Folgenden wird eine Halbleitervorrichtung gemäß einer Ausführungsform 3 beschrieben. In der folgenden Beschreibung sind die gleichen Komponenten in den oben beschriebenen Ausführungsformen in den Zeichnungen mit den gleichen Bezugsziffern veranschaulicht, und deren detaillierte Beschreibung wird entsprechend weggelassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • 3 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß der Ausführungsform 3 schematisch veranschaulicht. Wie in 3 veranschaulicht ist, umfasst die Halbleitervorrichtung eine Metallplatte 2b, eine isolierende Lage 2c, eine Metallschaltungsstruktur 2a, ein Halbleiterelement 1, eine unterseitige dicke Kupferschaltungsstruktur 3b, ein Kernmaterial 3c und eine oberseitige dicke Kupferschaltungsstruktur 3a.
  • In der Halbleitervorrichtung ist auch ein Durchgangsloch 100 ausgebildet. Innerhalb des Durchgangslochs 100 ist ein elektronisches Element 10 mit einer Sicherungsfunktion angeordnet.
  • Das elektronische Element 10 ist über ein Bondingmaterial 11a mit der oberseitigen dicken Kupferschaltungsstruktur 3a elektrisch und mechanisch verbunden. Das elektronische Element 10 ist über ein Bondingmaterial 11b auch mit der unterseitigen dicken Kupferschaltungsstruktur 3b elektrisch und mechanisch verbunden.
  • Das elektronische Element 10 enthält zum Beispiel eine Chip-Sicherung, die ein Standardprodukt ist. Das elektronische Element 10 ist mit einem Sicherungsbauteil wie etwa einem schmelzbaren dünnen Film versehen und schafft über das Bondingmaterial 11 a, das Bondingmaterial 11b und das Sicherungsbauteil eine leitfähige Verbindung zwischen der oberseitigen dicken Kupferschaltungsstruktur 3a und der unterseitigen dicken Kupferschaltungsstruktur 3b.
  • Und wenn ein Überstrom durch das elektronische Element 10 fließt, schmilzt das Sicherungsbauteil im elektronischen Element 10 in verhältnismäßig kurzer Zeit. Die Zeit, bis das Sicherungsbauteil schmilzt, ist durch Ändern der Dicke und des Materials des Sicherungsbauteils einstellbar.
  • Das Bondingmaterial 11a und das Bondingmaterial 11b können hier das gleiche Material wie das Bondingmaterial 6a, das Bondingmaterial 6b und das Bondingmaterial 6c sein.
  • <Ausführungsform 4>
  • Im Folgenden wird eine Halbleitervorrichtung gemäß einer Ausführungsform 4 beschrieben. In der folgenden Beschreibung sind die gleichen Komponenten in den oben beschriebenen Ausführungsformen in den Zeichnungen mit den gleichen Bezugsziffern veranschaulicht, und deren detaillierte Beschreibung wird entsprechend weggelassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • 4 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß der Ausführungsform 4 schematisch veranschaulicht. Wie in 4 veranschaulicht ist, umfasst die Halbleitervorrichtung eine Metallplatte 2b, eine isolierende Lage 2c, eine Metallschaltungsstruktur 2a und ein Halbleiterelement 1.
  • Außerdem umfasst die Halbleitervorrichtung eine unterseitige dicke Kupferschaltungsstruktur 3b, ein Kernmaterial 3c und eine oberseitige dicke Kupferschaltungsstruktur 3a, die über das Bondingmaterial 6b auf der oberen Oberfläche des Halbleiterelements 1 und über ein Bondingmaterial 6d wie etwa ein Lötmetall auf der oberen Oberfläche der Metallschaltungsstruktur 2a angeordnet sind.
  • In der Halbleitervorrichtung ist auch ein Durchgangsloch 100 ausgebildet. Das Durchgangsloch 100 ist auch an einer das Bondingmaterial 6c in Draufsicht nicht überlappenden Position ausgebildet. Es sollte besonders erwähnt werden, dass in 4, obwohl das Durchgangsloch 100 an einer das Bondingmaterial 6d und das Halbleiterelement 1 in Draufsicht nicht überlappenden Position ausgebildet ist, das Durchgangsloch 100 an einer Position angeordnet sein kann, die das Bondingmaterial 6d nicht überlappt, aber das Halbleiterelement 1 überlappt.
  • Und auf der Innenwand des Durchgangslochs 100 ist eine Kupferplattierung 4 ausgebildet. Die Kupferplattierung 4 schafft eine leitfähige Verbindung zwischen der oberseitigen dicken Kupferschaltungsstruktur 3a und der unterseitigen dicken Kupferschaltungsstruktur 3b.
  • Ferner ist das Innere des Durchgangslochs 100, das heißt, das von der Kupferplattierung 4 im Durchgangsloch 100 umgebene Innere, mit einem Harzmaterial 5 mit einer isolierenden Eigenschaft und einer geringen Wärmeleitfähigkeit gefüllt.
  • Die Halbleitervorrichtung umfasst auch ein Gehäuse 7, einen Metallanschluss 8a, einen Metallanschluss 8b und ein Versiegelungsmaterial 9.
  • <Ausführungsform 5>
  • Im Folgenden wird eine Halbleitervorrichtung gemäß einer Ausführungsform 5 beschrieben. In der folgenden Beschreibung sind die gleichen Komponenten in den oben beschriebenen Ausführungsformen in den Zeichnungen mit den gleichen Bezugsziffern veranschaulicht, und deren detaillierte Beschreibung wird entsprechend weggelassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • 5 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß der Ausführungsform 5 schematisch veranschaulicht. Wie in 5 veranschaulicht ist, umfasst die Halbleitervorrichtung eine Metallplatte 2b, eine isolierende Lage 2c, eine Metallschaltungsstruktur 2a und ein Halbleiterelement 1.
  • Außerdem umfasst die Halbleitervorrichtung eine unterseitige dicke Kupferschaltungsstruktur 3b, ein Kernmaterial 3c und eine oberseitige dicke Kupferschaltungsstruktur 3a, die über das Bondingmaterial 6b auf der oberen Oberfläche des Halbleiterelements 1 und über ein Bondingmaterial 6d auf der oberen Oberfläche der Metallschaltungsstruktur 2a angeordnet sind.
  • In der Halbleitervorrichtung ist auch ein Durchgangsloch 100 ausgebildet. Das Durchgangsloch 100 ist auch an einer das Bondingmaterial 6d in Draufsicht nicht überlappenden Position ausgebildet. Und ein leitfähiges Material 20 mit einem niedrigeren Schmelzpunkt ist an der Innenwand des Durchgangslochs 100 ausgebildet. Das leitfähige Material 20 schafft eine leitfähige Verbindung zwischen der oberseitigen dicken Kupferschaltungsstruktur 3a und der unterseitigen dicken Kupferschaltungsstruktur 3b.
  • Das Innere des Durchgangslochs 100, das heißt, das vom leitfähigen Material 20 im Durchgangsloch 100 umgebene Innere, ist ferner mit einem Harzmaterial 5 mit einer isolierenden Eigenschaft und einer geringen Wärmeleitfähigkeit gefüllt.
  • Die Halbleitervorrichtung umfasst auch ein Gehäuse 7, einen Metallanschluss 8a, einen Metallanschluss 8b und ein Versiegelungsmaterial 9.
  • <Ausführungsform 6>
  • Im Folgenden wird eine Halbleitervorrichtung gemäß einer Ausführungsform 6 beschrieben. In der folgenden Beschreibung sind die gleichen Komponenten in den oben beschriebenen Ausführungsformen in den Zeichnungen mit den gleichen Bezugsziffern veranschaulicht, und deren detaillierte Beschreibung wird entsprechend weggelassen.
  • <Konfiguration einer Halbleitervorrichtung>
  • 6 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß der Ausführungsform 6 schematisch veranschaulicht. Wie in 6 veranschaulicht ist, umfasst die Halbleitervorrichtung eine Metallplatte 2b, eine isolierende Lage 2c, eine Metallschaltungsstruktur 2a und ein Halbleiterelement 1.
  • Außerdem umfasst die Halbleitervorrichtung eine unterseitige dicke Kupferschaltungsstruktur 3b, ein Kernmaterial 3c und eine oberseitige dicke Kupferschaltungsstruktur 3a, die über das Bondingmaterial 6b auf der oberen Oberfläche des Halbleiterelements 1 und über ein Bondingmaterial 6d auf der oberen Oberfläche der Metallschaltungsstruktur 2a angeordnet sind.
  • In der Halbleitervorrichtung ist auch ein Durchgangsloch 100 ausgebildet. Das Durchgangsloch 100 ist ebenfalls an einer das Bondingmaterial 6d in Draufsicht nicht überlappenden Position ausgebildet. Innerhalb des Durchgangslochs 100 ist ein elektronisches Element 10 mit einer Sicherungsfunktion angeordnet.
  • Das elektronische Element 10 ist über ein Bondingmaterial 11a mit der oberseitigen dicken Kupferschaltungsstruktur 3a elektrisch und mechanisch verbunden. Das elektronische Element 10 ist über ein Bondingmaterial 11b auch mit der unterseitigen dicken Kupferschaltungsstruktur 3b elektrisch und mechanisch verbunden.
  • <Effekte der oben beschriebenen Ausführungsformen>
  • Als Nächstes werden Beispiele von Effekten der oben beschriebenen Ausführungsformen beschrieben. Es sollte besonders erwähnt werden, dass in der folgenden Beschreibung Effekte basierend auf den spezifischen Konfigurationen beschrieben werden, die als die Beispiele in den oben beschriebenen Ausführungsformen veranschaulicht wurden. Innerhalb des Umfangs der ähnlichen Effekte können jedoch solche Konfigurationen durch andere, als Beispiele in der vorliegenden Anmeldung veranschaulichte spezifische Konfigurationen ersetzt werden.
  • Und die Ersetzung kann über eine Vielzahl von Ausführungsformen umgesetzt werden. Das heißt, jede der mit den Beispielen in den entsprechenden Ausführungsformen veranschaulichten Konfigurationen kann untereinander kombiniert werden, um die ähnlichen Effekte zu erzeugen.
  • Gemäß den oben beschriebenen Ausführungsformen umfasst die Halbleitervorrichtung ein erstes Bondingmaterial, ein zweites Bondingmaterial, ein Halbleiterelement 1, ein drittes Bondingmaterial, eine erste Schaltungsstruktur, ein Kernmaterial 3c, eine zweite Schaltungsstruktur, ein Durchgangsloch 100, einen leitfähigen Film und ein wärmeisolierendes Material. Das erste Bondingmaterial entspricht hier beispielsweise dem Bondingmaterial 6a. Das zweite Bondingmaterial entspricht hierbei zum Beispiel einem beliebigen des Bondingmaterials 6c und des Bondingmaterials 6d. Das dritte Bondingmaterial entspricht hier beispielsweise dem Bondingmaterial 6b. Die erste Schaltungsstruktur entspricht hierbei zum Beispiel der unterseitigen dicken Kupferschaltungsstruktur 3b. Die zweite Schaltungsstruktur entspricht hierbei beispielsweise der oberseitigen dicken Kupferschaltungsstruktur 3a. Der leitfähige Film entspricht hier beispielsweise der Kupferplattierung 4 und dem leitfähigen Material 20. Das wärmeisolierende Material entspricht hier beispielsweise dem Harzmaterial 5. Das Bondingmaterial 6a ist auf der oberen Oberfläche des isolierenden Substrats 2 ausgebildet. Das Bondingmaterial 6c ist auf der oberen Oberfläche des isolierenden Substrats 2 ausgebildet. Das Halbleiterelement 1 ist auf der oberen Oberfläche des Bondingmaterials 6a angeordnet. Das Bondingmaterial 6b ist auf der oberen Oberfläche des Halbleiterelements 1 ausgebildet. Die unterseitige dicke Kupferschaltungsstruktur 3b ist über der oberen Oberfläche des Bondingmaterials 6c und der oberen Oberfläche des Bondingmaterials 6b angeordnet. Das Kernmaterial 3c ist auf der oberen Oberfläche der unterseitigen dicken Kupferschaltungsstruktur 3b angeordnet. Die oberseitige dicke Kupferschaltungsstruktur 3a ist auf der oberen Oberfläche des Kernmaterials 3c angeordnet. Das Durchgangsloch 100 ist so ausgebildet, dass sich das Durchgangsloch 100 von der unterseitigen dicken Kupferschaltungsstruktur 3b über das Kernmaterial 3c zur oberseitigen dicken Kupferschaltungsstruktur 3a erstreckt. Die Kupferplattierung 4 ist auf der Innenwand des Durchgangslochs 100 ausgebildet. Das Harzmaterial 5 ist innerhalb des Durchgangslochs 100 ausgebildet und in Draufsicht von der Kupferplattierung 4 umgeben. Die Kupferplattierung 4 schafft hierbei eine leitfähige Verbindung zwischen der unterseitigen dicken Kupferschaltungsstruktur 3b und der oberseitigen dicken Kupferschaltungsstruktur 3a.
  • Gemäß solch einer Konfiguration nimmt, wenn ein Überstrom fließt, die Temperatur der Kupferplattierung 4, die eine leitfähige Verbindung zwischen der unterseitigen dicken Kupferschaltungsstruktur 3b und der oberseitigen dicken Kupferschaltungsstruktur 3a schafft, lokal zu, was ein Schmelzen in kurzer Zeit sicherstellt. Daher wird die Zerstörung der Halbleitervorrichtung aufgrund des darin fließenden Überstroms effektiv unterdrückt. Da die Kupferplattierung 4 ausreichend dünn ist, kann ferner die Sicherungsfunktion in einer kürzeren Zeit aktiviert werden, als wenn beispielsweise ein leitfähiger Stab im Durchgangsloch angeordnet ist. Da die Kupferplattierung 4 ausreichend dünn ist, kann ferner die Sicherungsfunktion sogar mit einer verhältnismäßig kleinen Stromstärke aktiviert werden. Da die Kupferplattierung 4 auf der Innenwand des Durchgangslochs 100 ausgebildet ist, wird ferner das Vorsehen einer Sicherungsfunktion in der Halbleitervorrichtung ohne Reduzieren der effektiven Fläche der oberseitigen dicken Kupferschaltungsstruktur 3a und der effektiven Fläche der unterseitigen dicken Kupferschaltungsstruktur 3b sichergestellt. Da das Innere des Durchgangslochs 100 mit dem Harzmaterial 5, das ein wärmeisolierendes Material ist, gefüllt ist, wird außerdem eine Konzentration von Wärme auf der Kupferplattierung 4 gefördert, so dass die Sicherungsfunktion in kurzer Zeit aktiviert werden kann.
  • Es sollte besonders erwähnt werden, dass selbst in dem Fall, in dem der oben beschriebenen Konfiguration zumindest eine der anderen Konfigurationen mit Ausnahme der in der Anmeldung veranschaulichten Konfigurationen geeignet hinzugefügt wird, das heißt, andere Konfigurationen mit Ausnahme der in der Anmeldung veranschaulichten Konfigurationen, auf welche nicht als oben beschriebene Konfigurationen verwiesen wird, geeignet hinzugefügt werden, die ähnlichen Effekte erzeugt werden können.
  • Gemäß den oben beschriebenen Ausführungsformen bestehen ferner die unterseitige dicke Kupferschaltungsstruktur 3b und die oberseitige dicke Kupferschaltungsstruktur 3a aus Kupfer mit einer Dicke von 0,3 mm oder mehr und 0,5 mm oder weniger. Gemäß solch einer Konfiguration wird eine Anwendung für Nutzungen für eine Leistungs-Halbleitervorrichtung oder dergleichen, durch die ein großer Strom fließt, sichergestellt.
  • Gemäß den oben beschriebenen Ausführungsformen ist ferner der Schmelzpunkt des leitfähigen Materials 20 niedriger als der Schmelzpunkt von Kupfer. Gemäß solch einer Konfiguration kann, da die Zeit, bis das leitfähige Material 20 geschmolzen ist, verkürzt wird, die Zeit, bis die Sicherungsfunktion aktiviert wird, verkürzt werden.
  • Gemäß den oben beschriebenen Ausführungsformen enthält ferner das leitfähige Material 20 Aluminium oder Silber. Entsprechend solch einer Konfiguration kann, da die Zeit, bis das leitfähige Material 20 geschmolzen ist, verkürzt wird, die Zeit, bis die Sicherungsfunktion aktiviert wird, verkürzt werden.
  • Ferner hat gemäß der oben beschriebenen Ausführungsform die Kupferplattierung 4 eine Dicke von 0,05 mm oder mehr und 0,3 mm oder weniger. Gemäß solch einer Konfiguration ist, da die Kupferplattierung 4 ausreichend dünn ist, die Zeit, die zum Schmelzen erforderlich ist, wenn ein Überstrom fließt, kurz. Deshalb kann die Zeit, bis die Sicherungsfunktion aktiviert wird, verkürzt werden.
  • Gemäß der oben beschriebenen Ausführungsform ist die Kupferplattierung 4 ferner eine mittels eines Plattierungsprozesses gebildete Plattierung. Entsprechend solch einer Konfiguration kann ein dünner Film mittels des Plattierungsprozesses leicht gebildet werden; daher kann die Zeit, bis die Sicherungsfunktion aktiviert wird, verkürzt werden.
  • Entsprechend den oben beschriebenen Ausführungsformen ist ferner die Wärmeleitfähigkeit des Harzmaterials 5 geringer als die Wärmeleitfähigkeit von Kupfer. Gemäß solch einer Konfiguration wird im Inneren des Durchgangslochs 100 Wärme lokal auf der Kupferplattierung 4 konzentriert; daher kann die Kupferplattierung 4 in kurzer Zeit geschmolzen werden. Deshalb kann die Zeit, bis die Sicherungsfunktion aktiviert wird, verkürzt werden.
  • Gemäß den oben beschriebenen Ausführungsformen enthält das Harzmaterial 5 ferner ein Silikongel, ein Epoxidharz, ein Phenolharz oder Polyvinylchlorid. Gemäß solch einer Konfiguration wird im Inneren des Durchgangslochs 100 Wärme lokal auf der Kupferplattierung 4 konzentriert; daher kann die Kupferplattierung 4 in kurzer Zeit geschmolzen werden. Die Zeit, bis die Sicherungsfunktion aktiviert wird, kann deshalb verkürzt werden.
  • Gemäß den oben beschriebenen Ausführungsformen ist das Durchgangsloch 100 auch an einer das Bondingmaterial 6c in Draufsicht überlappenden Position ausgebildet. Entsprechend solch einer Konfiguration nimmt, wenn ein Überstrom fließt, die Temperatur der Kupferplattierung 4, die eine leitfähige Verbindung zwischen der unterseitigen dicken Kupferschaltungsstruktur 3b und der oberseitigen dicken Kupferschaltungsstruktur 3a schafft, lokal zu, was ein Schmelzen in kurzer Zeit sicherstellt. Deshalb wird die Zerstörung der Halbleitervorrichtung aufgrund des darin fließenden Überstroms effektiv unterdrückt.
  • Gemäß den oben beschriebenen Ausführungsformen befindet sich das Durchgangsloch 100 auch an einer das Bondingmaterial 6d in Draufsicht nicht überlappenden Position. Entsprechend solch einer Konfiguration kann der Gesamtbetrag des Stroms, der in die Metallschaltungsstruktur 2a fließt, durch die Zeit, in der die Sicherungsfunktion aktiviert wird, reduziert werden, da der Strompfad vom Durchgangsloch 100 zur Metallschaltungsstruktur 2a über die unterseitige dicke Kupferschaltungsstruktur 3b und das Bondingmaterial 6d verlängert wird. Eine Zerstörung der Halbleitervorrichtung kann deshalb effektiv unterdrückt werden.
  • Gemäß den oben beschriebenen Ausführungsformen umfasst ferner die Halbleitervorrichtung ein Bondingmaterial 6a, ein Bondingmaterial 6c, ein Halbleiterelement 1, ein Bondingmaterial 6b, eine unterseitige dicke Kupferschaltungsstruktur 3b, ein Kernmaterial 3c, eine oberseitige dicke Kupferschaltungsstruktur 3a, ein Durchgangsloch 100 und ein elektronisches Element 10. Das Bondingmaterial 6a ist auf der oberen Oberfläche des isolierenden Substrats 2 ausgebildet. Das Bondingmaterial 6c ist auf der oberen Oberfläche des isolierenden Substrats 2 ausgebildet. Das Halbleiterelement 1 ist auf der oberen Oberfläche des Bondingmaterials 6a angeordnet. Das Bondingmaterial 6b ist auf der oberen Oberfläche des Halbleiterelements 1 ausgebildet. Die unterseitige dicke Kupferschaltungsstruktur 3b ist über der oberen Oberfläche des Bondingmaterials 6c und der oberen Oberfläche des Bondingmaterials 6b angeordnet. Das Kernmaterial 3c ist auf der oberen Oberfläche der unterseitigen dicken Kupferschaltungsstruktur 3b angeordnet. Die oberseitige dicke Kupferschaltungsstruktur 3a ist auf der oberen Oberfläche des Kernmaterials 3c angeordnet. Das Durchgangsloch 100 ist so ausgebildet, dass sich das Durchgangsloch 100 von der unterseitigen dicken Kupferschaltungsstruktur 3b über das Kernmaterial 3c zur oberseitigen dicken Kupferschaltungsstruktur 3a erstreckt. Innerhalb des Durchgangslochs 100 ist ein elektronisches Element 10 angeordnet. Das elektronische Element 10 hat ferner eine Sicherungsfunktion. Das elektronische Element 10 schafft hier eine leitfähige Verbindung zwischen der unterseitigen dicken Kupferschaltungsstruktur 3b und der oberseitigen dicken Kupferschaltungsstruktur 3a.
  • Gemäß solch einer Konfiguration kann, wenn ein Überstrom fließt, das elektronische Element 10, das eine leitfähige Verbindung zwischen der unterseitigen dicken Kupferschaltungsstruktur 3b und der oberseitigen dicken Kupferschaltungsstruktur 3a schafft, die Sicherungsfunktion in kurzer Zeit aktivieren. Deshalb kann die Zerstörung der Halbleitervorrichtung aufgrund des darin fließenden Überstroms effektiv unterdrückt werden. Da das elektronische Element 10 auf der Innenwand des Durchgangslochs 100 angeordnet ist, wird ferner ein Vorsehen einer Sicherungsfunktion in der Halbleitervorrichtung ohne Reduzieren der effektiven Fläche der oberseitigen dicken Kupferschaltungsstruktur 3a und der effektiven Fläche der unterseitigen dicken Kupferschaltungsstruktur 3b sichergestellt. Falls das elektronische Element 10 vorgesehen ist, ist es nicht erforderlich, dass der leitfähige Film auf der Innenwand des Durchgangslochs 100 ausgebildet wird.
  • Es sollte besonders erwähnt werden, dass selbst in dem Fall, in dem der oben beschriebenen Konfiguration zumindest eine der anderen Konfigurationen mit Ausnahme der in der Anmeldung veranschaulichten Konfigurationen geeignet hinzugefügt wird, das heißt, andere Konfigurationen mit Ausnahme der in der Anmeldung veranschaulichten Konfigurationen, auf welche nicht als oben beschriebene Konfigurationen verwiesen wird, geeignet hinzugefügt werden, die ähnlichen Effekte erzeugt werden können.
  • <Modifikationen der oben beschriebenen Ausführungsformen>
  • In der oben beschriebenen Ausführungsform kann das Material, der Inhaltsstoff, die Abmessung, die Form, die relative Anordnungsbeziehung oder die Implementierungsbedingung jeder Komponente beschrieben sein; aber die obige Beschreibung ist in allen Aspekten veranschaulichend und nicht auf jene, die in der vorliegenden Anmeldung beschrieben wurden, beschränkt.
  • Dementsprechend versteht sich, dass zahlreiche, andere Modifikationen, Variationen und Äquivalente konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen. Beispielsweise sind ein Fall, in dem zumindest eine Komponente modifiziert wird, ein Fall, in dem zumindest eine Komponente hinzugefügt oder weggelassen wird, und ferner ein Fall, in dem zumindest eine Komponente in zumindest einer Ausführungsform extrahiert und die Komponente mit Komponenten in anderen Ausführungsformen kombiniert wird, eingeschlossen.
  • Ferner kann „eine oder mehr“ als eine Komponente, die in den oben beschriebenen Ausführungsformen als „eine“ beschrieben wurde, eingeschlossen sein, sofern dies mit den Ausführungsformen konsistent ist.
  • Jede Komponente in den oben beschriebenen Ausführungsformen ist darüber hinaus eine konzeptionelle Einheit, und innerhalb des Umfangs der in der vorliegenden Anmeldung offenbarten Technologie sind ein Fall, in dem eine Komponente aus einer Vielzahl von Strukturen besteht, ein Fall, in dem eine Komponente einem Teil einer Struktur entspricht, und ein Fall, in dem eine Vielzahl von Komponenten in einer Struktur vorgesehen ist, eingeschlossen.
  • Jede Komponente in den oben beschriebenen Ausführungsformen schließt ferner eine Struktur mit einer anderen Struktur oder Form ein, solange die gleiche Funktion erfüllt wird.
  • Auf die Beschreibungen in der vorliegenden Anmeldung wird für jedweden Zweck in Bezug auf die Technik verwiesen, und keine von ihnen wird als herkömmliche Techniken betrachtet.
  • Wenn in den oben beschriebenen Ausführungsformen ferner ein Materialname oder dergleichen beschrieben wird, ohne besonders spezifiziert zu werden, schließt das Material andere Zusatzstoffe, zum Beispiel eine Legierung oder dergleichen, ein, sofern die mit den Ausführungsformen konsistent ist.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht beschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2017168590 [0002, 0003]

Claims (14)

  1. Halbleitervorrichtung, aufweisend: ein erstes Bondingmaterial (6a), das auf einer oberen Oberfläche eines isolierenden Substrats (2) vorgesehen ist; ein zweites Bondingmaterial (6c, 6d), das auf der oberen Oberfläche des isolierenden Substrats (2) vorgesehen ist; ein Halbleiterelement (1), das auf einer oberen Oberfläche des ersten Bondingmaterials (6a) vorgesehen ist; ein drittes Bondingmaterial (6b), das auf einer oberen Oberfläche des Halbleiterelements (1) vorgesehen ist; eine erste Schaltungsstruktur (3b), die auf einer oberen Oberfläche des zweiten Bondingmaterials (6c, 6d) und einer oberen Oberfläche des dritten Bondingmaterials (6b) vorgesehen ist; ein Kernmaterial (3c), das auf einer oberen Oberfläche der ersten Schaltungsstruktur (3b) vorgesehen ist; eine zweite Schaltungsstruktur (3a), die auf einer oberen Oberfläche des Kernmaterials (3c) vorgesehen ist; ein Durchgangsloch (100), das sich von der ersten Schaltungsstruktur (3b) über das Kernmaterial (3c) zur zweiten Schaltungsstruktur (3a) erstreckt; einen leitfähigen Film (4, 20), der auf einer Innenwand des Durchgangslochs (100) vorgesehen ist; und ein wärmeisolierendes Material (5), das innerhalb des Durchgangslochs (100) vorgesehen und in Draufsicht von dem leitfähigen Film (4, 20) umgeben ist, wobei der leitfähige Film (4, 20) eine leitfähige Verbindung zwischen der ersten Schaltungsstruktur (3b) und der zweiten Schaltungsstruktur (3a) schafft.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die erste Schaltungsstruktur (3b) und die zweite Schaltungsstruktur (3a) aus Kupfer mit einer Dicke von 0,3 mm oder mehr und 0,5 mm oder weniger bestehen.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Schmelzpunkt des leitfähigen Films (20) niedriger als ein Schmelzpunkt von Kupfer ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der leitfähige Film (20) Aluminium oder Silber enthält.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der leitfähige Film (4, 20) eine Dicke von 0,05 mm oder mehr und 0,3 mm oder weniger hat.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei der leitfähige Film (4, 20) eine mittels eines Plattierungsprozesses gebildete Plattierung ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei eine Wärmeleitfähigkeit des wärmeisolierenden Materials (5) geringer als eine Wärmeleitfähigkeit von Kupfer ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das wärmeisolierende Material (5) ein Silikongel, ein Epoxidharz, ein Phenolharz oder Polyvinylchlorid enthält.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei das Durchgangsloch (100) das zweite Bondingmaterial (6c) in Draufsicht überlappt.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei das Durchgangsloch (100) das zweite Bondingmaterial (6d) in Draufsicht nicht überlappt.
  11. Halbleitervorrichtung, aufweisend: ein erstes Bondingmaterial (6a), das auf einer oberen Oberfläche eines isolierenden Substrats (2) vorgesehen ist; ein zweites Bondingmaterial (6c, 6d), das auf der oberen Oberfläche des isolierenden Substrats (2) vorgesehen ist; ein Halbleiterelement (1), das auf einer oberen Oberfläche des ersten Bondingmaterials (6a) vorgesehen ist; ein drittes Bondingmaterial (6b), das auf einer oberen Oberfläche des Halbleiterelements (1) vorgesehen ist; eine erste Schaltungsstruktur (3b), die auf einer oberen Oberfläche des zweiten Bondingmaterials (6c, 6d) und einer oberen Oberfläche des dritten Bondingmaterials (6b) vorgesehen ist; ein Kernmaterial (3c), das auf einer oberen Oberfläche der ersten Schaltungsstruktur (3b) vorgesehen ist; eine zweite Schaltungsstruktur (3a), die auf einer oberen Oberfläche des Kernmaterials (3c) vorgesehen ist; ein Durchgangsloch (100), das sich von der ersten Schaltungsstruktur (3b) über das Kernmaterial (3c) zur zweiten Schaltungsstruktur (3a) erstreckt; und ein elektronisches Element (10), das innerhalb des Durchgangslochs (100) vorgesehen ist und eine Sicherungsfunktion hat, wobei das elektronische Element (10) eine leitfähige Verbindung zwischen der ersten Schaltungsstruktur (3b) und der zweiten Schaltungsstruktur (3a) schafft.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die erste Schaltungsstruktur (3b) und die zweite Schaltungsstruktur (3a) aus Kupfer mit einer Dicke von 0,3 mm oder mehr und 0,5 mm oder weniger bestehen.
  13. Halbleitervorrichtung nach Anspruch 11 oder 12, wobei das Durchgangsloch (100) das zweite Bondingmaterial (6c) in Draufsicht überlappt.
  14. Halbleitervorrichtung nach Anspruch 11 oder 12, wobei das Durchgangsloch (100) das zweite Bondingmaterial (6d) in Draufsicht nicht überlappt.
DE102020200196.0A 2019-01-17 2020-01-09 Halbleitervorrichtung Pending DE102020200196A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-005675 2019-01-17
JP2019005675A JP7055109B2 (ja) 2019-01-17 2019-01-17 半導体装置

Publications (1)

Publication Number Publication Date
DE102020200196A1 true DE102020200196A1 (de) 2020-07-23

Family

ID=71402736

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020200196.0A Pending DE102020200196A1 (de) 2019-01-17 2020-01-09 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11329012B2 (de)
JP (1) JP7055109B2 (de)
CN (1) CN111446230B (de)
DE (1) DE102020200196A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021126908A1 (de) 2021-01-14 2022-07-14 Mitsubishi Electric Corporation Halbleitervorrichtung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7168828B2 (ja) * 2021-03-31 2022-11-10 株式会社Flosfia 半導体装置および半導体システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168590A (ja) 2016-03-15 2017-09-21 富士電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629456A (ja) * 1992-07-11 1994-02-04 Hitachi Ltd 半導体装置
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
JP2002050270A (ja) * 2000-08-07 2002-02-15 Anzen Dengu Kk 温度ヒューズ
CN101848597A (zh) * 2004-02-04 2010-09-29 揖斐电株式会社 多层印刷电路板
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR101314713B1 (ko) * 2006-06-16 2013-10-07 신꼬오덴기 고교 가부시키가이샤 반도체 장치, 그 제조 방법, 및 기판
US7816945B2 (en) * 2009-01-22 2010-10-19 International Business Machines Corporation 3D chip-stack with fuse-type through silicon via
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP5103493B2 (ja) * 2010-02-25 2012-12-19 株式会社日立製作所 半導体装置およびその製造方法
JP2012212689A (ja) * 2012-07-23 2012-11-01 Mitsubishi Electric Corp 遮断機構を有する電力用半導体装置
JP6029456B2 (ja) 2012-12-25 2016-11-24 株式会社ヴァレオジャパン 車両用空調装置
JP6364243B2 (ja) * 2013-08-07 2018-07-25 デクセリアルズ株式会社 保護素子及びバッテリパック
JP6054345B2 (ja) * 2014-07-28 2016-12-27 株式会社オクテック 半導体装置及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168590A (ja) 2016-03-15 2017-09-21 富士電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021126908A1 (de) 2021-01-14 2022-07-14 Mitsubishi Electric Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
CN111446230A (zh) 2020-07-24
JP2020113726A (ja) 2020-07-27
JP7055109B2 (ja) 2022-04-15
US20200235060A1 (en) 2020-07-23
US11329012B2 (en) 2022-05-10
CN111446230B (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
EP3320760B1 (de) Leiterplatte sowie verfahren zur herstellung einer leiterplatte
DE112016005508B4 (de) Halbleitereinrichtung
DE102007024435A1 (de) Mehrschichtplatine
DE102017209770A1 (de) Leistungsmodul mit doppelseitiger Kühlung
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE112006001506T5 (de) Platinenstruktur und Verfahren zu ihrer Herstellung
DE102020200196A1 (de) Halbleitervorrichtung
DE3889563T2 (de) Halbleiteranordnung mit Schmelzsicherung.
DE112012003759T5 (de) Halbleitermodul, Schaltungs-Substrat
DE102021200294A1 (de) Gedruckte Schaltungsplatine
DE102014115588B4 (de) Sicherungseinrichtung und Verfahren zum Herstellen einer Sicherungseinrichtung
DE2061603A1 (de) Halbleiteraufbau
DE112016006376B4 (de) Halbleitervorrichtung
EP3038436B1 (de) Herstellen einer schaltungsanordnung mit thermischen durchkontaktierungen
DE60225508T2 (de) Leiterplatte und verfahren zu ihrer herstellung
DE1627762A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE112016000588B4 (de) Schaltungsanordnung
DE112017000497T5 (de) Flexible Leiterplatte und Verfahren zur Herstellung einer flexiblen Leiterplatte
DE112016006336T5 (de) Halbleitervorrichtung
DE102018215689A1 (de) Leiterplatte und Planer Transformatorgebiet der Erfindung
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE102004041173A1 (de) Lötaufbau zwischen einem Streifen einer Stromschiene und einem bedruckten Substrat
DE102015200031A1 (de) Platine und elektronische vorrichtung
DE102013203145A1 (de) Leiterplatte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence