JP6311568B2 - 電子装置 - Google Patents

Description

本発明は、回路基板に対して回路素子がはんだ付けされてなる電子装置に関する。

従来、回路基板に対して回路素子がはんだ付けされてなる電子装置の一例として、特許文献１に開示された技術がある。この特許文献１には、回路基板に形成された各ランドに対して、回路素子に形成された大きさの異なる複数の電極がはんだ付けされた技術が開示されている。なお、ここでの大きさは、接地面積である。

特開２０１１−２２２７４２号公報

ところで、回路基板の各ランドの大きさは、自身にはんだ付けされる電極の大きさに応じて異なる。よって、ランドと電極とを接合しているはんだは、電極の大きさに応じて量（はんだ量）が異なる。

また、この回路基板と回路素子とは、リフロー方式によってはんだ付けされる。ランドと電極間に配置されているはんだ材料は、はんだ付けされる際に、溶融した状態となる。以下、溶融した状態のはんだ材料は、溶融はんだとも記載する。

溶融はんだは、自身の表面張力によって中心部が盛り上がった形状となる。このとき、溶融はんだは、ランドの大きさ、つまりはんだ量によって高さに差が生じる。更に、溶融はんだ上に配置されている回路素子は、各溶融はんだにおける高さの差によって傾くことが起こりうる。そして、はんだ材料は、このように回路素子が傾いた状態で固まる。よって、回路素子は、回路基板に対して傾いた状態ではんだ付けされるという問題がある。

本発明は、上記問題点に鑑みなされたものであり、回路基板に対してはんだ付けされた回路素子の傾きが抑制された電子装置を提供することを目的とする。

上記目的を達成するために本発明は、
回路基板（２０）に対して回路素子（１０）が実装された電子装置であって、
回路素子に設けられており、回路基板に対向する面の面積が異なる複数の電極（１１，１２）と、
回路基板に設けられており、複数の電極の夫々に対向配置された面積が異なる複数のランド（２１，２２）と、
対向配置された電極とランドとを個別に接合している複数のはんだ（３１，３２）と、
複数の電極のうち最も面積が広い大型電極（１２）と、複数のランドのうち大型電極に対向配置された大型ランド（２２）との間において、回路基板から回路素子に達するように設けられた複数の凸部材（４０，４１）と、を備えており、
複数の凸部材は、複数のはんだのうち、大型電極と大型ランドとを接合している大型はんだ（３２）内に設けられており、ランド及び電極よりもはんだ濡れ角が大きい材料によって構成されており、回路基板の回路素子が実装される実装面において交差する二軸上のそれぞれに、複数の凸部材が設けられていることを特徴とする。

このように、本発明は、大型電極と大型ランドとの間の大型はんだ内に、回路基板から回路素子に達する複数の凸部材が設けられた電子装置である。また、本発明は、大型はんだ内に複数の凸部材が配置されているため、はんだ付けする工程の溶融時に、自身の表面張力で盛り上がった際の頂点を複数個所に分散させることができる。大型はんだは、頂点が複数個所に分散された場合、頂点が一か所の場合よりも溶融時の高さを抑えることができる。このため、本発明は、溶融時における大型はんだと、その他のはんだとの高さの差を小さくできる。よって、本発明は、溶融時に回路素子が傾くことを抑えることができる。従って、本発明は、回路基板に対してはんだ付けされた回路素子の傾きを抑制できる。

なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。

実施形態における電子装置の概略構成を示す断面図である。 実施形態における電子装置の概略構成を示す部分平面図である。 図２のIII‐III線に沿う断面図である。 実施形態における電子装置の製造方法を説明する図面であり、はんだ材料が形成された状態を示す断面図である。 実施形態における電子装置の製造方法を説明する図面であり、半導体素子が配置された状態を示す断面図である。 実施形態における電子装置の製造方法を説明する図面であり、はんだ材料が溶融した状態を示す断面図である。 実施形態における電子装置の製造方法を説明する図面であり、溶融はんだが盛り上がった状態を示す平面図である。 実施形態における電子装置の製造方法を説明する図面であり、溶融はんだが盛り上がった状態を示す断面図である。 変形例１における電子装置の概略構成を示す断面図である。 変形例２における電子装置の概略構成を示す断面図である。 その他の変形例における電子装置の概略構成を示す部分平面図である。 その他の変形例における電子装置の概略構成を示す部分平面図である。 その他の変形例における電子装置の概略構成を示す部分平面図である。 その他の変形例における電子装置の概略構成を示す部分平面図である。

以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。

本実施形態では、本発明の電子装置を図１などに示す電子装置１００に適用した例を採用する。電子装置１００は、図２に示すように、回路基板２０と、回路基板２０の一面に実装された回路素子としての半導体素子１０と、回路基板２０の一面に設けられ半導体素子１０を封止しているモールド樹脂５０とを備えて構成されている。本実施形態では、一例として、車両のエンジンルーム内に搭載されてなる車載電子装置に電子装置１００を適用した例を採用する。更に、電子装置１００は、車載電子装置の一例として、インバータ装置に適用できる。しかしながら、電子装置１００は、車載電子装置とは異なる装置に適用することもできる。

また、電子装置１００は、図２に示すように、半導体素子１０に加えて、回路基板２０の一面に、はんだを介して複数のモールド内素子６０が実装され、モールド樹脂５０で封止されていてもよい。モールド内素子６０は、例えばチップコンデンサやダイオードなどの回路素子である。電子装置１００は、インバータ装置に適用した場合、インバータを構成する回路素子の一部として半導体素子１０とモールド内素子６０をモールド樹脂５０内に備えていてもよい。

回路基板２０は、絶縁性の樹脂基材やセラミックスなどに導電性部材からなる配線が形成されたものである。回路基板２０は、例えば、コア層と、コア層に積層されたビルドアップ層とを含む所謂ビルドアップ基板を採用できる。また、回路基板２０は、コア層が設けられておらず、複数のビルドアップ層が積層された所謂エニーレイヤー基板であっても採用できる。また、回路基板２０は、一面に半導体素子１０やモールド内素子６０などが実装されるランドが設けられている。このランドは、配線と電気的に接続されている。

また、回路基板２０は、樹脂基材の表面にソルダーレジスト７０が形成されている。本実施形態では、図１に示すように、モールド樹脂５０の縁部にソルダーレジスト７０が設けられている例を採用している。しかしながら、回路基板２０は、ソルダーレジスト７０とは異なる位置にソルダーレジストが設けられていてもよい。

また、回路基板２０は、後程説明する半導体素子１０における複数の電極１１，１２の夫々に対向配置され、且つ、対向配置された電極１１，１２の面積に応じて面積が異なる複数のランド２１，２２を備えている。ランド２１，２２は、金属を主成分として構成され、樹脂基材に設けられた配線と電気的に接続されている。

ランド２１，２２は、半導体素子１０に対向する面の面積が互い異なる。なお、ここでの面積は、ランド２１，２２における一面に沿う平面の面積と言うこともできる。本実施形態では、ランド２１，２２として、対向する電極１１，１２と同じ平面形状のものを採用している。つまり、ランド２１は、電極１１と対向配置されており、電極１１と同じ平面形状を有している。一方、ランド２２は、電極１２と対向配置されており、電極２２と同じ平面形状を有している。更に、ランド２１は、回路基板２０に半導体素子１０が実装された場合に、電極１１におけるランド２１との対向面の全域と対向している。一方、ランド２２は、回路基板２０に半導体素子１０が実装された場合に、電極１２におけるランド２２との対向面の全域と対向している。

半導体素子１０は、回路基板２０の一面に実装されている回路素子であり、自身が動作することで熱を発するものである。半導体素子１０は、例えば、ＭＯＳＦＥＴやＩＧＢＴなどを採用できる。また、電子装置１００がインバータ装置に適用された場合、半導体素子１０は、インバータ装置におけるインバータの一部として設けられたスイッチング素子などである。なお、半導体素子１０は、パワー素子と言い換えることもできる。

また、半導体素子１０は、例えば、両面に電極が形成されたベアチップ状態の半導体素子である。半導体素子１０は、自身の実装面が回路基板２０の一面と対向した状態ではんだ３１，３２を介して回路基板２０に実装されている。なお、実装面は、回路基板２０に対向する面である。

半導体素子１０は、例えば、シリコンを主成分として構成されている。また、半導体素子１０は、図２に示すように、実装面に金属を主成分として構成された面積が異なる複数の電極１１，１２を備えている。電極１１，１２は、回路基板２０に対向する面の面積が互い異なる。言い換えると、半導体素子１０は、複数の電極１１，１２が非対称性に設けられている、と言うこともできる。また、ここでの面積は、電極１１，１２における実装面に沿う平面の面積と言うことができる。電極１２は、電極１１よりも面積が大きく、特許請求の範囲における大型電極に相当する。以下においては、電極１２を大型電極１２とも記載する。一方、電極１１は、小型電極１１とも記載する。また、大型電極１２に対向配置されているランド２２は、大型ランド２２とも記載する。また、小型電極１１に対向配置されているランド２１は、小型ランド２１とも記載する。

また、半導体素子１０は、大型電極１２が大型はんだ３２を介して大型ランド２２と接合されており、小型電極１１が小型はんだ３１を介して小型ランド２１と接合されている。つまり、大型電極１２は、大型はんだ３２を介して大型ランド２２と電気的及び機械的に接続されている。一方、小型電極１１は、小型はんだ３１を介して小型ランド２１と電気的及び機械的に接続されている。このように、電子装置１００は、対向配置された電極１１，１２とランド２１，２２とを個別に接合している複数のはんだ３１，３２を備えている。

モールド樹脂５０は、例えば、エポキシ系などの樹脂にＡＬ_２Ｏ_３などのフィラーが混ぜられたものなどからなる。モールド樹脂５０は、回路基板２０の一面に設けられ、半導体素子１０を封止している。また、モールド樹脂５０は、半導体素子１０に加えて、半導体素子１０と回路基板２０との接続部位を一体的に封止している。すなわち、モールド樹脂５０は、小型電極１１と、小型ランド２１と、これらを接合している小型はんだ３１、及び、大型電極１２と、大型ランド２２と、これらを接合している大型はんだ３２を一体的に封止している。

また、モールド樹脂５０は、半導体素子１０と共に、モールド内素子６０、及びモールド内素子６０と回路基板２０との接続部位、すなわちランドやはんだを一体的に封止している。更に、モールド樹脂５０は、回路基板２０における一面の少なくとも一部に密着しつつ、半導体素子１０などを封止していると言うことができる。

このように、電子装置１００は、回路基板２０の一面側だけがモールド樹脂５０で封止されている。よって、電子装置１００は、ハーフモールドパッケージと言うこともできる。モールド樹脂５０は、コンプレッション成形やトランスファー成形によって形成することができる。

更に、電子装置１００は、図１〜図３などに示すように、大型電極１２と、大型ランド２２との間において、回路基板２０から半導体素子１０に達するように設けられた複数の凸部材４０を備えている。また、複数の凸部材４０は、大型はんだ３２内に設けられており、ランド２１，２２及び電極１１，１２よりもはんだ濡れ角が大きい材料によって構成されている。このように、大型はんだ３２は、内部に複数の凸部材４０が設けられているため、大型電極１２と大型ランド２２との対向領域の一部に設けられていることになる。

また、図２，図３に示すように、本実施形態では、一例として、四角注形状の凸部材４０が五か所に設けられている例を採用している。後程説明するが、小型はんだ３１は、溶融時の表面張力で、一つの点Ｐ１を頂点として盛り上があることになる。一方、大型はんだ３２は、複数の凸部材４０が設けられていることによって、溶融時の表面張力で複数の点Ｐ２を頂点として盛り上があることになる。複数の凸部材４０は、大型はんだ３２における点Ｐ２の高さが点Ｐ１の高さと同一になるように、位置及び個数が設定されている。なお、ここでの高さとは、回路基板２０を基準とした点Ｐ１や点Ｐ２の高さである。よって、点Ｐ１の高さは、点Ｐ１を通り回路基板２０に垂直な仮想直線における、回路基板２０の一面から点Ｐ１までの長さに相当する。一方、点Ｐ２の高さは、点Ｐ２を通り回路基板２０に垂直な仮想直線における、回路基板２０の一面から点Ｐ２までの長さに相当する。

また、本実施形態では、樹脂を主成分として構成された凸部材４０を採用している。例えば、凸部材４０は、ポリアクリル化合物などを採用できる。また、凸部材４０は、はんだリフロー工程などを経るため、はんだリフロー工程後であっても形状を維持可能な程度の耐熱性を有する材料によって構成されている。

凸部材４０は、はんだ付け後の弾性率が３Ｍ〜１１０ＧＰａ程度であると好ましい。凸部材４０は、この程度の弾性率とすることによって、半導体素子１０に対して必要以上に応力を加えることを抑制できる。

なお、凸部材４０は、厚み及び幅などの体格が特に規定されない。しかしながら、凸部材４０は、大型電極１２の面積や、半導体素子１０と回路基板２０との間隔などを考慮すると、好ましくは０．０５〜０．３ｍｍ程度が好ましい。また、電子装置１００は、回路基板２０から半導体素子１０に達するように凸部材４０が設けられているものの、製造ばらつきなどによる程度であれば、凸部材４０と大型電極１２との間や、凸部材４０と大型ランド２２との間にはんだ３２が設けられてもよい。

また、凸部材４０は、ソルダーレジスト７０などのソルダーレジストの一部として設けられていてもよい。凸部材４０は、ソルダーレジストの一部として設けられている場合、ソルダーレジスト７０などと同一工程で形成することができるので好ましい。つまり、電子装置１００は、ソルダーレジストの一部として凸部材４０を有している場合、凸部材４０のみを製造する工程を行う必要がない。

ここで、図４〜図８を用いて、電子装置１００の製造方法に関して説明する。詳述すると、電子装置１００の製造方法としてのはんだ付け工程を説明する。半導体素子１０は、リフロー方式によって、回路基板２０にはんだ付けされる。なお、以下においては、はんだ３１，３２の構成材料であるはんだ材料、及びはんだ材料が溶融された溶融はんだに関して、はんだ３１，３２と同じ符号を付与する。

まず、第１工程では、図４に示すように、ランド２１，２２、及び凸部材４０が形成された回路基板２０にはんだ材料３１，３２を形成する。はんだ材料３１，３２は、例えばスクリーン印刷などによって形成することができる。

次に、第２工程では、図５に示すように、はんだ材料３１，３２上に半導体素子１０を配置する。この第２工程では、電極１１，１２が回路基板２０と対向するように、半導体素子１０を配置する。

次に、第３工程では、図６に示すように、はんだ材料３１，３２を溶融させる。図６は、はんだ溶融初期時の状態を示しており、回路基板２０と半導体素子１０との間に溶融はんだ３１，３２が形成されている。溶融はんだ３１，３２は、自身の表面張力によって中心部が盛り上がった形状となる。

詳述すると、溶融初期時の小型はんだ３１は、図７の点Ｐ１を頂点として、図８に示すように、一つの山状に盛り上がった形状となる。一方、溶融初期時の大型はんだ３２は、複数の凸部材４０が設けられているため、図７に示すように複数の点Ｐ２を頂点として、盛り上がることになる。これは、凸部材４０のはんだ濡れ角が大きく、溶融初期時の大型はんだ３２が凸部材４０表面に濡れ広がり難いためである。このように、溶融初期時の大型はんだ３２は、盛り上がりが複数個所に分散して形成されることになる。通常、はんだは、量によって、溶融初期時に盛り上がった際の高さが変化する。このため、大型はんだ３２は、複数の凸部材４０によって、見かけ上はんだ量を少なくしているということができる。なお、図８は、図７の断面図であり、大型はんだ３２の盛り上がりがわかりやすくなる線に沿った断面図である。

これによって、本発明は、溶融初期時において、小型はんだ３１の高さと、大型はんだ３２の高さを同一にすることができる。従って、本発明は、溶融初期時において、回路基板２０に対して半導体素子１０が傾くことを抑制する。つまり、半導体素子１０における回路基板２０との対向面と、回路基板２０における半導体素子１０との対向面とは、平行になっている。

第３工程後には、溶融はんだ３１が小型電極１１に濡れ広がり、溶融はんだ３２が大型電極１２に濡れ広がり固まる。このとき、半導体素子１０は、上記のように回路基板２０に対する傾きが抑制されているため、回路基板２０に対して傾きが抑制された状態で実装される。従って、電子装置１００は、回路基板に対してはんだ付けされた回路素子の傾きを抑制できる。また、電子装置１００は、小型ランド２１と大型ランド２２との間に、半導体素子１０の傾きを抑制するためのスペーサなどを設ける必要がないため、小型ランド２１と大型ランド２２とが短絡することを抑制できる。

更に、電子装置１００は、リフロー工程時に溶融はんだ３１，３２が収縮した際に、半導体素子１０が複数の凸部材４０に接することになる。つまり、半導体素子１０は、複数の凸部材４０に支えられることになる。このように、複数の凸部材４０は、支柱としての機能も有している。このため、電子装置１００は、半導体素子１０が傾くことをより一層抑制できる。また、電子装置１００は、四つ以上の凸部材４０が設けられている場合、少なくとも三つの凸部材４０が半導体素子１０及び回路基板２０に接していると、半導体素子１０が傾くことを抑制できる。

なお、供給するはんだ材料３２は、はんだ固形分の体積をはんだ付け部の凸部材４０を除く面積より算出し、凸部材４０の厚みの約７０〜１００（％）のはんだ量とすると好ましい。これにより，はんだ材料３２は、濡れ広がり時の高さが凸部材４０と同一になり，かつ，小型はんだ３１のはんだ高さとの差を小さくすることができる。

また、本実施形態では、自身の実装面に小型電極１１と大型電極１２が設けられた半導体素子１０を採用した。しかしながら、本発明はこれに限定されない。本発明は、面積が異なる複数の電極が実装面に設けられた回路素子であれば採用できる。よって、本発明は、回路素子の電極に対応して、面積が異なる複数のランドが形成された回路基板であれば採用できる。更に、本発明は、対向配置された電極とランドとを個別に接合している複数のはんだが設けられていればよい。

なお、本実施形態では、大型はんだ３２にのみ凸部材４０が設けられており、小型はんだ３１に凸部材４０が設けられていない電子装置１００を採用している。つまり、凸部材４０は、小型ランド２１には設けられておらず、大型ランド２２のみに設けられている。大型はんだ３２は、小型はんだ３１に比べて、表面張力による盛り上がり量が大きい。大型はんだ３２及び小型はんだ３１は、凸部材４０が設けられていると、凸部材４０が設けられていない場合よりも、はんだの総量が減ることになる。このため、そもそも総量の少ない小型はんだ３１には、はんだ保証性を確保するべく、凸部材４０を設けたくない。つまり、小型はんだ３１には凸部材４０が設けられてなく、大型はんだ３２のみに凸部材４０が設けられている構成は、はんだ量の最適な保証と高さ制御との両立を奏することができる。

しかしながら、本発明は、小型はんだ３１内に凸部材４０が設けられていてもよい。この場合、大型はんだ３２は、小型はんだ３１よりも多くの凸部材４０が設けられることになる。つまり、大型はんだ３２は、小型はんだ３１よりも密に凸部材４０が設けられることになる。

以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上述した実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本発明の変形例に関して説明する。上述の実施形態及び各変形例は、夫々単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本発明は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。

（変形例１）
変形例１の電子装置は、凸部材４１の構成材料が凸部材４０と異なる。また、図９に示すように、変形例１の電子装置は、凸部材４１の形状が凸部材４０と異なる。変形例１の電子装置は、この他の点に関しては電子装置１００と同様である。凸部材４１は、酸化金属によって構成されている。酸化金属は、ランド２１，２２、電極１１，１２の構成材料よりも濡れ角が大きい材料である。変形例１の電子装置は、このような凸部材４１を備えていても電子装置１００と同様の効果を奏することができる。

（変形例２）
変形例２の電子装置１１０は、図１０に示すように、電子装置１００に加えて、放熱グリス８０、クリップ９０が設けられている。電子装置１１０は、この他の点に関しては電子装置１００と同様である。

半導体素子１０は、回路基板２０への実装面の反対面である非実装面にクリップ９０が機械的及び電気的に接続されている。また、半導体素子１０は、放熱グリス８０を介してクリップ９０が接続されている。このクリップ９０は、例えば銅などの金属を主成分とした部材である。

クリップ９０は、半導体素子１０の非実装面に対向する素子側部位と、回路基板２０の一面に対向する基板側部位と、素子側部位と基板側部位とを連結している連結部位とが一体的に設けられた部材である。クリップ９０は、素子側部位が半導体素子１０における非実装面側の電極に電気的及び機械的に接続されており、基板側部位が回路基板２０のランドに電気的及び機械的に接続されている。なお、基板側部位は、例えばはんだなどの導電性接続部材を介して、回路基板２０と電気的及び機械的に接続されている。

クリップ９０は、半導体素子１０と回路基板２０とを電気的に接続するためのターミナルとしての機能に加えて、半導体素子１０から発せられた熱を放熱するためのヒートシンクとしての機能を有している。上記のように、半導体素子１０は、非実装面にクリップ９０が電気的及び機械的に接続されている。このため、半導体素子１０から発せられた熱は、非実装面からクリップ９０の素子側部位に伝達される。よって、クリップ９０は、半導体素子１０から発せられた熱が非実装面側から放熱されやすくなるように設けられている、と言うことができる。

なお、クリップ９０は、素子側部位が半導体素子１０における非実装面の全域と対向しつつ、非実装面側の電極と電気的及び機械的に接続されている。このようにすることで、クリップ９０は、素子側部位が非実装面の一部のみに対向している場合よりも放熱性を向上できる。しかしながら、クリップ９０は、素子側部位が非実装面の一部のみに対向しつつ、非実装面側の電極と電気的及び機械的に接続されていてもよい。

また、モールド樹脂５０は、半導体素子１０などと共に、クリップ９０、及びクリップ９０と半導体素子１０の接続部位、クリップ９０と回路基板２０との接続部位を一体的に封止している。このようにモールド樹脂５０は、クリップ９０の素子側部位上にも設けられている。つまり、モールド樹脂５０は、素子側部位における半導体素子１０が接続されている側の反対側にも設けられている。この反対側に設けられているモールド樹脂５０の厚みは、クリップ９０の絶縁性が確保でき、且つ、できるだけ薄い方が好ましい。これは、電子装置１００は、クリップ９０及びモールド樹脂５０を介して、半導体素子１０から発せられた熱を放熱するためである。

（その他の変形例）
本発明は、複数の凸部材４０が図１１〜図１４に示すように配置されていてもよい。その他の変形例における電子装置は、リフロー工程時に溶融はんだ３１，３２が収縮した際に、半導体素子１０が傾くことなく支持可能な三か所に凸部材４０が設けられている。また、凸部材４０は、半導体素子１０の外周近傍に配置されている。例えば、半導体素子１０の辺長Ｌとして場合、凸部材４０は、半導体素子１０の端部から１／３Ｌまでの範囲に配置されると好ましい。

そして、図１１に示すように、三つの凸部材４０は、半導体素子１０の外周近傍に配置され、且つ、一つの凸部材４０が一辺側の左右中央部に配置され、他の二つの凸部材４０が反対辺側の左右の角部に配置される。また、三つの凸部材４０は、図１２に示すように配置されていてもよい。また、三つの凸部材４０は、図１３に示すように配置されていてもよい。更に、三つの凸部材４０は、図１４に示すように配置されていてもよい。

このようにすることで、電子装置は、リフロー工程時に溶融はんだ３１，３２が収縮した際に、半導体素子１０が三つの凸部材４０に接することになる。よって、電子装置は、半導体素子１０が傾くことを抑制できる。

１０ 半導体素子、１１ 小型電極、１２ 大型電極、２０ 回路基板、２１ 小型ランド、２２ 大型ランド、３１ 小型はんだ、３２ 大型はんだ、４０，４１ 凸部材、５０ モールド樹脂、６０ 電子部品、７０ ソルダーレジスト、８０ 放熱グリス、９０ クリップ、１００，１１０ 電子装置

Claims (4)

1. 回路基板（２０）に対して回路素子（１０）が実装された電子装置であって、
   前記回路素子に設けられており、前記回路基板に対向する面の面積が異なる複数の電極（１１，１２）と、
   前記回路基板に設けられており、複数の前記電極の夫々に対向配置された面積が異なる複数のランド（２１，２２）と、
   対向配置された前記電極と前記ランドとを個別に接合している複数のはんだ（３１，３２）と、
   複数の前記電極のうち最も面積が広い大型電極（１２）と、複数の前記ランドのうち前記大型電極に対向配置された大型ランド（２２）との間において、前記回路基板から前記回路素子に達するように設けられた複数の凸部材（４０，４１）と、を備えており、
   複数の前記凸部材は、複数の前記はんだのうち、前記大型電極と前記大型ランドとを接合している大型はんだ（３２）内に設けられており、前記ランド及び前記電極よりもはんだ濡れ角が大きい材料によって構成され、
   前記回路基板の前記回路素子が実装される実装面において交差する二軸上のそれぞれに、複数の前記凸部材が設けられていることを特徴とする電子装置。
2. 前記凸部材（４０）は、樹脂を主成分として構成されていることを特徴とする請求項１に記載の電子装置。
3. 前記回路基板は、ソルダーレジストが設けられており、
   前記凸部材は、前記ソルダーレジストの一部として設けられていることを特徴とする請求項２に記載の電子装置。
4. 前記回路基板における前記回路素子が実装されている面に設けられ、前記回路素子を封止しているモールド樹脂（５０）を備えていることを特徴とする請求項１乃至３のいずれか一項に記載の電子装置。

Images