KR102594797B1 - Pcb에 실장되는 반도체소자를 위한 방열장치 - Google Patents

Pcb에 실장되는 반도체소자를 위한 방열장치 Download PDF

Info

Publication number
KR102594797B1
KR102594797B1 KR1020210077408A KR20210077408A KR102594797B1 KR 102594797 B1 KR102594797 B1 KR 102594797B1 KR 1020210077408 A KR1020210077408 A KR 1020210077408A KR 20210077408 A KR20210077408 A KR 20210077408A KR 102594797 B1 KR102594797 B1 KR 102594797B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
pcb
preform
semiconductor device
heat
Prior art date
Application number
KR1020210077408A
Other languages
English (en)
Other versions
KR20220167969A (ko
Inventor
이승엽
조준희
박정재
Original Assignee
박정재
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박정재 filed Critical 박정재
Priority to KR1020210077408A priority Critical patent/KR102594797B1/ko
Publication of KR20220167969A publication Critical patent/KR20220167969A/ko
Application granted granted Critical
Publication of KR102594797B1 publication Critical patent/KR102594797B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 PCB에 실장되는 반도체소자를 위한 방열장치에 관한 것으로, 더욱 상세하게는 PCB(Printed Circuit Board ; 인쇄회로기판)에 반도체소자 실장 시, PCB와 프리폼(Preform)의 두께 편차(공차)에 의한 용융되는 프리폼의 오버플로우 및 주변 확산을 방지하고, 실장 상태를 견고히 유지시킴과 동시에 반도체소자에서 발생되는 열을 자체 열교환 및 대면적 PCB로 열전도 확산을 통해 신속한 방열이 이루어지도록 하는 PCB에 실장되는 반도체소자를 위한 방열장치에 관한 것이다.

Description

PCB에 실장되는 반도체소자를 위한 방열장치{Radiator for PCB mounting semiconductor}
본 발명은 PCB에 실장되는 반도체소자를 위한 방열장치에 관한 것으로, 더욱 상세하게는 PCB(Printed Circuit Board ; 인쇄회로기판)에 반도체소자 실장 시, PCB와 프리폼(Preform)의 두께 편차(공차)에 의한 용융되는 프리폼의 오버플로우 및 주변 확산을 방지하고, 실장 상태를 견고히 유지시킴과 동시에 반도체소자에서 발생되는 열을 자체 열교환 및 대면적 PCB로 열전도 확산을 통해 신속한 방열이 이루어지도록 하는 PCB에 실장되는 반도체소자를 위한 방열장치에 관한 것이다.
일반적으로, PCB(Printed Circuit Board ; 인쇄회로기판)는 인쇄된 전기회로 패턴에 집적 회로, 저항기, 스위치 등 전기적 부품들이 납땜되는 얇은 판을 말하며, 대부분의 전기회로는 이 인쇄 회로 기판에 설치된다.
상기와 같은 PCB에 전기적 부품을 실장시키는 기술 중 SMT(Surface Mounting Technology ; 표면실장)가 있는데, 이는 전자기기 조립을 자동으로 실행하는 장치를 총칭한다. 인쇄회로기판(PCB) 위에 반도체나 다이오드, 칩 등을 다수의 장비로 실장하고 이를 경화시키는 기능을 수행하는 기술이다.
최근 SMT에서는 솔더 구조물로 프리폼((Preform)을 적용하기도 하는데, 프리폼은 납땜 공정의 생산성과 품질 향상을 위해 다양한 형태와 크기로 사전 가공된 남땜 부자재로서, 스텐실에 의해 납량이 부족한 곳이나 FPCB(플렉서블 PCB) 등 납량 부족으로 접합 불량이 생긴 곳, 추가 솔더링이 필요한 곳에 사용되고, 특히 빈번한 접촉이나 강한 힘, 낙하실험이 요구되는 부품 및 제조품에 사용되며, 방열판, 트랜스포머 등 열전도 차이로 인해 불량이 발생하는 곳 등에 주로 사용된다.
이러한 프리폼을 사용하여 반도체소자를 PCB에 실장시키는 종래 기술의 예로는, 첨부 도면 도 1의 a)에 도시된 바와 같이, 반도체소자(S)가 실장될 부분에 안치홀(2)과 반도체소자(S)의 단자가 접합되는 부위를 제공하여 전기신호의 도통 경로를 제공하는 도체 패턴(3 ; 도체(랜드))이 형성된 PCB(1) 중 상기 안치홀(2)에 반도체소자(S)를 인입 안치시키고, 상기 PCB(1)와 반도체소자(S) 하부면에 프리폼(7)이 적층된 방열체(6 ; 플렛코인)를 부착시킨 상태에서 리플로우를 통해 도체 패턴(3)과 반도체소자(S)의 단자를 접합시키고, 상기 방열체(6)가 PCB(1)의 하부면에 마련된 방열을 위한 랜드(4)와 반도체소자(S) 하부면에 접합되도록 하는 것이 있다.
이러한 종래 반도체소자를 PCB에 실장시키는 기술은 상기와 같이, PCB(1)와 반도체소자(S) 하부면에 프리폼(7)이 적층된 방열체(6 ; 플렛코인)를 부착시킨 상태에서 리플로우를 통해 도체 패턴(3)과 반도체소자(S)의 단자를 접합시키고, 상기 방열체(6)가 PCB(1)의 하부면에 마련된 방열을 위한 랜드(4)와 반도체소자(S) 하부면에 접합되도록 하는 과정에서 첨부 도면 도 1의 b)에 도시된 바와 같이, 상기 프리폼(7)이 용융되면서 나사홀(5 ; 방열체(6)를 PCB(1)에 고정시키는 나사(8)가 관통하는 나사 구멍)과 안치홀(2)과 반도체소자(S) 사이의 틈으로 유입되면서 오버플로우되는 한편, 상기 방열체(6) 외곽으로 흘러 넘친 상태에서 경화된다.
특히, 리플로우 시 PCB(1) 도체 패턴(3)과 반도체소자(S)의 단자간 완벽한 접합을 위해 누름(가압) 과정을 거치게 되는데, 이때, 상기와 같이 리플로우 열에 의해 용융되는 프리폼(7)의 오버플로우가 가중되며, 상기 PCB(1)의 두께 내지 안치홀(2)의 사이즈 공차(반도체소자 공차 포함)에 의해 용융되는 프리폼(7)의 오버플로우가 가중된다.
이와 같은 종래 기술은 첨부 도면 도 1의 c)에 도시된 바와 같이, 상기 나사홀(5)로 오버플로우되어 경화된 납(프리폼)에 의해 나사(8)의 인입 체결이 불가능하게 되거나, 상기 안치홀(2)과 반도체소자(S) 사이로 오버플로우되어 경화된 납에 의해 반도체소(S)의 단자가 쇼트되는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하고자 창출된 것으로, PCB(Printed Circuit Board ; 인쇄회로기판)에 반도체소자 실장 시, PCB와 프리폼(Preform)의 두께 편차(공차)에 의한 용융되는 프리폼의 오버플로우 및 주변 확산을 방지하고, 실장 상태를 견고히 유지시킴과 동시에 반도체소자에서 발생되는 열을 자체 열교환 및 대면적 PCB로 열전도 확산을 통해 신속한 방열이 이루어지도록 하는 PCB에 실장되는 반도체소자를 위한 방열장치를 제공함에 목적을 두고 있다.
상기와 같은 목적 달성을 위한 본 발명은 상부에 적층된 상태에서 리플로우 시 용융후 경화되는 프리폼(20)에 의해 PCB(1)와 반도체소자(10)의 하부면에 접합 또는 면접된 상태에서 방열 작용하는 방열부(110); 상기 방열부(110) 상부면에, 용융되는 프리폼(20) 중 접합에 필요한 양 이외의 잉여분을 유도하여 채움 공간을 형성하여, 상기 잉여분이 PCB(1)와 반도체소자(10)의 구조적 틈새 내지 접합면 외곽으로 오버플로우 되는 것을 방지하는 잉여납저장부(120); 를 포함하는 것을 특징으로 한다.
본 발명 중 상기 PCB(1)는 반도체소자(10)가 실장될 부분에 안치홀(2)이 형성되고, 상기 안치홀(2)이 형성된 PCB(1)의 상부면에 반도체소자(10)의 단자가 접합되는 부위를 제공하여 전기신호의 도통 경로를 형성하는 도체 패턴(3 ; 랜드)이 형성되고, PCB(1)의 하부면에 방열용 대면적 랜드(4)가 형성되고, 상기 안치홀(2) 길이방향 양측에 상기 방열부(110)와 고정결합용 나사(8)가 관통하는 나사홀(5)이 형성된 것일 수 있다.
본 발명 중 상기 방열부(110)는 반도체소자(10)가 안치되는 부위 보다 넓은 면적으로 이루어지되, 길이방향 양측에 상기 PCB(1)에 형성되는 나사홀(5)과 대응되는 나사공(111)이 형성된 구리(Cu) 또는 구리 합금을 포함한 금속 블록체인 것을 특징으로 한다.
본 발명 중 상기 잉여납저장부(120)는 방열부(110)의 프리폼(20)이 적층되는 면의 외곽 테두리 부분에 형성되는 홈인 것을 특징으로 한다.
본 발명의 상기 잉여납저장부(120)는 방열부(110)의 프리폼(20)이 적층되는 면의 외곽 테두리 부분에 형성되는 홈과, 상기 방열부(110)에 형성되는 나사공(111) 테두리와 간격을 두고 방열부(110)의 면에 형성되는 홈의 복합체인 것을 특징으로 한다.
본 발명의 상기 잉여납저장부(120)는 방열부(110)의 프리폼(20)이 적층되는 면의 표면에 가로 세로 방향으로 형성되는 다수의 슬릿인 것을 특징으로 한다.
본 발명의 상기 잉여납저장부(120)는 방열부(110)의 프리폼(20)이 적층되는 면의 외곽 테두리 부분에 형성되는 홈과, 상기 방열부(110)에 형성되는 나사공(111) 테두리와 간격을 두고 방열부(110)의 면에 형성되는 홈 및 상기 방열부(110) 면에 가로 세로 방향으로 형성되는 다수의 슬릿인 것을 특징으로 한다.
본 발명의 상기 슬릿은 방열부(110) 외곽 테두리 부분에 형성되는 홈과 상기 방열부(110)에 형성되는 나사공(111) 테두리와 간격을 두고 방열부(110)의 면에 형성되는 홈을 가로지르며 연결하는 것을 특징으로 한다.
본 발명의 상기 프리폼(20)은 방열부(110)의 면 중 외곽 테두리 부분에 형성되는 홈 보다 내측 방향에 적층되는 면적으로 이루어진 것을 특징으로 한다.
본 발명의 상기 방열부(110)의 접합되지 않는 자유공간 방향에 위치하는 면에는 열교환용 요철부(130)가 형성된 것을 특징으로 한다.
상기와 같은 과제해결수단에 의한 본 발명은 반도체소자(10)가 실장되는 PCB(1)에 프리폼(20)이 적층된 방열장치(100)를 마운팅하고, 리플로우 과정을 거쳐 프리폼(20)의 용융후 경화를 통해 상호 접합이 이루어지도록 함에 있어, 본 발명인 방열장치(100)의 방열부(110) 상부면에, 용융되는 프리폼(20) 중 접합에 필요한 양 이외의 잉여분을 유도하여 채움 공간인 잉여납저장부(120)를 마련함으로써, 상기 잉여분이 PCB(1)와 반도체소자(10)의 구조적 틈새 내지 접합면 외곽으로 오버플로우 되는 것을 방지하는 효과를 얻는다.
본 발명은 상기와 같이 리플로우 과정에서 용융되는 프리폼(20)인 납(솔더)의 잉여분이 PCB(1)와 반도체소자(10)의 구조적 틈새 내지 접합면 외곽으로 오버플로우 되는 것을 방지 즉, 상기 납이 PCB(1)에 형성되는 나사홀(5 ; 방열부(110) 고정용))로 오버플로우 되는 것을 방지함으로써, 상기 나사홀(5)로 나사(8) 삽입 체결시 간섭이나 저항 발생을 방지하여 용이한 체결이 이루어지도록 하고, 상기 용융되는 프리폼(20)이 반도체소자(10)가 안치되도록 PCB(1)에 형성되는 안치홀(2)과 해당 부분에 안치되는 반도체소자(10) 사이의 틈으로 오버플로우 되는 것을 방지함으로써, 경화된 납에 의해 반도체소자(10)의 단자가 쇼트되는 것을 방지하는 효과를 얻는다.
본 발명은 리플로우 시 PCB(1) 도체 패턴(3)과 반도체소자(10)의 단자간 완벽한 접합을 위해 누름(가압) 과정을 거치게 되는데, 이때, 상기와 같이 리플로우 열에 의해 용융되는 프리폼(20)의 오버플로우가 가중되며, 상기 PCB(1)의 두께 내지 안치홀(2)의 사이즈 공차(반도체소자 공차 포함)에 의해 용융되는 프리폼(20)의 오버플로우가 가중되게 되나, 본 발명은 가중되는 프리폼(20)의 오버플로우도 상기 잉여납저장부(120)가 수용 가능하므로, 상기와 같은 오버플로우 문제점을 근본적으로 방지하는 효과를 얻는다.
본 발명은 상기와 같이, 상기 PCB(1)와 반도체소자(10)의 하부면에 접합 또는 면접된 상태에서, 상기 반도체소자(10)에서 발생되는 열을 방열부(110)를 통해 열전도시켜 자체 방출이 이루어지도록 하고, 상기 PCB(1) 및 PCB(1) 하부면의 랜드(4)를 통해 전도 확산시키면서 열교환 및 방출이 이루어지도록 함으로써, 상기 반도체소자(10)에서 발생되는 열을 신속하면서도 원활히 방출되도록 하고, 이를 통해, 상기 반도체소자(10)의 열적 스트레스가 저감시켜 정상적인 동작 특성을 유지하면서 수명을 연장시키는 효과를 얻는다.
본 발명은 상기 방열부(110)는 PCB(1)와 반도체소자(10)에 접합 또는 면접되지 않는 자유공간 방향에 위치하는 면에 열교환용 요철부(130)가 형성됨으로써, 상기 반도체소자(10)에서 발생된 열이 방열부(110)로 전도된 후 외부 공기와 열교환되는 면적을 확대시켜, 더욱 신속하면서도 원활한 방열이 이루어지도록 하는 효과를 얻는다.
본 발명은 상기 PCB(1)와 대응되는 면의 나사공(111) 테두리 부분에 돌출환테(112)가 형성됨으로써, 상기 방열부(110)의 상부면에 프리폼(20)이 적층된 상태에서 PCB(1)에 적층 과정에서 상기 돌출환테(112)가 PCB(1)의 나사홀(5)에 인입되어 결합되고, 이러한 상태에서 리플로우를 진행하면, 용융되는 프리폼(20)이 상기 나사홀(5)과 방열부(110)에 형성된 나사공(111)으로 침투하는 것을 원천적으로 방지하는 효과를 얻는다.
도 1의 a) 내지 c)는 종래 반도체소자가 실장되는 PCB와 방열장치의 접합 과정 및 접합 구조를 도시한 부분단면도.
도 2는 본 발명이 반도체소자가 실장되는 PCB에 접합되는 상태 및 구조를 도시한 분리 사시도.
도 3은 본 발명의 일실시예에 따른 구성 내지 구조를 도시한 사시도.
도 4 a) 내지 c)는 본 발명인 방열장치가 반도체소자가 실장되는 PCB와 접합되는 과정 및 접합 구조를 도시한 부분단면도.
도 5는 본 발명의 다른 실시예에 따른 구성 내지 구조를 도시한 사시도.
도 6은 본 발명의 다른 실시예인 방열장치가 반도체소자가 실장되는 PCB와 접합된 구조 및 작용을 도시한 부분단면도.
도 7은 본 발명의 또 다른 실시예에 따른 구성 내지 구조를 도시한 사시도.
도 8은 본 발명의 또 다른 실시예인 방열장치가 반도체소자가 실장되는 PCB와 접합된 구조 및 작용을 도시한 부분단면도.
도 9는 본 발명의 또 다른 실시예인 방열장치의 구성 내지 구조 및 작용을 도시한 사시도.
도 10 본 발명의 또 다른 실시예인 방열장치의 구성 내지 구조 및 작용을 도시한 단면도.
이와 같이 제시한 첨부 도면 중 도 2 내지 도 10을 참고로 하여 본 발명을 설명하면 다음과 같다.
본 발명인 PCB에 실장되는 반도체소자를 위한 방열장치(100)는 첨부 도면 도 2 내지 도 3에 도시된 바와 같이, 상부에 적층된 상태에서 리플로우 시 용융후 경화되는 프리폼(20)에 의해 PCB(1)와 반도체소자(10)의 하부면에 접합 또는 면접된 상태에서 방열 작용하는 방열부(110); 상기 방열부(110) 상부면에, 용융되는 프리폼(20) 중 접합에 필요한 양 이외의 잉여분을 유도하여 채움 공간을 형성하는 잉여납저장부(120); 를 포함하는 것일 수 있다.
여기서, 본 발명 중 상기 PCB(1)는 반도체소자(10)가 실장될 부분에 안치홀(2)이 형성되고, 상기 안치홀(2)이 형성된 PCB(1)의 상부면에 반도체소자(10)의 단자가 접합되는 부위를 제공하여 전기신호의 도통 경로를 형성하는 도체 패턴(3 ; 랜드)이 형성되고, PCB(1)의 하부면에 방열용 대면적 랜드(4)가 형성되고, 상기 안치홀(2) 길이방향 양측에 상기 방열부(110)와 고정결합용 나사(8)가 관통하는 나사홀(5)이 형성된 것일 수 있다.
한편, 본 발명 중 상기 방열부(110)는 반도체소자(10)가 안치되는 부위 보다 넓은 면적으로 이루어지되, 길이방향 양측에 상기 PCB(1)에 형성되는 나사홀(5)과 대응되는 나사공(111)이 형성된 구리(Cu) 또는 구리 합금을 포함한 금속 블록체인 것일 수 있다.
또 한편, 본 발명 중 상기 잉여납저장부(120)는 방열부(110)의 프리폼(20)이 적층되는 면의 외곽 테두리 부분에 형성되는 홈인 것일 수 있다(도 2 및 도 3 참조).
또한, 상기 잉여납저장부(120)는 방열부(110)의 프리폼(20)이 적층되는 면의 외곽 테두리 부분에 형성되는 홈과, 상기 방열부(110)에 형성되는 나사공(111) 테두리와 간격을 두고 방열부(110)의 면에 형성되는 홈의 복합체인 것일 수도 있다.
이와 같은 본 발명은 그리고, 본 발명 중 상기 잉여납저장부(120)는 첨부 도면 도 5 및 도 6에 도시된 바와 같이, 상기 방열부(110)의 프리폼(20)이 적층되는 면의 표면에 가로 세로 방향으로 형성되는 다수의 슬릿인 것일 수 있다.
그리고, 본 발명 중 상기 잉여납저장부(120)는 첨부 도면 도 7 및 도 8에 도시된 바와 같이, 상기 방열부(110)의 프리폼(20)이 적층되는 면의 외곽 테두리 부분에 형성되는 홈과, 상기 방열부(110)에 형성되는 나사공(111) 테두리와 간격을 두고 방열부(110)의 면에 형성되는 홈 및 상기 방열부(110) 면에 가로 세로 방향으로 형성되는 다수의 슬릿인 것일 수 있다.
그리고, 본 발명 중 상기 방열부(110)는 첨부 도면 도 9에 도시된 바와 같이, 상기 PCB(1)와 반도체소자(10)에 접합 또는 면접되지 않는 자유공간 방향에 위치하는 면에는 열교환용 요철부(130)가 형성된 것일 수 있다.
그리고, 본 발명 중 상기 방열부(110)는 첨부 도면 도 10에 도시된 바와 같이, 상기 PCB(1)와 대응되는 면의 나사공(111) 테두리 부분에 돌출환테(112)가 형성된 것일 수 있다.
이와 같은 본 발명의 작용을 설명하면 다음과 같다.
본 발명은 첨부 도면 도 2 내지 도 3에 도시된 바와 같이, 상부에 적층된 상태에서 리플로우 시 용융후 경화되는 프리폼(20)에 의해 PCB(1)와 반도체소자(10)의 하부면에 접합 또는 면접된 상태에서 방열 작용하는 방열부(110); 상기 방열부(110) 상부면에, 용융되는 프리폼(20) 중 접합에 필요한 양 이외의 잉여분을 유도하여 채움 공간을 형성하여, 상기 잉여분이 PCB(1)와 반도체소자(10)의 구조적 틈새 내지 접합면 외곽으로 오버플로우 되는 것을 방지하는 잉여납저장부(120); 를 포함하는 PCB에 실장되는 반도체소자를 위한 방열장치(100)이며, 이러한 방열장치(100)가 접합되는 구조와 관련된 것이다.
이러한 본 발명은 반도체소자(10)가 실장되는 PCB(1)에 프리폼(20)이 적층된 방열장치(100)를 마운팅하고, 리플로우 과정을 거쳐 프리폼(20)의 용융후 경화를 통해 상호 접합이 이루어지도록 함에 있어, 본 발명인 방열장치(100)의 방열부(110) 상부면에, 용융되는 프리폼(20) 중 접합에 필요한 양 이외의 잉여분을 유도하여 채움 공간인 잉여납저장부(120)를 마련함으로써, 상기 잉여분이 PCB(1)와 반도체소자(10)의 구조적 틈새 내지 접합면 외곽으로 오버플로우 되는 것을 방지하는 것이 가능하다.
또한, 상기와 같이 리플로우 과정에서 용융되는 프리폼(20)인 납(솔더)의 잉여분이 PCB(1)와 반도체소자(10)의 구조적 틈새 내지 접합면 외곽으로 오버플로우 되는 것을 방지 즉, 상기 납이 PCB(1)에 형성되는 나사홀(5 ; 방열부(110) 고정용))로 오버플로우 되는 것을 방지함으로써, 상기 나사홀(5)로 나사(8) 삽입 체결시 간섭이나 저항 발생을 방지하여 용이한 체결이 이루어지도록 하고, 상기 용융되는 프리폼(20)이 반도체소자(10)가 안치되도록 PCB(1)에 형성되는 안치홀(2)과 해당 부분에 안치되는 반도체소자(10) 사이의 틈으로 오버플로우 되는 것을 방지함으로써, 경화된 납에 의해 반도체소자(10)의 단자가 쇼트되는 것을 방지하는 것이 가능하다.
특히, 리플로우 시 PCB(1) 도체 패턴(3)과 반도체소자(10)의 단자간 완벽한 접합을 위해 누름(가압) 과정을 거치게 된다. 이때, 상기와 같이 리플로우 열에 의해 용융되는 프리폼(20)의 오버플로우가 가중되며, 상기 PCB(1)의 두께 내지 안치홀(2)의 사이즈 공차(반도체소자 공차 포함)에 의해 용융되는 프리폼(20)의 오버플로우가 가중되는데, 본 발명은 이와 같이 가중되는 프리폼(20)의 오버플로우도 원천적으로 방지하는 것이 가능하다.
여기서, 본 발명 중 상기 PCB(1)는 반도체소자(10)가 실장될 부분에 안치홀(2)이 형성되고, 상기 안치홀(2)이 형성된 PCB(1)의 상부면에 반도체소자(10)의 단자가 접합되는 부위를 제공하여 전기신호의 도통 경로를 형성하는 도체 패턴(3 ; 랜드)이 형성되고, PCB(1)의 하부면에 방열용 대면적 랜드(4)가 형성되고, 상기 안치홀(2) 길이방향 양측에 상기 방열부(110)와 고정결합용 나사(8)가 관통하는 나사홀(5)이 형성된 것을 실시예로 한다.
상기에서 랜드(4)는 SMT(표면실장기술)에서 말하는 솔더링되는 도체 단자를 칭하며, 본 발명에서는 열전도를 목적으로 하여, 적어도 상기 방열장치(100)의 방열부(110)의 면적과 동일하거나, 상기 PCB(1)의 하부면 전체 면적에 걸쳐 형성되는 대면적체이다.
한편, 본 발명 중 상기 방열부(110)는 반도체소자(10)가 안치되는 부위 보다 넓은 면적으로 이루어지되, 길이방향 양측에 상기 PCB(1)에 형성되는 나사홀(5)과 대응되는 나사공(111)이 형성된 구리(Cu) 또는 구리 합금을 포함한 금속 블록체인 것을 바람직한 실시예로 하며, 그외에도 열전도율이 높은 금속재이면 모두 실시예로서 만족한다.
이와 같이 된 상기 방열부(110)는 PCB(1)의 안치홀(2)에 반도체소자(10)가 안치된 상태에서 접합된 후, 상기 PCB(1)의 나사홀(5)과 나사공(111)을 관통하는 나사(8) 조임에 의해 접합 상태가 견고히 유지되도록 한다.
또 한편, 본 발명 중 상기 잉여납저장부(120)는 첨부 도면 도 2 및 도 3에 도시된 바와 같이, 상기 방열부(110)의 프리폼(20)이 적층되는 면의 외곽 테두리 부분에 형성되는 홈인 것을 일실시예로 한다.
이와 같이 된 상기 잉여납저장부(120)는 리플로우 과정에서 용융되는 프리폼(20)이 방열부(110)의 외곽 테두리에 형성된 선형 테 형태 또는 테 형태가 파선으로 이루어진 홈으로 흘러서 유입되도록 함으로써, 용융되는 프리폼(20) 중 접합에 필요한 양 이외의 잉여분이 PCB(1)와 반도체소자(10)의 구조적 틈새 특히 상기 방열부(110)의 접합면 외곽으로 오버플로우 되는 것을 방지하도록 한다.
이때, 상기 잉여납저장부(120)에 유입되는 용융된 프리폼(20)의 잉여량은 리플로우 시 PCB(1) 도체 패턴(3)과 반도체소자(10)의 단자간 완벽한 접합을 위해 가압하는 압력 정도 및 상기 PCB(1)의 두께 내지 안치홀(2)의 사이즈 공차에 따라 달라지므로, 상기 프리폼(20)이 용융후 경화되면서 접합되는 최적의 두께를 고려하여 용적이 사전 설계되어 제작되는 것이 바람직하다.
또한, 상기 잉여납저장부(120)는 방열부(110)의 프리폼(20)이 적층되는 면의 외곽 테두리 부분에 형성되는 홈과, 상기 방열부(110)에 형성되는 나사공(111) 테두리와 간격을 두고 방열부(110)의 면에 형성되는 홈의 복합체인 것도 바람직한 일실시예이다.
이와 같이 된 상기 잉여납저장부(120)는 리플로우 과정에서 용융되는 프리폼(20)의 잉여분이 상기 방열부(110)의 접합면 외곽으로 오버플로우 되는 것을 방지함은 물론, 상기 PCB(1)의 나사홀(5)과 방열부(110) 자체의 나사공(111)으로 유입 오버플로우 되는 것을 완벽히 차단함으로써, 상기 나사(8)가 체결되는 부위의 막힘 내지 간섭 발생을 방지하는 것이 가능하다.
이때, 본 발명의 상기 프리폼(20)은 방열부(110)의 면 중 외곽 테두리 부분에 형성되는 홈 보다 내측 방향에 적층되는 면적으로 이루어져, 리플로우 시 가압에 의해 용융된 납이 방열부(110) 전체 면으로 확산되면서 접합되도록 하는 것이 바람직하나, 상기 방열부(110) 전체 면에 적층 형성되는 것도 바람직하다.
상기와 같은 본 발명의 방열장치(100)의 PCB(1)와 반도체소자(10)에 대한 접합 내지 접촉시키는 과정은 첨부 도면 도 4에 도시된 바와 같다.
먼저, 첨부 도면 도 4의 a)에 도시된 바와 같이, 상기 PCB(1)와 반도체소자(S) 하부면에 프리폼(20)이 적층된 방열부(110)를 위치시킨 상태에서 리플로우를 통해 도체 패턴(3)과 반도체소자(10)의 단자를 접합시키고, 상기 방열부(110)가 PCB(1)의 하부면에 마련된 방열을 위한 랜드(4)와 반도체소자(10) 하부면에 접합 내지 접촉되도록 한다.
이때, 본 발명은 상기 방열부(110) 상부면에 마련된 잉여납저장부(120)가 용융되는 프리폼(20) 중 접합에 필요한 양 이외의 잉여분을 유도하여 채움 공간을 제공하게 되므로, 첨부 도면 도 4의 b)에 도시된 바와 같이, 상기 잉여분이 PCB(1)와 반도체소자(10)의 구조적 틈새 내지 접합면 외곽으로 오버플로우 되는 것을 방지하여, 상기 납이 PCB(1)에 형성되는 나사홀(5)로 오버플로우 되는 것을 방지함으로써, 상기 나사홀(5)로 나사(8) 삽입 체결시 간섭이나 저항 발생을 방지하여 용이한 체결이 이루어지도록 하고, 상기 용융되는 프리폼(20)이 반도체소자(10)가 안치되도록 PCB(1)에 형성되는 안치홀(2)과 해당 부분에 안치되는 반도체소자(10) 사이의 틈으로 오버플로우 되는 것을 방지함으로써, 경화된 납에 의해 반도체소자(10)의 단자가 쇼트되는 것을 방지하는 것이 가능하다.
이와 같이 된 본 발명은 첨부 도면 도 4의 c)에 도시된 바와 같이, 상기 PCB(1)와 반도체소자(10)의 하부면에 접합 또는 면접된 상태에서, 상기 반도체소자(10)에서 발생되는 열을 방열부(110)를 통해 열전도시켜 자체 방출이 이루어지도록 하고, 상기 PCB(1) 및 PCB(1) 하부면의 랜드(4)를 통해 전도 확산시키면서 열교환 및 방출이 이루어지도록 함으로써, 상기 반도체소자(10)에서 발생되는 열을 신속하면서도 원활히 방출되도록 하고, 이를 통해, 상기 반도체소자(10)의 열적 스트레스가 저감시켜 정상적인 동작 특성을 유지하면서 수명을 연장시키는 것이 가능하다.
이와 같은 본 발명의 다른 실시예들을 살펴보면 다음과 같다.
먼저, 본 발명 중 상기 잉여납저장부(120)는 첨부 도면 도 5 및 도 6에 도시된 바와 같이, 상기 방열부(110)의 프리폼(20)이 적층되는 면의 표면에 가로 세로 방향으로 형성되는 다수의 슬릿인 것도 다른 실시예로서 바람직하다.
이때, 상기 가로 세로 방향으로 형성되는 다수의 슬릿은 격자 형태로 형성되는 것을 실시예로 하나, 특정 문양이 불규칙하지 않고 고르게 배열된 것이면 모두 적용 가능하다.
이와 같이 되면, 리플로우 과정에서 용융되는 프리폼(20)이 방열부(110)의 슬릿으로 고르게 분배되면서 흘러 유입되도록 하는 것이 가능하다.
그리고, 본 발명 중 상기 잉여납저장부(120)는 첨부 도면 도 7 및 도 8에 도시된 바와 같이,방열부(110)의 프리폼(20)이 적층되는 면의 외곽 테두리 부분에 형성되는 홈과, 상기 방열부(110)에 형성되는 나사공(111) 테두리와 간격을 두고 방열부(110)의 면에 형성되는 홈 및 상기 방열부(110) 면에 가로 세로 방향으로 형성되는 다수의 슬릿인 것도 또 다른 실시예로서 바람직하다.
이때, 상기 슬릿은 방열부(110) 외곽 테두리 부분에 형성되는 홈과 상기 방열부(110)에 형성되는 나사공(111) 테두리와 간격을 두고 방열부(110)의 면에 형성되는 홈을 가로지르며 연결하는 것이 바람직하다.
이와 같이 되면, 리플로우 과정에서 용융되는 프리폼(20)의 잉여분이 상기 방열부(110)의 접합면 외곽으로 오버플로우 되는 것을 방지하고, 상기 PCB(1)의 나사홀(5)과 방열부(110) 자체의 나사공(111)으로 유입 오버플로우 되는 것을 완벽히 차단함은 물론, 용융되는 프리폼(20)이 방열부(110)의 슬릿으로 고르게 분배되면서 신속히 흘러 상기 유입 공간인 홈으로 유입되도록 하는 것이 가능하다.
그리고, 본 발명 중 상기 방열부(110)는 첨부 도면 도 9에 도시된 바와 같이, PCB(1)와 반도체소자(10)에 접합 또는 면접되지 않는 자유공간 방향에 위치하는 면에는 열교환용 요철부(130)가 형성된 것도 또 다른 실시예로서 바람직하다.
이와 같이 되면, 상기 반도체소자(10)에서 발생된 열이 방열부(110)로 전도된 후 외부 공기와 열교환되는 면적을 확대시켜, 더욱 신속하면서도 원활한 방열이 이루어지도록 하는 것이 가능하다.
그리고, 본 발명 중 상기 방열부(110)는 첨부 도면 도 10에 도시된 바와 같이, 상기 PCB(1)와 대응되는 면의 나사공(111) 테두리 부분에 돌출환테(112)가 형성된 것도 또 다른 실시예로서 바람직하다.
이와 같이 되면, 상기 방열부(110)의 상부면에 프리폼(20)이 적층된 상태에서 PCB(1)에 적층 과정에서 상기 돌출환테(112)가 PCB(1)의 나사홀(5)에 인입되어 결합되고, 이러한 상태에서 리플로우를 진행하면, 용융되는 프리폼(20)이 상기 나사홀(5)과 방열부(110)에 형성된 나사공(111)으로 침투하는 것을 원천적으로 방지하는 것이 가능하다.
이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다.
그 밖에도, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.
따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
100 : 방열장치 110 : 방열부
111 : 나사공 112 : 돌출환테
120 : 잉여납저장부 130 : 요철부
1 : PCB 2 : 안치홀
3 : 도체 패턴 4 : 방열 랜드
5 : 나사홀 10 : 반도체소자
20 : 프리폼

Claims (11)

  1. 상부에 적층된 상태에서 리플로우 시 용융후 경화되는 프리폼(20)에 의해 PCB(1)와 반도체소자(10)의 하부면에 접합 또는 면접된 상태에서 방열 작용하는 방열부(110);
    상기 방열부(110) 상부면에, 용융되는 프리폼(20) 중 접합에 필요한 양 이외의 잉여분을 유도하여 채움 공간을 형성하여, 상기 잉여분이 PCB(1)와 반도체소자(10)의 구조적 틈새 내지 접합면 외곽으로 오버플로우 되는 것을 방지하는 잉여납저장부(120); 를 포함하고,
    상기 PCB(1)는 반도체소자(10)가 실장될 부분에 안치홀(2)이 형성되고, 상기 안치홀(2)이 형성된 PCB(1)의 상부면에 반도체소자(10)의 단자가 접합되는 부위를 제공하여 전기신호의 도통 경로를 형성하는 도체 패턴(3)이 형성되고, PCB(1)의 하부면에 방열용 대면적 랜드(4)가 형성되고, 상기 안치홀(2) 길이방향 양측에 상기 방열부(110)와 고정결합용 나사(8)가 관통하는 나사홀(5)이 형성되며,
    상기 방열부(110)는 반도체소자(10)가 안치되는 부위 보다 넓은 면적으로 이루어지되, 길이방향 양측에 상기 PCB(1)에 형성되는 나사홀(5)과 대응되는 나사공(111)이 형성된 구리(Cu) 또는 구리 합금을 포함한 금속 블록체이고,
    상기 방열부(110)는 상기 PCB(1)의 상기 안치홀(2)에 상기 반도체소자(10)가 안치된 상태에서 접합된 후, 상기 PCB(1)의 상기 나사홀(5)과 상기 나사공(111)을 관통하는 상기 나사(8) 조임에 의해 접합 상태가 견고히 유지되며,
    상기 방열부(110)는 PCB(1)와 대응되는 면의 나사공(111) 테두리 부분에 PCB(1)의 나사홀(5)로 인입되는 돌출환테(112)가 형성되고,
    상기 방열부(110)의 상부면에 프리폼(20)이 적층된 상태에서 PCB(1)에 적층 과정에서 상기 돌출환테(112)가 PCB(1)의 나사홀(5)에 인입되어 결합되고, 이러한 상태에서 리플로우를 진행하면, 용융되는 프리폼(20)이 상기 나사홀(5)과 방열부(110)에 형성된 나사공(111)으로 침투하는 것을 원천적으로 방지하는 것,
    을 특징으로 하는 PCB에 실장되는 반도체소자를 위한 방열장치.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 잉여납저장부(120)는 방열부(110)의 프리폼(20)이 적층되는 면의 외곽 테두리 부분에 형성되는 홈인 것,
    을 특징으로 하는 PCB에 실장되는 반도체소자를 위한 방열장치.
  5. 청구항 1에 있어서,
    상기 잉여납저장부(120)는 방열부(110)의 프리폼(20)이 적층되는 면의 외곽 테두리 부분에 형성되는 홈과, 상기 방열부(110)에 형성되는 나사공(111) 테두리와 간격을 두고 방열부(110)의 면에 형성되는 홈의 복합체인 것,
    을 특징으로 하는 PCB에 실장되는 반도체소자를 위한 방열장치.
  6. 청구항 1에 있어서,
    상기 잉여납저장부(120)는 방열부(110)의 프리폼(20)이 적층되는 면의 표면에 가로 세로 방향으로 형성되는 다수의 슬릿인 것,
    을 특징으로 하는 PCB에 실장되는 반도체소자를 위한 방열장치.
  7. 청구항 1에 있어서,
    상기 잉여납저장부(120)는 방열부(110)의 프리폼(20)이 적층되는 면의 외곽 테두리 부분에 형성되는 홈과, 상기 방열부(110)에 형성되는 나사공(111) 테두리와 간격을 두고 방열부(110)의 면에 형성되는 홈 및 상기 방열부(110) 면에 가로 세로 방향으로 형성되는 다수의 슬릿인 것,
    을 특징으로 하는 PCB에 실장되는 반도체소자를 위한 방열장치.
  8. 청구항 7에 있어서,
    상기 슬릿은 방열부(110) 외곽 테두리 부분에 형성되는 홈과 상기 방열부(110)에 형성되는 나사공(111) 테두리와 간격을 두고 방열부(110)의 면에 형성되는 홈을 가로지르며 연결하는 것,
    을 특징으로 하는 PCB에 실장되는 반도체소자를 위한 방열장치
  9. 청구항 1에 있어서,
    상기 프리폼(20)은 방열부(110)의 면 중 외곽 테두리 부분에 형성되는 홈 보다 내측 방향에 적층되는 면적으로 이루어진 것을 특징으로 하는 PCB에 실장되는 반도체소자를 위한 방열장치.
  10. 청구항 1에 있어서,
    상기 방열부(110)의 접합되지 않는 자유공간 방향에 위치하는 면에는 열교환용 요철부(130)가 형성된 것,
    을 특징으로 하는 PCB에 실장되는 반도체소자를 위한 방열장치.
  11. 삭제
KR1020210077408A 2021-06-15 2021-06-15 Pcb에 실장되는 반도체소자를 위한 방열장치 KR102594797B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210077408A KR102594797B1 (ko) 2021-06-15 2021-06-15 Pcb에 실장되는 반도체소자를 위한 방열장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210077408A KR102594797B1 (ko) 2021-06-15 2021-06-15 Pcb에 실장되는 반도체소자를 위한 방열장치

Publications (2)

Publication Number Publication Date
KR20220167969A KR20220167969A (ko) 2022-12-22
KR102594797B1 true KR102594797B1 (ko) 2023-10-27

Family

ID=84578207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210077408A KR102594797B1 (ko) 2021-06-15 2021-06-15 Pcb에 실장되는 반도체소자를 위한 방열장치

Country Status (1)

Country Link
KR (1) KR102594797B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184351A (ja) * 2006-01-05 2007-07-19 Nec Electronics Corp 半導体装置及びその製造方法
JP5907422B2 (ja) 2012-03-30 2016-04-26 広島県 繊維強化樹脂材料部材の締結構造
JP2017516291A (ja) 2014-03-29 2017-06-15 インテル コーポレイション 局所的な熱源を用いる集積回路チップの取付け

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS597422B2 (ja) * 1981-05-07 1984-02-18 ニビシ醤油株式会社 麦味噌用タンク
JPH02111004A (ja) * 1988-10-20 1990-04-24 Matsushita Electric Ind Co Ltd リード付電子部品
WO2013049061A1 (en) * 2011-09-26 2013-04-04 Fry's Metals, Inc. Systems and methods for void reduction in a solder joint

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184351A (ja) * 2006-01-05 2007-07-19 Nec Electronics Corp 半導体装置及びその製造方法
JP5907422B2 (ja) 2012-03-30 2016-04-26 広島県 繊維強化樹脂材料部材の締結構造
JP2017516291A (ja) 2014-03-29 2017-06-15 インテル コーポレイション 局所的な熱源を用いる集積回路チップの取付け

Also Published As

Publication number Publication date
KR20220167969A (ko) 2022-12-22

Similar Documents

Publication Publication Date Title
JP3817453B2 (ja) 半導体装置
CN107852811B (zh) 印刷电路板以及用于制造印刷电路板的方法
US20050067178A1 (en) Electronic assembly with thermally separated support
US7286361B2 (en) Heatsink
CN101609826A (zh) 功率半导体模块及其制造方法
JP6697944B2 (ja) 電力用半導体装置
JP2015023128A (ja) 半導体モジュール及びその製造方法
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2020136449A (ja) 半導体装置の製造方法
KR102594797B1 (ko) Pcb에 실장되는 반도체소자를 위한 방열장치
JP3424526B2 (ja) 電子部品の実装方法
JP2009135391A (ja) 電子装置およびその製造方法
JP2011108814A (ja) 面実装電子部品の接合方法及び電子装置
US7615873B2 (en) Solder flow stops for semiconductor die substrates
JP6251420B1 (ja) 電子モジュールおよび電子モジュールの製造方法
US11552065B2 (en) Semiconductor device
JP6311568B2 (ja) 電子装置
US11191157B2 (en) Semiconductor device having buffer structure for external terminals
JPH0812895B2 (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
WO2022244392A1 (ja) 半導体装置及び半導体装置の製造方法
US20210084765A1 (en) Method for Mechanically Connecting and Arranging Electronic Components
US20240057255A1 (en) Method of manufacturing a printed circuit board assembly
WO2021115416A1 (zh) 一种电路板组件和电子设备
US20230154889A1 (en) Semiconductor device manufacturing method and jig set
JP5573900B2 (ja) 部品実装用基板及び部品実装構造体

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant