JP2007184351A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007184351A
JP2007184351A JP2006000512A JP2006000512A JP2007184351A JP 2007184351 A JP2007184351 A JP 2007184351A JP 2006000512 A JP2006000512 A JP 2006000512A JP 2006000512 A JP2006000512 A JP 2006000512A JP 2007184351 A JP2007184351 A JP 2007184351A
Authority
JP
Japan
Prior art keywords
substrate
hole
semiconductor device
heat sink
resin agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006000512A
Other languages
English (en)
Inventor
Teruji Inomata
輝司 猪俣
Yoshiaki Sanada
芳秋 真田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006000512A priority Critical patent/JP2007184351A/ja
Priority to US11/648,539 priority patent/US7554191B2/en
Publication of JP2007184351A publication Critical patent/JP2007184351A/ja
Priority to US12/234,978 priority patent/US20090023252A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱板を基板に対して十分な強度をもって固定することで、放熱板の剥がれを防止して、半導体チップの動作の信頼性を確保する。
【解決手段】
放熱板１０５の固定面部１０５ｂは、接着剤樹脂１０６によって、その上下面を挟まれた構成となっているので、従来のように放熱板の下面と基板の上面とを単に接着剤樹脂によって固定していた場合と比較して、その固定面積を増大させることができる。したがって、放熱板１０５を基板１０１の上面に対して、より十分な強度をもって固定することができる。
【選択図】 図１

Description

本発明は、放熱板を有する半導体装置及びその製造方法に関し、特にその放熱板を基板に固定する技術に関する。
近年、高集積化、高性能化といった観点から、その双方を実現し得る半導体装置として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ構造の半導体装置が注目されている。
以下、このＢＧＡ半導体装置の構成について説明する。図５（Ａ）は、当該ＢＧＡ半導体装置の構成を模式的に示す側面方向からの断面図である。図５（Ｂ）は、当該ＢＧＡ半導体装置の構成を模式的に示す平面図である。
図５（Ａ）及び図５（Ｂ）に示すように、当該ＢＧＡ半導体装置は、基板２０１の上面に半導体チップ２０２を搭載し、基板２０１と半導体チップ２０２を半田または金バンプを介して電気的に接続し、基板２０１と半導体チップ２０２の間隙をアンダーフィル樹脂剤２０３で封止するとともに、基板２０１の下面に、半導体チップ２０２と電気的に接続した複数の電極を形成して、この電極上に半田バンプ２０４を設けて外部電極とするものである。この半田バンプ２０４は、基板２０１の下面にアレイ状に配置されているため、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）半導体装置と比較するとより多くの外部電極が設けられ、また、同じ外部電極数なら、ＱＦＰ半導体装置よりもパッケージサイズが小さくできるという特徴を有している。
当該ＢＧＡ半導体装置は、実装基板上に位置決めして搭載し、当該ＢＧＡ半導体装置と実装基板とを加熱することで、半田バンプ２０４をリフローして、実装基板上の電極に電気的に接続する。
ところで、近年、半導体装置には、インターネットやイントラネットなどの急速な普及に伴い、搭載される半導体チップの高性能化が求められている。また一方で、半導体チップは高速になるほど回路動作時の発熱量が増し、動作の信頼性が低下するといった不都合がある。そこで、このような不都合を回避するために、半導体チップから発生する熱を放熱する放熱板を備えることで、当該半導体装置の動作の信頼性を向上させる技術が提案されている。例えば、特開２００１−２１０７６１号公報に記載される半導体装置においては、シート状の放熱板を、補強材として炭素繊維を含む耐熱性を有する樹脂体により構成することが提案されている（例えば、特許文献１を参照。）。また、特開２００１−１６８２４４号公報に記載される半導体装置においては、ヒートスプレッダ（放熱板）をレーザー溶接により溶着することが提案されている（例えば、特許文献２を参照。）。また、特開２００２−１３４６６９号公報に記載される半導体装置においては、放熱フィンを搭載する蓋体と絶縁基板を異なるヤング率の接着樹脂によって取着されることが提案されている（例えば、特許文献３を参照。）。また、特開２００４−１６５５８６号公報に記載されるパッケージ構造及びそれを搭載したプリント基板においては、ＬＳＩからの熱を、ヒートスプレッダを介してヒートシンクに伝達する構造が開示されている（例えば、特許文献４を参照。）。
ここで、この放熱板を有するＢＧＡ半導体装置の構成について説明する。図６（Ａ）は、当該ＢＧＡ半導体装置の構成を模式的に示す側面方向からの断面図である。図６（Ｂ）は、当該ＢＧＡ半導体装置の構成を模式的に示す平面図である。図６（Ｃ）は、当該ＢＧＡ半導体装置の構成を模式的に示す側面方向からの部分拡大図である。
図６（Ａ）及び図６（Ｂ）に示すように、当該ＢＧＡ半導体装置は、基板２０１上に搭載される半導体チップ２０２を上方から覆うように放熱板２０５が配置され、この放熱板２０５は、半導体チップ２０２の上面に対して、接着剤樹脂またはアルミナペースト、あるいは銀ペーストなどの接着剤２０７を介して固定されるとともに、基板２０１の上面に対しては、図６（Ｃ）に示すように、接着剤樹脂２０６を介して固定される。
ところが、このようなＢＧＡ半導体装置においては、上述した半田バンプ２０４のリフロー時に、パッケージ全体に反りが生じる。これは、主として半導体チップ２０２と基板２０１の熱膨張率差が原因となっている。さらに、半導体チップ２０２とアンダーフィル樹脂剤２０３の熱膨張率差もその原因となっている。より詳細には、基板２０１やアンダーフィル樹脂剤２０３の熱膨張率が半導体チップ２０２の熱膨張率よりも大きいことが原因となっている。
以下に、当該ＢＧＡ半導体装置のリフロー時に発生する反り状態について説明する。図７（Ａ）は、当該ＢＧＡ半導体装置のリフロー中（高温時）の反り状態を模式的に示す側面方向からの断面図である。図７（Ｂ）は、当該ＢＧＡ半導体装置のリフロー中（高温時）の反り状態を模式的に示す側面方向からの部分拡大図である。また、図８（Ａ）は、当該ＢＧＡ半導体装置のリフロー冷却時（低温から常温）の反り状態を模式的に示す側面方向からの断面図である。図８（Ｂ）は、当該ＢＧＡ半導体装置のリフロー冷却時（低温から常温）の反り状態を模式的に示す側面方向からの部分拡大図である。
図７（Ａ）に示すように、リフロー中（高温時）においては、半導体チップ２０２と基板２０１の熱膨張率差、さらには、半導体チップ２０２とアンダーフィル樹脂剤２０３の熱膨張率差などから、当該ＢＧＡ半導体装置は、図中に示す方向に反りを生じる。図７（Ｂ）に示すように、この際、放熱板２０５と基板２０１を固定する接着剤樹脂２０６には、放熱板２０５の下面と基板２０１の上面からそれぞれ図中に矢印Ａ、Ｂで示す方向（圧縮方向）に力が加わる。
一方、図８（Ａ）に示すように、リフロー冷却時（低温から常温）においては、同様に、半導体チップ２０２と基板２０１の熱膨張率差、さらには、半導体チップ２０２とアンダーフィル樹脂剤２０３の熱膨張率差などから、当該ＢＧＡ半導体装置は、図中に示す方向に反りを生じる。図８（Ｂ）に示すように、この際、放熱板２０５と基板２０１を固定する接着剤樹脂２０６には、放熱板２０５の下面と基板２０１の上面からそれぞれ図中に矢印Ａ、Ｂで示す方向（引張り方向）に力が加わる。
特開２００１−２１０７６１号公報 （段落［００２２］、図２） 特開２００１−１６８２４４号公報 （段落［００２７］、図２） 特開２００２−１３４６６９号公報 （段落［００４０］、図１（Ａ）、図１（Ｂ） 特開２００４−１６５５８６号公報 （段落［００３６］、図４（Ａ）、図４（Ｂ））
ここで、リフロー冷却時（低温から常温）においては、放熱板２０５と基板２０１を固定する接着剤樹脂２０６に、放熱板２０５を基板２０１の上面から剥がす方向（引張り方向）の力が加わるため、この力によって放熱板２０５が基板２０１の上面から剥がれてしまう場合がある。このようにして放熱板２０５が基板２０１の上面から剥がれてしまうと、当該放熱板２０５を半導体チップ２０２に対して押圧する力が弱まり、放熱板２０５と半導体チップ２０２の熱接触状態が不良となる。また、放熱板２０５が基板２０１の上面から剥がれてしまう結果、放熱板２０５を唯一固定することになる接着剤２０７にヒビや割れが生じてしまうと放熱板２０５と半導体チップ２０２の熱接触状態がさらに不良となる。その結果、放熱板２０５は半導体チップ２０２から発生する熱を十分に放熱することができなくなり、当該ＢＧＡ半導体装置の動作の信頼性を確保することが困難になる。
この点、従来のＢＧＡ半導体装置においては、図７（Ｂ）や図８（Ｂ）に示して説明したように、放熱板２０５の下面を基板２０１の上面に対して接着剤樹脂２０６を介して固定する構成を採っているため、当該放熱板２０５の基板２０１に対する固定は、単に接着剤樹脂２０６のアンカー効果に頼っており、また、パッケージサイズをできるだけ縮小したいという観点から、その固定面積を増大させることも考えにくいことから、上述した放熱板２０５を基板２０１から剥がす方向（引張り方向）の力に対して十分な固定強度を保つことが困難となっている。
本発明によれば、半導体チップが搭載されている基板と、前記半導体チップを覆うとともに前記基板上に固定されている放熱板とを備え、前記放熱板は、前記基板との固定面に少なくとも１つの穴部が設けられており、当該穴部に充填されている樹脂剤を介して前記基板に対して固定されていることを特徴とする半導体装置が提供される。
この半導体装置によれば、放熱板は、その固定面に設けられた穴部に充填されている樹脂剤を介して基板に対して固定されている構造となっているので、単に放熱板の下面と基板の上面とを樹脂剤を介して固定する従来の構造と比べて、その固定面積が増大されており、十分な固定強度を得ることができる。
また、本発明によれば、半導体チップが搭載されている基板上に前記半導体チップを覆うように放熱板が固定されてなる半導体装置の製造方法であって、前記半導体チップが搭載されている基板と、当該基板との固定面に穴部が少なくとも１つ設けられている放熱板とを用意する工程と、前記半導体チップが搭載されている基板上に樹脂剤を塗布する工程と、前記放熱板の固定面を前記基板上に塗布された樹脂剤に押圧して、前記穴部に当該樹脂剤を充填させる工程と、前記穴部に充填された樹脂剤を硬化させることで、前記放熱板を前記基板に対して固定する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
この半導体装置の製造方法によれば、放熱板の固定面に設けられた穴部に樹脂剤を充填して、当該樹脂剤を介して放熱板を基板に対して固定する方法を採っているので、単に放熱板の下面と基板の上面とを樹脂剤を介して固定する従来の構造と比べて、その固定面積を増大させることができ、十分な固定強度を得ることができる。
本発明によれば、放熱板を基板に対して十分な強度をもって固定することができるので、放熱板の剥がれを防止することができる。その結果、当該放熱板により十分な放熱がなされるので、半導体チップの動作の信頼性を確保することができる。
以下、本発明に係る半導体装置の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
［第１の実施形態］
本実施の形態に係る半導体装置は、放熱板の固定面に貫通孔が設けられており、この貫通孔に樹脂剤が充填されることで、放熱板が基板に対してより強固に固定される構成としたものである。なお、本発明にいう穴部とは、上記貫通孔の他に凹溝部などを含むものである。したがって、本実施の形態に係る半導体装置は、上記貫通孔の替わりに凹溝部を設けることにしてもよい。
まず、当該半導体装置の構成を説明する。図１（Ａ）は、当該半導体装置の構成を模式的に示す側面方向からの断面図である。図１（Ｂ）は、当該半導体装置の構成を模式的に示す平面図である。図１（Ｃ）は、当該半導体装置の側面方向からの部分拡大図である。
図１（Ａ）に示すように、当該半導体装置は、配線パターンが形成され、且つこの配線パターンの保護膜としてソルダレジストが形成された基板１０１と、この基板１０１上に搭載され、その配線パターンと半田または金バンプを介して電気的に接続された半導体チップ１０２と、この半導体チップ１０２を覆うように配置された放熱板１０５を含んで構成される。ここで、基板１０１の上面と半導体チップ１０２の下面の間隙は、アンダーフィル樹脂剤１０３によって封止され、半導体チップ１０２の上面は、放熱板１０５の下面に対して接着剤樹脂またはアルミナペースト、あるいは銀ペーストなどの接着剤１０７を介して固定されているとともに、放熱板１０５は、基板１０１の上面に対して後述する貫通孔１０５ｃに充填される接着剤樹脂１０６を介して固定されている。また、基板１０１の下面には、半導体チップ１０２と電気的に接続した複数の電極が形成され、この電極上に半田バンプ１０４が設けられて外部電極とされている。この半田バンプ１０４は、基板１０１の下面にアレイ状に配置されている。なお、当該半導体装置は、実装基板上に位置決めして搭載した状態で、実装基板と当該半導体装置を加熱することにより半田バンプ１０４をリフローすることで、実装基板上の電極と接続される。
ここで、放熱板１０５の構成を説明する。図２（Ａ）は、当該放熱板の構成を模式的に示す側面方向からの断面図である。図２（Ｂ）は、当該放熱板の構成を模式的に示す平面図である。
図２（Ａ）及び図２（Ｂ）に示すように、放熱板１０５は、半導体チップ１０２が収容され、当該半導体チップ１０２の上面側から見て凹形状をなす凹部１０５ａと、この凹部１０５ａの周辺に設けられ基板１０１との固定面となるとともに、その周辺部に沿って複数の貫通孔１０５ｃが形成された固定面部１０５ｂとからなる。なお、この貫通孔１０５ｃの形状は、矩形、円形、楕円形等であってよい。また、この貫通孔１０５ｃの形状は、放熱板１０５の外周部にまで至る形状としてもよい。また、この貫通孔１０５ｃの個数は、その形状を、例えば当該放熱板１０５の周囲３辺にわたるコの字形状とするような場合には、１つであってもよい。また、上述したように、この貫通孔１０５ｃに替わって凹溝部を形成することにしてもよい。
このような構成において、放熱板１０５の凹部１０５ａ下面は、半導体チップ１０２の上面に対して接着剤１０７を介して固定されているとともに、固定面部１０５ｂの下面は、基板１０１の上面に対して貫通孔１０５ｃに充填される接着剤樹脂１０６を介して固定されている。
次に、本実施の形態に係る半導体装置の製造方法について説明する。(1)まず、基板１０１上に半導体チップ１０２を搭載して電気的に接続する。ここで、半導体チップ１０２と基板１０１の間隙はアンダーフィル樹脂剤１０３によって封止する。(2)次に、この半導体チップ１０２上面に接着剤１０７を塗る。(3)次に、基板１０１の上面であって、放熱板１０５が載置されたときにその固定面部１０５ｂの貫通孔１０５ｃと対応する位置にあらかじめ接着剤樹脂１０６を必要量塗布する。具体的には、放熱板１０５を基板１０１の上面に載置したときに、貫通孔１０５ｃ内の途中で、この接着剤樹脂１０６の侵入が停止される程度の量とする。(4)次に、放熱板１０５を、半導体チップ１０２を覆うように基板１０１上に載置する。この際、放熱板１０５の凹部１０５ａ下面は、半導体チップ１０２の上面に塗布された接着剤１０７に対して押圧され、接着剤樹脂１０６は貫通孔１０５ｃよりも拡径される（なお、貫通孔１０５ｃに替わって凹溝部を設けた場合には、この際に接着剤樹脂１０６が当該凹溝部に充填されることになる。）。(5)次に、放熱板１０５の貫通孔１０５ｃの内部に接着剤樹脂１０６を充填する。(6)さらに、この貫通孔１０５ｃを覆うように、放熱板１０５の固定面部１０５ｂ上面に貫通孔１０５ｃよりも拡径して接着剤樹脂１０６を塗布する。(8)その上で熱処理を行ない、接着剤樹脂１０６を硬化させる。これにより、放熱板１０５の固定面部１０５ｂは、基板１０１の上面に対して、この接着剤樹脂１０６を介して固定される。
以上の工程を経た結果、図１（Ａ）及び図１（Ｂ）に示す半導体装置が完成する。この際、放熱板１０５の固定面部１０５ｂと基板１０１上面との固定部分は、図１（Ｃ）に示す状態となる。ここで注目すべきは、放熱板１０５の貫通孔１０５ｃに充填されている接着剤樹脂１０６は、基板１０１の上面と固定面部１０５ｂ下面との間隙において貫通孔１０５ｃよりも拡径しているとともに、固定面部１０５ｂ上面において当該貫通孔１０５ｃよりも拡径していることである。その結果、放熱板１０５の固定面部１０５ｂは、接着剤樹脂１０６によってその上下面を挟まれる構成となる。このような構成により、放熱板１０５と基板１０１上面との固定面積は増大するので、従来のように放熱板の下面と基板の上面とを単に固定していた場合と比較して、より十分な固定強度を得ることができる。また、上述した放熱板１０５を基板１０１上面から剥がす方向（引張り方向）の力に対して、固定面部１０５ｂ上面に貫通孔１０５ｃよりも拡径して塗布された接着剤樹脂１０６の部分がこれを圧縮の方向で受け止める構造となっているため、従来のように放熱板の下面と基板の上面とを単に固定していた場合と比較して、より大きな力に対しても耐えることができる。
なお、放熱板１０５の貫通孔１０５ｃに充填される接着剤樹脂１０６として、例えば弾性率が０．０１ＧＰａ以上であって、且つ０．１ＧＰａ以下である比較的に低弾性の樹脂を用いることができる。このような低弾性率の樹脂であれば、上述した放熱板１０５を基板１０１上面から剥がす方向（引張り方向）の力が加わった場合に弾性変形を起こすことになるので、その分、当該接着剤樹脂１０６にかかる力のエネルギーを吸収することができる。
また、貫通孔１０５ｃに充填される接着剤樹脂１０６は、熱処理によって硬化する際に少なからず体積が減少するため、貫通孔１０５ｃの内部ではこの接着剤樹脂１０６との間に間隙が生じることになる。一方、リフロー時おいては、当該半導体装置が反り状態となることによって放熱板１０５と基板１０１とに位置ずれを生じさせようとする力が生じて、この力が接着剤樹脂１０６にかかることになるが、実際には、上述した間隙において放熱板１０５と基板１０１とに位置ずれが生じることになるので、その分、この位置ずれを生じさせようとする力のエネルギーが解消され、接着剤樹脂１０６にかかる力が緩和されることになる。
次に、本実施の形態に係る半導体装置の効果を説明する。上述したように、当該半導体装置においては、放熱板１０５の固定面部１０５ｂは、接着剤樹脂１０６によって、その上下面を挟まれる構成となるので、放熱板１０５と基板１０１上面の固定面積が増大されて、従来のように放熱板の下面と基板の上面とを単に固定していた場合と比較して、より十分な固定強度を得ることができる。また、放熱板１０５を基板１０１上面から剥がす方向（引張り方向）の力に対して、固定面部１０５ｂ上面に貫通孔１０５ｃよりも拡径して塗布された接着剤樹脂１０６の部分がこれを圧縮の方向で受け止める構造となっているため、従来のように単に接着剤樹脂のアンカー効果に頼っていた場合と比較して、より大きな力に対しても耐えることができる。その結果、放熱板１０５が基板１０１から剥がれることもなく、当該放熱板１０５によって十分な放熱がなされるので、半導体チップ１０２の動作の信頼性を確保することができる。
［第２の実施形態］
本実施の形態に係る半導体装置は、基本的には、第１の実施の形態に係る半導体装置の構成と同様であるが、放熱板の貫通孔内に低弾性の接着剤樹脂を充填するとともに、それ以外の部分には、これよりも高弾性の接着剤樹脂を充填することで、上述した応力緩和の効果を得つつ、より大きな力に対しても耐えることができる構成としたものである。
まず、当該半導体装置の構成を説明する。図３は、当該半導体装置の側面方向からの部分拡大図である。
図３に示すように、当該半導体装置は、放熱板１０５が、固定面部１０５ｂ下面と基板１０１の上面との間隙において貫通孔１０５ｃよりも拡径して充填されている接着剤樹脂１０６ａと、固定面部１０５ｂの貫通孔１０５ｃ内に充填されている接着剤樹脂１０６ｂと、この貫通孔１０５ｃを覆うように固定面部１０５ｂの上面において貫通孔１０５ｃよりも拡径して充填されている接着剤樹脂１０６ｃを介して、基板１０１の上面に対して固定されている構成となっている。ここで、接着剤樹脂１０６ａ、接着剤樹脂１０６ｂ、接着剤樹脂１０６ｃの弾性率をそれぞれＥＡ、ＥＢ、ＥＣとすると、ＥＢ≦ＥＡ、且つＥＢ≦ＥＣの関係となっている。すなわち、貫通孔１０５ｃ内に充填されている接着剤樹脂１０６ｂは、その他の部分に充填されている接着剤樹脂１０６ａ、１０６ｃと比較して低い弾性率を有している。具体的には、接着剤樹脂１０６ｂの弾性率ＥＢは、０．０１ＧＰａ以上であって、且つ０．１ＧＰａ以下とすることができる。接着剤樹脂１０６ｂの弾性率ＥＢがこの範囲内にあれば、リフロー時に当該接着剤樹脂１０６ｂが弾性変形を起こすことになり、その分、接着剤樹脂１０６ａ〜１０６ｃにかかる力のエネルギーを吸収することができる。
次に、本実施の形態に係る半導体装置の製造方法について説明する。(1)まず、半導体チップ１０２上面に接着剤１０７を塗る。(2)次に、基板１０１の上面であって、放熱板１０５が載置されたときにその固定面部１０５ｂの貫通孔１０５ｃと対応する位置にあらかじめ接着剤樹脂１０６ａを必要量塗布する。具体的には、放熱板１０５を基板１０１の上面に載置したときに、貫通孔１０５ｃ内の途中で、この接着剤樹脂１０６ａの侵入が停止される程度の量とする。(3)次に、放熱板１０５を半導体チップ１０２を覆うように基板１０１上に載置する。この際、放熱板１０５の凹部１０５ａ下面は、半導体チップ１０２の上面に塗布された接着剤１０７に押圧される。(4)次に、放熱板１０５の貫通孔１０５ｃの内部に接着剤樹脂１０６ｂを充填する。(5)さらに、この貫通孔１０５ｃを覆うように、放熱板１０５の固定面部１０５ｂ上面に貫通孔１０５ｃよりも拡径して接着剤樹脂１０６ｃを塗布する。(6)その上で熱処理を行ない、接着剤樹脂１０６ａ〜１０６ｃを硬化させる。これにより、放熱板１０５の固定面部１０５ｂは、基板１０１の上面に対して、これらの接着剤樹脂１０６ａ〜１０６ｃを介して固定される。以上の工程を経た結果、図３に示した半導体装置が完成する。
なお、接着剤樹脂１０６ａと接着剤樹脂１０６ｃは、それぞれ放熱板１０５の貫通孔１０５ｃ内部に若干入り込んだ構成としてもよい。このような構成とすることで、比較的強度が弱いこれらの接着剤樹脂１０６ａ、１０６ｃと接着剤樹脂１０６ｂとの接合面を放熱板１０５の固定面部１０５ｂの上下面ではなく貫通孔１０５ｃの内部に位置させることができるので、外部からの力に対してより強い構造とすることができる。
次に、本実施の形態に係る半導体装置の効果を説明する。本実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置と同様の効果が得られることは明白である。すなわち、当該半導体装置においても、放熱板１０５の固定面部１０５ｂは、接着剤樹脂１０６ａ〜１０６ｃによって、その上下面を挟まれる構成となるので、放熱板１０５と基板１０１上面の固定面積が増大されて、従来のように放熱板の下面と基板の上面とを単に固定していた場合と比較して、より十分な固定強度を得ることができる。また、当該半導体装置においては、放熱板１０５を基板１０１上面から剥がす方向（引張り方向）の力に対して、固定面部１０５ｂ上面に貫通孔１０５ｃよりも拡径して塗布された接着剤樹脂１０６ｃの部分がこれを圧縮の方向で受け止める構造となっているため、従来のように単に接着剤樹脂のアンカー効果に頼っていた場合と比較して、より大きな力に対しても耐えることができる。
しかし、本実施の形態に係る半導体装置においては、固定面部１０５ｂ下面と基板１０１の上面との間隙において貫通孔１０５ｃよりも拡径して充填されている接着剤樹脂１０６ａと、固定面部１０５ｂの上面において貫通孔１０５ｃよりも拡径して充填されている接着剤樹脂１０６ｃとが、固定面部１０５ｂの貫通孔１０５ｃ内に充填されている接着剤樹脂１０６ｂよりも高い弾性率を有しているので、リフロー冷却時（低温から常温）において、放熱板１０５を基板１０１の上面から剥がす方向（引張り方向）にさらに大きな応力が加わった場合であっても、これらの接着剤樹脂１０６ａ、１０６ｃ（特に、接着剤樹脂１０６ｃ）は変形を起こしにくくなっており、その結果、放熱板１０５がこれらの接着剤樹脂１０６ａ〜１０６ｃから抜けてしまうことを防止することができる。
［第３の実施形態］
本実施の形態に係る半導体装置は、基本的には、第１及び第２の実施の形態に係る半導体装置の構成と同様であるが、放熱板の固定面部に貫通孔に加えて凹溝部が形成され、これらのいずれにも樹脂剤が充填されることで、より強固に放熱板が基板の上面に対して固定される構成としたものである。
まず、当該半導体装置の構成を説明する。図４（Ａ）は、当該半導体装置の放熱板の側面方向からの部分拡大図である。図４（Ｂ）は、当該半導体装置の放熱板の上面方向からの部分拡大図である。
図４（Ａ）及び図４（Ｂ）に示すように、当該半導体装置の放熱板１０５は、固定面部１０５ｂに、その周辺部に沿って（複数の）貫通孔１０５ｃが形成されるとともに、固定面部１０５ｂの下面に、その周辺部に沿って複数の凹溝部１０５ｄが形成されており、これらに樹脂剤が充填されることで、より強固に当該放熱板１０５を基板１０１の上面に対して固定することができる構成となっている。なお、この凹溝部１０５ｄの形状は、貫通孔１０５ｃと同様に、矩形、円形、楕円形等であってよい。また、この凹溝部１０５ｄの形状は、貫通孔１０５ｃと同様に、放熱板１０５の外周部にまで至る形状としてもよい。また、この凹溝部１０５ｄの個数は、その形状を、例えば当該放熱板１０５の周囲３辺にわたるコの字形状とするような場合には、１つであってもよい。
次に、本実施の形態に係る半導体装置の製造方法について説明する。基本的には、第１及び第２の実施の形態に係る半導体装置の場合と同様であるが、上述した放熱板１０５を基板１０１の上面に載置する際には、(1)基板１０１の上面であって、放熱板１０５が載置されたときにその固定面部１０５ｂの貫通孔１０５ｃと凹溝部１０５ｄのそれぞれに対応する位置にあらかじめ接着剤樹脂１０６ａを必要量塗布する。(2)次に、放熱板１０５を、半導体チップ１０２を覆うように基板１０１上に載置する。この際、放熱板１０５の固定面部１０５ｂ下面は、半導体チップ１０２の上面に塗布された接着剤樹脂１０６ａに対して押圧され、接着剤樹脂１０６ａは貫通孔１０５ｃよりも拡径されるとともに凹溝部１０５ｄに充填される。(3)次に、放熱板１０５の貫通孔１０５ｃの内部に接着剤樹脂１０６ｂを充填する。(4)さらに、この貫通孔１０５ｃを覆うように、放熱板１０５の固定面部１０５ｂ上面に貫通孔１０５ｃよりも拡径して接着剤樹脂１０６ｃを塗布する。(5)その上で熱処理を行ない、接着剤樹脂１０６ａ〜１０６ｃを硬化させる。これにより、放熱板１０５の固定面部１０５ｂは、基板１０１の上面に対して、これらの接着剤樹脂１０６ａ〜１０６ｃを介して固定される。以上の工程を経た結果、当該半導体装置が完成する。
次に、本実施の形態に係る半導体装置の効果を説明する。本実施の形態に係る半導体装置は、第１及び第２の実施の形態に係る半導体装置と同様の効果が得られることは明白である。すなわち、当該半導体装置においても、放熱板１０５の固定面部１０５ｂは、接着剤樹脂１０６ａ〜１０６ｃによって、その上下面を挟まれる構成となるので、放熱板１０５と基板１０１上面の固定面積が増大されて、従来のように放熱板の下面と基板の上面とを単に固定していた場合と比較して、より十分な固定強度を得ることができる。また、当該半導体装置においては、放熱板１０５を基板１０１上面から剥がす方向（引張り方向）の力に対して、固定面部１０５ｂ上面に貫通孔１０５ｃよりも拡径して塗布された接着剤樹脂１０６ｃの部分がこれを圧縮方向で受け止める構造となっているため、従来のように単に接着剤樹脂のアンカー効果に頼っていた場合と比較して、より大きな力に対しても耐えることができる。
しかし、当該半導体装置は、放熱板１０５の固定面部１０５ｂ下面に設けられた凹溝部１０５ｄに充填される接着剤樹脂１０６ａを介してさらに当該放熱板１０５が基板１０１の上面に対して固定される構成となっているため、より固定面積が増大して、より強固に放熱板１０５を基板１０１に対して固定することができる。
以上、図面を参照して、第１乃至第３の実施の形態に係る半導体装置について説明したが、これらの半導体装置に共通の副次的な効果として、以下のものを挙げることができる。例えば、接着剤樹脂を基板上に過多に塗布してしまった場合であっても、当該接着剤樹脂は放熱板の貫通孔の内部へと逃げることができる構成となっているので、当該接着剤樹脂が基板の外形へと溢れ出ることを防止することができる。その結果、基板の外形寸法歩留まりを向上させることができる。また、いずれの実施の形態においても放熱板の基板に対する固定強度が増大することから、その分、放熱板の固定面積を小さくすることができる。その結果、当該半導体装置のパッケージサイズを縮小することができる。
以上、本発明の実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、上述した、貫通孔を覆うように放熱板の固定面部上面に貫通孔よりも拡径して接着剤樹脂を塗布する工程は、省くことにしてもよい。このようにしても、従来の場合と比較して放熱板の固定面積は増大するため、より強固に放熱板を基板の上面に対して固定することができる。また、放熱板の貫通孔の内部に接着剤樹脂を充填する工程と、この貫通孔を覆うように、放熱板の固定面部上面に貫通孔よりも拡径して接着剤樹脂を塗布する工程は、１つの工程として行なうことにしてもよい。この場合、放熱板の貫通孔内部に過多の接着剤樹脂を充填して、貫通孔から当該接着剤樹脂を溢れ出させることにすればよい。
図１（Ａ）は、第１の実施の形態に係る半導体装置の構成を模式的に示す側面方向からの断面図である。図１（Ｂ）は、第１の実施の形態に係る半導体装置の構成を模式的に示す平面図である。図１（Ｃ）は、第１の実施の形態に係る半導体装置の側面方向からの部分拡大図である。 図２（Ａ）は、放熱板の構成を模式的に示す側面方向からの断面図である。図２（Ｂ）は、放熱板の構成を模式的に示す平面図である。 図３は、第２の実施の形態に係る半導体装置の側面方向からの部分拡大図である。 図４（Ａ）は、第３の実施の形態に係る半導体装置の放熱板の側面方向からの部分拡大図である。図４（Ｂ）は、第３の実施の形態に係る半導体装置の放熱板の上面方向からの部分拡大図である。 図５（Ａ）は、従来のＢＧＡ半導体装置の構成を模式的に示す側面方向からの断面図である。図５（Ｂ）は、従来のＢＧＡ半導体装置の構成を模式的に示す平面図である。 図６（Ａ）は、放熱板を有する従来のＢＧＡ半導体装置の構成を模式的に示す側面方向からの断面図である。図６（Ｂ）は、放熱板を有する従来のＢＧＡ半導体装置の構成を模式的に示す平面図である。図６（Ｃ）は、放熱板を有する従来のＢＧＡ半導体装置の構成を模式的に示す側面方向からの部分拡大図である。 図７（Ａ）は、従来のＢＧＡ半導体装置のリフロー中（高温時）の反り状態を模式的に示す側面方向からの断面図である。図７（Ｂ）は、従来のＢＧＡ半導体装置のリフロー中（高温時）の反り状態を模式的に示す側面方向からの部分拡大図である。 図８（Ａ）は、従来のＢＧＡ半導体装置のリフロー冷却時（低温から常温）の反り状態を模式的に示す側面方向からの断面図である。図８（Ｂ）は、従来のＢＧＡ半導体装置のリフロー冷却時（低温から常温）の反り状態を模式的に示す側面方向からの部分拡大図である。
符号の説明
１０１ 基板
１０２ 半導体チップ
１０３ アンダーフィル樹脂剤
１０４ 半田バンプ
１０５ 放熱板
１０５ａ 凹部
１０５ｂ 固定面部
１０５ｃ 貫通孔
１０５ｄ 凹溝部
１０６ 接着剤樹脂
１０６ａ 接着剤樹脂
１０６ｂ 接着剤樹脂
１０６ｃ 接着剤樹脂
１０７ 接着剤
２０１ 基板
２０２ 半導体チップ
２０３ アンダーフィル樹脂剤
２０４ 半田バンプ
２０５ 放熱板
２０６ 接着剤樹脂
２０７ 接着剤

Claims (6)

  1. 半導体チップが搭載されている基板と、
    前記半導体チップを覆うとともに前記基板上に固定されている放熱板と
    を備え、
    前記放熱板は、前記基板との固定面に少なくとも１つの穴部が設けられており、当該穴部に充填されている樹脂剤を介して前記基板に対して固定されていることを特徴とする半導体装置。
  2. 前記穴部は、前記固定面とその反対面とに通ずる貫通孔であって、
    前記穴部に充填されている樹脂剤は、前記基板の上面と前記固定面との間隙において当該貫通孔よりも拡径しているとともに、前記反対面上において当該貫通孔よりも拡径していることを特徴とする請求項１に記載の半導体装置。
  3. 前記穴部に充填されている樹脂剤は、前記基板の上面と前記固定面の下面との間隙において前記貫通孔よりも拡径して充填されている第１の樹脂剤と、前記貫通孔の内部に充填されている第２の樹脂剤と、前記反対面上において前記貫通孔よりも拡径して充填されている第３の樹脂剤とからなり、前記第１の樹脂剤、前記第２の樹脂剤及び前記第３の樹脂剤の弾性率をそれぞれＥＡ、ＥＢ、ＥＣと定義すると、ＥＢ≦ＥＡ、且つＥＢ≦ＥＣの関係となっていることを特徴とする請求項２に記載の半導体装置。
  4. 半導体チップが搭載されている基板上に前記半導体チップを覆うように放熱板が固定されてなる半導体装置の製造方法であって、
    前記半導体チップが搭載されている基板と、当該基板との固定面に穴部が少なくとも１つ設けられている放熱板とを用意する工程と、
    前記半導体チップが搭載されている基板上に樹脂剤を塗布する工程と、
    前記放熱板の固定面を前記基板上に塗布された樹脂剤に押圧して、前記穴部に当該樹脂剤を充填させる工程と、
    前記穴部に充填された樹脂剤を硬化させることで、前記放熱板を前記基板に対して固定する工程と
    を含むことを特徴とする半導体装置の製造方法。
  5. 半導体チップが搭載されている基板上に前記半導体チップを覆うように放熱板が固定されてなる半導体装置の製造方法であって、
    前記半導体チップが搭載されている基板と、当該基板との固定面にその反対面に通ずる貫通孔が少なくとも１つ設けられている放熱板とを用意する工程と、
    前記半導体チップが搭載されている基板上に第１の樹脂剤を塗布する工程と、
    前記放熱板の固定面を前記基板上に塗布された第１の樹脂剤に押圧する工程と、
    前記貫通孔の内部に第２の樹脂剤を充填する工程と、
    前記貫通孔を覆うように、前記反対面上に前記貫通孔よりも拡径して第３の樹脂剤を塗布する工程と、
    前記第１乃至第３の樹脂剤を硬化させることで、前記放熱板を前記基板に対して固定する工程と
    を含むことを特徴とする半導体装置の製造方法。
  6. 前記第１の樹脂剤、前記第２の樹脂剤、前記第３の樹脂剤の弾性率をそれぞれＥＡ、ＥＢ、ＥＣと定義すると、ＥＢ≦ＥＡ、且つＥＢ≦ＥＣの関係となることを特徴とする請求項５に記載の半導体装置の製造方法。
JP2006000512A 2006-01-05 2006-01-05 半導体装置及びその製造方法 Pending JP2007184351A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006000512A JP2007184351A (ja) 2006-01-05 2006-01-05 半導体装置及びその製造方法
US11/648,539 US7554191B2 (en) 2006-01-05 2007-01-03 Semiconductor device having a heatsink plate with bored portions
US12/234,978 US20090023252A1 (en) 2006-01-05 2008-09-22 Method of manufacturing semiconductor device having a heat sink with a bored portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006000512A JP2007184351A (ja) 2006-01-05 2006-01-05 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007184351A true JP2007184351A (ja) 2007-07-19

Family

ID=38223509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006000512A Pending JP2007184351A (ja) 2006-01-05 2006-01-05 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7554191B2 (ja)
JP (1) JP2007184351A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10925148B2 (en) 2016-08-08 2021-02-16 Samsung Electronics Co., Ltd. Printed circuit board assembly
JP2021040059A (ja) * 2019-09-04 2021-03-11 日産自動車株式会社 半導体装置
KR20220167969A (ko) * 2021-06-15 2022-12-22 주식회사 엠브레인 Pcb에 실장되는 반도체소자를 위한 방열장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI321350B (en) * 2006-04-18 2010-03-01 Advanced Semiconductor Eng Heatsink and heatsink positioning system
JP2009290118A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 電子機器
US20100224397A1 (en) * 2009-03-06 2010-09-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20100327421A1 (en) * 2009-06-30 2010-12-30 Stmicroelectronics Asia Pacific Pte. Ltd. Ic package design with stress relief feature
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
JP6056490B2 (ja) 2013-01-15 2017-01-11 株式会社ソシオネクスト 半導体装置とその製造方法
WO2015153903A1 (en) * 2014-04-02 2015-10-08 Kyocera America, Inc. Heat management in electronics packaging
DE112016006225B4 (de) * 2016-01-14 2022-04-21 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Abstrahlungsplattenstruktur
JP6870376B2 (ja) * 2017-02-23 2021-05-12 コニカミノルタ株式会社 光書込装置、およびそれを備えた画像形成装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0392051U (ja) * 1989-12-29 1991-09-19
JPH11177000A (ja) * 1997-12-08 1999-07-02 Sumitomo Corp 集積回路チップを搭載した半導体基板を覆う放熱用成形板
JP2001009373A (ja) * 1999-06-29 2001-01-16 Miyota Kk 表面実装型圧電振動子の封止構造および封止方法
JP2002203866A (ja) * 2001-01-05 2002-07-19 Fujitsu Ltd 半導体装置製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786458A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP3269815B2 (ja) 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
JP2001210761A (ja) 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4422883B2 (ja) 2000-10-30 2010-02-24 京セラ株式会社 半導体装置
KR100716871B1 (ko) * 2001-04-11 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US6737298B2 (en) * 2002-01-23 2004-05-18 St Assembly Test Services Ltd Heat spreader anchoring & grounding method & thermally enhanced PBGA package using the same
JP4036742B2 (ja) 2002-09-18 2008-01-23 富士通株式会社 パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
TW200428623A (en) * 2003-06-11 2004-12-16 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0392051U (ja) * 1989-12-29 1991-09-19
JPH11177000A (ja) * 1997-12-08 1999-07-02 Sumitomo Corp 集積回路チップを搭載した半導体基板を覆う放熱用成形板
JP2001009373A (ja) * 1999-06-29 2001-01-16 Miyota Kk 表面実装型圧電振動子の封止構造および封止方法
JP2002203866A (ja) * 2001-01-05 2002-07-19 Fujitsu Ltd 半導体装置製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10925148B2 (en) 2016-08-08 2021-02-16 Samsung Electronics Co., Ltd. Printed circuit board assembly
JP2021040059A (ja) * 2019-09-04 2021-03-11 日産自動車株式会社 半導体装置
JP7329394B2 (ja) 2019-09-04 2023-08-18 日産自動車株式会社 半導体装置
KR20220167969A (ko) * 2021-06-15 2022-12-22 주식회사 엠브레인 Pcb에 실장되는 반도체소자를 위한 방열장치
KR102594797B1 (ko) * 2021-06-15 2023-10-27 박정재 Pcb에 실장되는 반도체소자를 위한 방열장치

Also Published As

Publication number Publication date
US7554191B2 (en) 2009-06-30
US20070152322A1 (en) 2007-07-05
US20090023252A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
JP2007184351A (ja) 半導体装置及びその製造方法
US6919630B2 (en) Semiconductor package with heat spreader
US6724080B1 (en) Heat sink with elevated heat spreader lid
KR100288409B1 (ko) 전자패키지조립체및그의제조방법
US6856015B1 (en) Semiconductor package with heat sink
JP3196762B2 (ja) 半導体チップ冷却構造
JP4910439B2 (ja) 半導体装置
US20060249852A1 (en) Flip-chip semiconductor device
TW201411788A (zh) 集成電路封裝件及其裝配方法
US7057276B2 (en) Semiconductor package with heat sink
JP2000077563A (ja) 半導体装置およびその製造方法
JP2004172489A (ja) 半導体装置およびその製造方法
JP4110189B2 (ja) 半導体パッケージ
JP2011146415A (ja) 半導体装置、及び半導体装置の製造方法
JPH06260532A (ja) フリップチップの接続構造
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP4975584B2 (ja) 半導体装置及び半導体装置の製造方法。
JP2009105209A (ja) 電子装置及びその製造方法
JPH0883865A (ja) 樹脂封止型半導体装置
JPH1032305A (ja) マルチチップモジュール
JP2000232186A (ja) 半導体装置およびその製造方法
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP3374812B2 (ja) 半導体装置
JP2005044989A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405