JP2011146415A - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2011146415A
JP2011146415A JP2010003701A JP2010003701A JP2011146415A JP 2011146415 A JP2011146415 A JP 2011146415A JP 2010003701 A JP2010003701 A JP 2010003701A JP 2010003701 A JP2010003701 A JP 2010003701A JP 2011146415 A JP2011146415 A JP 2011146415A
Authority
JP
Japan
Prior art keywords
lid
wiring board
resin
semiconductor device
gap filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010003701A
Other languages
English (en)
Other versions
JP5263895B2 (ja
Inventor
Chiho Ogiwara
千穂 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010003701A priority Critical patent/JP5263895B2/ja
Priority to US13/004,444 priority patent/US8519529B2/en
Publication of JP2011146415A publication Critical patent/JP2011146415A/ja
Application granted granted Critical
Publication of JP5263895B2 publication Critical patent/JP5263895B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】リッド（ＬＩＤ：蓋材）と配線基板との接着強度を高める。
【解決手段】半導体装置は、配線基板と、この配線基板に貼り付けられたリッドを備える。このリッドには、注入口部が設けられている。このリッドの内側には、この注入口部から樹脂が注入されている。このリッドと配線基板とは、注入された樹脂により固定されている。
【選択図】図２

Description

本発明は、半導体装置に関し、特に配線基板に貼り付けられたリッド（ＬＩＤ：蓋材）を有する半導体装置に関する。
従来、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体パッケージでは、配線基板上に搭載された半導体チップをリッドと呼ばれるカバーで覆い、半導体チップとリッドとを放熱ペースト等を介して接触させることにより放熱板として機能させるものが知られている。
図１は特開２０００−３１１９６０号公報（特許文献１）に開示された半導体パッケージの断面図を示している。この半導体パッケージでは、半導体チップ２０はリッド（ＬＩＤ：蓋材）３０と呼ばれるカバーにより覆われている。また、リッド３０は縁の部分（リッドの縁：配線基板と接する外枠部分）のみで配線基板１０と接着している。リッド３０を放熱板として機能させるため、アンダーフィル（ＵＦ）樹脂２１の硬化後、半導体チップ２０の裏面に放熱ペースト２２を塗布する。リッド３０は、次のようにして配線基板１０に接着される。配線基板１０上に線状に接着剤（リッド接着樹脂）２３を塗布し、接着剤２３を塗布した部分にリッドの縁を接着させ、リッド３０を貼り付け、接着剤２３を硬化（キュア）する。
なお、関連する技術として、特開２００１−１１０９２６号公報（特許文献２）に、半導体チップに形成したバンプ及び半導体チップに加わる応力を低減し、配線基板とリッドの平坦性向上を目的としたフリップチップパッケージが開示されている。
特開２０００−３１１９６０号公報 特開２００１−１１０９２６号公報
上記の従来技術では、リッド３０と配線基板１０とを接着するために、リッド３０の縁の部分を利用していた。つまり、リッド３０の縁の部分と配線基板とのみを接着剤２３を用いて接続する構造を用いていた。発明者の考察によれば、リッド３０と配線基板１０との間に良好な接着強度を得るためには、リッド３０の縁の部分をある程度以上の大きさにせざるを得ず、半導体パッケージを小型化する上で障壁になっていた。
本発明の半導体装置は、半導体チップが搭載された配線基板と、配線基板上で半導体チップを覆い、樹脂を注入するための注入口部を有するリッドと、リッドの内側で、配線基板とリッドとを接着しているギャップ充填樹脂とを具備する。
本発明の半導体装置の製造方法は、樹脂を注入するための注入口部を有し、半導体チップが搭載された配線基板上で半導体チップを覆うリッドを配置する工程と、注入口部にディスペンサを挿入し、ディスペンサで注入口部からリッドの内側にギャップ充填樹脂を注入する工程と、ギャップ充填樹脂を熱硬化する工程とを含む。
本発明によれば、リッドの内側に配線基板とリッドとを接着固定するギャップ充填樹脂が充填されているため、リッドの内側で、リッドと配線基板とを接着固定することができる。
リッドと配線基板との接着強度を保ちながら、半導体パッケージを小型化することができる。
従来のＦＣＢＧＡタイプの半導体パッケージの構成例を示す図である。 本発明における半導体装置の構成例を示す図である。 リッドにおける注入口部の配置の第１の例を示す図である。 リッドにおける注入口部の配置の第２の例を示す図である。 リッドにおける注入口部の配置の第３の例を示す図である。 比較例における製造工程のフローを示す図である。 本発明における製造工程のフローを示す図である。 リッドの固定方法の第１の例を示す図である。 リッドの固定方法の第２の例を示す図である。 リッドの固定方法の第３の例を示す図である。 リッドの固定方法の第４の例を示す図である。 本発明における半導体装置の他の構成例を示す図である。
以下に、本発明の実施形態について添付図面を参照して説明する。
図２に示すように、本発明における半導体装置は、配線基板１０と、半導体チップ２０と、リッド（ＬＩＤ：蓋材）３０を備える。
本発明における半導体装置の例として、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体パッケージを想定している。但し、実際には、本発明における半導体パッケージは、類似のパッケージでも良く、ＦＣＢＧＡに限定されない。また、本発明における半導体装置は、半導体パッケージ自体に限らず、当該半導体パッケージを備えた電子機器やその他の装置でも良い。
配線基板１０は、半導体チップ２０を実装するための多層配線基板である。ここでは、配線基板１０は、パッケージ基板とする。
半導体チップ２０は、配線基板１０に搭載されている。ここでは、半導体チップ２０と配線基板１０は、はんだボール（バンプ）１１で電気的に接続されている。このはんだボール１１は、アンダーフィル（ＵＦ）樹脂２１で封止されている。また、半導体チップ２０の裏面（図２では上面）には、放熱ペースト２２が塗布されている。なお、はんだボール１１、アンダーフィル（ＵＦ）樹脂２１、及び放熱ペースト２２は、本発明の特徴部分ではないため、必須ではない。例えば、はんだボール１１の代わりに、金や銀などの金属を添加した接着剤、或いは銀ペーストなどを使用する事例も考えられる。また、放熱ペースト２２は、放熱シートでも良い。
リッド３０は、半導体チップ２０を覆う形で、配線基板１０に貼り付けられている。リッド３０には、注入口部３１が設けられている。注入口部３１は、リッド３０を貫通した穴である。図２の例では、リッド３０の絞り部分（側壁）に、注入口部３１が設けられている。
このとき、注入口部３１は、図３Ａに示すように、リッド３０の絞り部分（側壁）に沿って細長く開口された穴でも良いし、図３Ｂに示すように、リッド３０の絞り部分（側壁）に沿って小さな穴が一定間隔で並んでいるものでも良い。また、注入口部３１は、リッド３０の絞り部分に限らず、図３Ｃに示すように、リッド３０の天板の部分（頂部壁）に設けられていても良い。また、図３Ａや図３Ｂのようにリッド３０の側壁に注入口部３１が形成された上で、更に図３Ｃのようにリッド３０の天板の部分にも注入口部３１が設けられていても良い。この場合、図３Ａや図３Ｂと、図３Ｃを組み合わせた形となる。
この注入口部３１から、リッド３０の内側のギャップ部分（何も配置されていない空間）にギャップ充填樹脂（Ｇａｐ樹脂）４０が注入されている。リッド３０の内側とは、リッド３０で覆われた領域であり、半導体チップ２０が配置されている領域である。
図２の例では、ギャップ充填樹脂４０は、リッド３０の内側で、注入口部３１の高さ以下で充填されている。実際には、ギャップ充填樹脂４０は、リッド３０の内側で、リッド３０の天板の部分まで充填されていても良い。
また、ギャップ充填樹脂４０は、図２のように、アンダーフィル（ＵＦ）樹脂２１に接するように設けても良い。この場合、リッド３０で囲まれる配線基板１０の表面は、アンダーフィル（ＵＦ）樹脂２１及びギャップ充填樹脂４０で覆われることになり、配線基板が反るのを抑制することができる。この効果は特にギャップ充填樹脂４０が、アンダーフィル（ＵＦ）樹脂２１と同じ材料の場合に顕著である。
また、図示していないが、ギャップ充填樹脂４０は、半導体チップ２０及びアンダーフィル（ＵＦ）樹脂２１に接することなく、リッド３０の内側で、配線基板１０とリッド３０の絞り部分のみに接するように充填されていても良い。この場合におけるギャップ充填樹脂４０の充填方法として、リッド３０の内側で、配線基板１０とリッド３０の絞り部分との間にギャップ充填樹脂４０を集中的に少量だけ注入し充填する方法や、アンダーフィル（ＵＦ）樹脂２１とリッド３０の縁の部分との間に段差や突起又は仕切りを設け、設けられた段差や突起又は仕切りとリッド３０の縁の部分との間にギャップ充填樹脂４０を充填する方法が考えられる。なお、段差や突起又は仕切りは、配線基板１０やリッド３０を変形したものでも良いし、樹脂やはんだ等で生成したものでも良い。但し、実際には、これらの例に限定されない。
ギャップ充填樹脂４０がアンダーフィル（ＵＦ）樹脂２１に接しないようにすることによる効果について、以下に説明する。アンダーフィル（ＵＦ）樹脂２１のフィレット（側面）の形状、特に側面の傾きは基板の反りとの関係から最適化されている場合がある。その場合に、ギャップ充填樹脂４０がアンダーフィル（ＵＦ）樹脂２１のフィレットに接触すると、応力分布が意図しない方向に変化してしまい、アンダーフィル（ＵＦ）樹脂２１による配線基板１０の反り抑制効果が低下してしまうことがある。このような場合には、ギャップ充填樹脂４０がアンダーフィル樹脂２１と接しないようにすることで、アンダーフィル（ＵＦ）樹脂２１による配線基板１０の反りを抑制するという効果に悪影響を与えずに、リッド３０と配線基板１０とを接着することができるという効果が得られる。
ここでは、注入口部３１でのギャップ充填樹脂４０の注入は、ジェットディスペンサ又はニードルディスペンサ等のディスペンサ（図示略）で行われるものとする。ディスペンサの先端は、円形であると好適である。
なお、ギャップ充填樹脂４０を熱硬化する際は、配線基板１０とリッド３０の両方に接する部分が熱硬化すれば良いため、リッド３０の絞り部分（側壁）のみ加熱し、半導体チップ２０まで熱が伝わらないようにしても良い。また、半導体チップ２０は、ギャップ充填樹脂４０の熱硬化の際の加熱の影響を受けないように、断熱素材によるコーティング等で防護又は隔離されていても良い。
次に、図４、図５を参照して、本発明の比較例と本発明との製造工程のフローを比較する。これらの製造工程は、ＦＣＢＧＡタイプの半導体パッケージの製造装置により行われるものとする。なお、アンダーフィル（ＵＦ）樹脂を注入するまでの工程は、共通の工程であり、比較例と本発明との差異がないため、説明を省略する。
図４に、比較例における製造工程のフローを示す。
（１）ステップＳ１０１
アンダーフィル（ＵＦ）樹脂２１を注入し、アンダーフィル（ＵＦ）樹脂２１の硬化（キュア）を行う。
（２）ステップＳ１０２
半導体チップ２０の裏面に放熱ペーストを塗布した後、配線基板１０上に線状に接着剤（リッド接着樹脂）２３を塗布し、接着剤２３を塗布した部分にリッドの縁を接着させ、リッド３０を貼り付け、放熱ペースト２２及び接着剤２３の硬化（キュア）を行う。
（３）ステップＳ１０３
次に、形成されたＦＣＢＧＡタイプの半導体パッケージの裏面（配線基板１０の半導体チップ２０搭載面とは反対側の面）の電極（図示略）にはんだボール１１を搭載し、半導体パッケージを加熱（リフロー）してはんだボール１１を溶融させて、電極（図示略）と接合する。その後、洗浄乾燥を行う。
図５に、本発明における製造工程のフローを示す。
（１）ステップＳ２０１
アンダーフィル（ＵＦ）樹脂２１を注入し、アンダーフィル（ＵＦ）樹脂２１の硬化（キュア）を行う。この工程は、図４に示すステップＳ１０１と同じである。
（２）ステップＳ２０２
アンダーフィル（ＵＦ）樹脂２１の硬化後、半導体チップ２０の裏面に放熱ペースト２２を塗布し、半導体チップ２０にリッド３０をかぶせて、配線基板１０上にリッド３０を配置する。その後、放熱ペースト２２の硬化（キュア）を行う。ここで、ＦＣＢＧＡ用のリッド３０に、予め樹脂注入用の注入口部３１が設けられているものとする。
（３）ステップＳ２０３
配線基板１０上にリッド３０を配置した後、リッド３０に設けられた注入口部３１にニードルディスペンサ（図示略）を挿入し、このニードルディスペンサで、注入口部３１から、リッド３０の内側のギャップ部分にギャップ充填樹脂４０を注入し、ギャップ充填樹脂４０の硬化（キュア）を行う。なお、ギャップ充填樹脂４０の材料は、接着剤２３と同じリッド接着樹脂と同じでも良い。また、ギャップ充填樹脂４０の材料は、アンダーフィル（ＵＦ）樹脂２１と同じにすることも可能である。
（４）ステップＳ２０４
ギャップ充填樹脂４０の硬化後、形成されたＦＣＢＧＡタイプの半導体パッケージの裏面（配線基板１０の半導体チップ２０搭載面とは反対側の面）の電極（図示略）にはんだボール１１を搭載し、半導体パッケージを加熱（リフロー）してはんだボール１１を溶融させて、電極（図示略）と接合する。その後、洗浄乾燥を行う。この工程は、図４に示すステップＳ１０３と同じである。
上記のステップＳ２０２において、配線基板１０上にリッド３０を配置するとき、放熱ペースト２２によりある程度はリッド３０が仮固定されるが、更に一時的に配線基板１０上でリッド３０が動かないようにすると好適である。
このとき、リッド３０の縁の部分を一時的に固定するため、図１に示す従来のＦＣＢＧＡと同じように、配線基板１０上に線状に接着剤（リッド接着樹脂）２３を塗布し、配線基板１０とリッド３０の縁の部分とを貼り付けて接着剤２３を熱硬化するようにしても良い。但し、接着剤２３は、ギャップ充填樹脂４０で配線基板１０とリッド３０を完全に接着するまでの間、リッド３０が配線基板１０上で動かないように一時的に固定（仮止め）する程度の量であれば良い。すなわち、配線基板１０とリッド３０を完全に接着するほどの量の接着剤２３は不要である。従って、この場合の本発明におけるリッド３０の縁の部分や接着剤２３の占める領域は、図１に示す従来のＦＣＢＧＡにおけるリッドの縁や接着剤２３の占める領域よりも小さくて済む。
他にも、リッド３０の固定方法として、配線基板１０側に、リッド３０の縁の部分を一時的に固定するための陥没部分や突起部分、段差部分を設ける方法が考えられる。
例えば、図６Ａでは、配線基板１０側に、リッド３０の縁の部分を一時的に固定するための陥没部分を設け、この陥没部分で配線基板１０とリッド３０が嵌合している。図６Ｂでは、配線基板１０側に凹部、リッド３０側に凸部（又はその逆）を設け、配線基板１０とリッド３０が嵌合している。図６Ｃでは、リッド３０の縁の部分の外側に、突起部分又は段差部分を設け、この突起部分又は段差部分で、リッド３０の縁の部分を一時的に固定している。図６Ｄでは、リッド３０の縁の部分の内側に、突起部分又は段差部分を設け、この突起部分又は段差部分で、リッド３０の縁の部分を一時的に固定している。これらの陥没部分や突起部分、段差部分は、配線基板１０自体を変形したものでも良いし、樹脂やはんだ等で生成したものでも良い。
更に、製造工程自体を工夫し、リッド３０の縁の部分の固定を不要とする方法も考えられる。
例えば、リッド３０に設けられた注入口部３１にニードルディスペンサを挿入した状態で、配線基板１０上にリッド３０を配置し、そのまま、このニードルディスペンサで、注入口部３１から、リッド３０の内側のギャップ部分にギャップ充填樹脂４０を注入する。
或いは、配線基板１０上にリッド３０を仮置きして、リッド３０に設けられた注入口部３１にニードルディスペンサを挿入する際に、このニードルディスペンサで、リッド３０の位置決めと固定を行うようにしても良い。この場合、ニードルディスペンサでリッド３０を固定した状態で、注入口部３１から、リッド３０の内側のギャップ部分にギャップ充填樹脂４０を注入する。
その後、注入口部３１からこのニードルディスペンサを外し、続けてギャップ充填樹脂４０を熱硬化する。
このように製造工程自体を工夫すれば、樹脂や構造等でリッド３０の縁の部分を一時的に固定する必要がなくなる。
なお、リッド３０自体に十分な重みや摩擦があり、ギャップ充填樹脂４０を注入する際に配線基板１０上でリッド３０が容易に動かない場合、リッド３０を一時的に固定するための工夫は特に必要ない。
ここで、リッド３０に、予め樹脂注入用の注入口部３１が設けられていない場合、配線基板１０上にリッド３０を配置した後に、注入口部３１を設ける工程を追加することが考えられる。この場合、注入口部３１を設ける際に発生する粉塵や破片が、リッド３０の内側にある配線基板１０や半導体チップ２０に影響を与えないように注意する必要がある。対策としては、リッド３０の一部を溶解して注入口部３１を設ける方法や、リッド３０の一部をくり抜いてその部分の破片を外側で吸着して回収し注入口部３１を設ける方法等が考えられる。但し、実際には、これらの方法に限定されない。
本実施形態では、配線基板１０上にリッド３０を配置した後、リッド３０に設けられた注入口部３１から、リッド３０の内側にギャップ充填樹脂４０を注入し、このギャップ充填樹脂４０を熱硬化する。リッド３０の内側に充填されたギャップ充填樹脂４０により、配線基板１０とリッド３０との接着強度を高めることができる。配線基板１０とリッド３０との接着強度が高まるため、配線基板１０とリッド３０の縁の部分とを接着するための接着剤２３が必須ではなくなり、リッド３０の縁の部分の面積を小さくすることができる。従って、半導体パッケージ全体のサイズを小さくすることができる。
或いは、リッド３０の縁の部分の面積を小さくした分、リッド３０の内側を占める領域のサイズを大きくすることができる。そのため、従来と同じパッケージサイズでも、半導体チップ２０を配置できる領域のサイズを大きくすることができる。これに伴い、半導体チップサイズを大きくすることや、同一パッケージ内に複数の半導体チップ２０を搭載する際に搭載できる半導体チップ２０の数を増やすことができる。
また、リッド３０の内側のギャップ部分をギャップ充填樹脂４０で固めてしまうため、温度サイクル時の配線基板１０の反り変動を低減することができる。そのため、完成後の半導体パッケージの信頼性が向上する。
また、本発明では、配線基板１０の反りを抑制しているため、はんだボール１１に応力がかかり、はんだボール１１を介した電気的接続が切断されてしまうという不良が発生するのを抑制することができる。
更に、リッド３０上の注入口部３１を開ける位置を工夫することにより、リッド３０の内側に空気が流れ、空気の対流が発生し、放熱性が向上する。
ここでは、半導体チップオンパッケージを例に説明しているが、実際には、パッケージオンパッケージに対しても、本発明を適用することができる。この場合、本発明における半導体チップ２０を、パッケージと読み替える。或いは、本発明における半導体チップ２０を上部パッケージと読み替え、配線基板１０を下部パッケージと読み替えるようにしても良い。
以上のように、本発明では、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等の半導体パッケージにおいて、リッドに注入口部を設け、この注入口部からリッドの内側に注入された樹脂により、リッドと配線基板との接着強度を高めることを可能にしている点を特徴とする。すなわち、本発明では、ＦＣＢＧＡ用パッケージのリッドを、配線基板に対して十分な強度を持って固定することができる。
従来のＦＣＢＧＡタイプの半導体パッケージに関する技術では、図１に示すように、リッドの縁の部分で配線基板と接着することが必須又は重要であるが、本発明では、リッドの縁の部分で配線基板と接着しなくても良い。
また、本発明では、半導体パッケージにおいて、リッドに設けられた注入口部が開口部としての役割を果たし、この注入口部からの空気の出入りにより、放熱性を向上することができる。更に、リッドと配線基板とが強力に接着されているため、熱サイクル（温度変化）があった場合にも、パッケージ（特に配線基板）が反る事態を防ぐことができる。また、パッケージ内部の接着剤からのアウターガスを排出することもできる。
以上、図２から図６を用いて本発明の構成例及び製法を示してきたが、本発明の他の半導体装置の構成例の一例を図７に示す。図７において、図２の発明と異なる点は、リッドの縁が存在する点である。その他の点は図２と同じである。本構成例では、リッドの縁が存在するため、小型化することはできないが、図１の従来技術と比較し、リッド３０と配線基板１０とは、接着剤２３のほかギャップ充填樹脂４０でも接着されるため、接着面積を広くでき、接着強度を高めることができる。接着面積が広くなるため、配線基板１０が反るのをリッド３０により抑制することができる。配線基板１０の反りを抑制できるため、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体パッケージを配線基板に搭載時にはんだ付け不良（はんだバンプの電気的接続不良）が発生するのを抑制することができる。
以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
１０… 配線基板
１１… はんだボール（バンプ）
２０… 半導体チップ
２１… アンダーフィル（ＵＦ）樹脂
２２… 放熱ペースト
２３… 接着剤（リッド接着樹脂）
３０… リッド（ＬＩＤ：蓋材）
３１… 注入口部
４０… ギャップ充填樹脂（Ｇａｐ樹脂）

Claims (10)

  1. 半導体チップが搭載された配線基板と、
    前記配線基板上で前記半導体チップを覆い、樹脂を注入するための注入口部を有するリッドと、
    前記リッドの内側で、前記配線基板と前記リッドとを接着しているギャップ充填樹脂と
    を具備する
    半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記注入口部は、前記リッドの絞り部分（側壁）に設けられている
    半導体装置。
  3. 請求項１又は２に記載の半導体装置であって、
    前記注入口部は、前記リッドの天板の部分（頂部壁）に設けられている
    半導体装置。
  4. 請求項１乃至３のいずれか一項に記載の半導体装置であって、
    前記ギャップ充填樹脂は、前記リッドの内側で、前記配線基板と前記リッドの絞り部分（側壁）と前記アンダーフィル樹脂とに接した状態で充填され、前記配線基板と前記リッドとを接着している
    半導体装置。
  5. 請求項１乃至３のいずれか一項に記載の半導体装置であって、
    前記ギャップ充填樹脂は、前記リッドの内側で、前記配線基板及び前記リッドの絞り部分（側壁）に接した状態で充填されており、前記半導体チップ及びアンダーフィル（ＵＦ）樹脂に接していない状態で、前記配線基板と前記リッドとを接着している
    半導体装置。
  6. 樹脂を注入するための注入口部を有し、半導体チップが搭載された配線基板上で前記半導体チップを覆うリッドを配置する工程と、
    前記注入口部にディスペンサを挿入し、前記ディスペンサで前記注入口部から前記リッドの内側にギャップ充填樹脂を注入する工程と、
    前記ギャップ充填樹脂を熱硬化する工程と
    を含む
    半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法であって、
    前記配線基板上に、陥没部分、突起部分、及び段差部分のうち少なくとも１つを設け、前記リッドを配置してから前記ギャップ充填樹脂を注入するまでの間、前記リッドを一時的に固定する工程
    を更に含む
    半導体装置の製造方法。
  8. 請求項６に記載の半導体装置の製造方法であって、
    前記リッドの内側にギャップ充填樹脂を注入する際、前記ディスペンサで前記リッドを固定する工程
    を更に含む
    半導体装置の製造方法。
  9. 請求項６乃至８のいずれか一項に記載の半導体装置の製造方法であって、
    前記リッドの内側で、前記ギャップ充填樹脂が前記半導体チップ及びアンダーフィル（ＵＦ）樹脂に接することを回避し、前記配線基板と前記リッドの絞り部分（側壁）との間に前記ギャップ充填樹脂を充填する工程
    を更に含む
    半導体装置の製造方法。
  10. 請求項６乃至９のいずれか一項に記載の半導体装置の製造方法であって、
    前記配線基板上に前記リッドを配置した後、前記リッドに前記注入口部を設ける工程
    を更に含む
    半導体装置の製造方法。
JP2010003701A 2010-01-12 2010-01-12 半導体装置、及び半導体装置の製造方法 Expired - Fee Related JP5263895B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010003701A JP5263895B2 (ja) 2010-01-12 2010-01-12 半導体装置、及び半導体装置の製造方法
US13/004,444 US8519529B2 (en) 2010-01-12 2011-01-11 Semiconductor package with lid bonded on wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010003701A JP5263895B2 (ja) 2010-01-12 2010-01-12 半導体装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011146415A true JP2011146415A (ja) 2011-07-28
JP5263895B2 JP5263895B2 (ja) 2013-08-14

Family

ID=44257906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010003701A Expired - Fee Related JP5263895B2 (ja) 2010-01-12 2010-01-12 半導体装置、及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8519529B2 (ja)
JP (1) JP5263895B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013002399A1 (ja) 2011-06-30 2013-01-03 パナソニックヘルスケア株式会社 薬剤包装装置
JP2014063921A (ja) * 2012-09-21 2014-04-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法並びに電子装置及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5442990B2 (ja) * 2008-12-24 2014-03-19 京セラ株式会社 回路装置の製造方法及び電子機器の製造方法
CN102364677A (zh) * 2011-10-09 2012-02-29 常熟市华海电子有限公司 一种倒装芯片封装结构
US9287191B2 (en) 2011-10-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
JP2014082233A (ja) * 2012-10-12 2014-05-08 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
US9831190B2 (en) 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
DE102016224083A1 (de) * 2016-12-02 2018-06-07 Robert Bosch Gmbh Elektrische Baugruppe
US10224262B2 (en) * 2017-05-12 2019-03-05 Globalfoundries Inc. Flexible heat spreader lid
US11282763B2 (en) * 2019-06-24 2022-03-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid with through-holes
CN114256188A (zh) * 2020-09-22 2022-03-29 华为技术有限公司 封装基板、封装结构、电子设备及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817853A (ja) * 1994-06-27 1996-01-19 Nec Corp 半導体装置及びその製造方法
JPH11163186A (ja) * 1997-12-01 1999-06-18 Toshiba Corp 半導体装置
JP2000311960A (ja) * 1999-04-27 2000-11-07 Fujitsu Ltd 半導体装置
JP2001156086A (ja) * 1999-11-26 2001-06-08 Nec Saitama Ltd Ｉｃパッケージの補強構造および方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706105A (en) * 1983-02-02 1987-11-10 Hitachi, Ltd. Semiconductor device and method of producing the same
JP2774906B2 (ja) * 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法
US6388338B1 (en) * 1995-04-28 2002-05-14 Stmicroelectronics Plastic package for an integrated electronic semiconductor device
JP3367554B2 (ja) 1999-10-13 2003-01-14 日本電気株式会社 フリップチップパッケージ
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
JP3992059B2 (ja) * 2005-11-21 2007-10-17 松下電工株式会社 発光装置の製造方法
JP2008047573A (ja) * 2006-08-11 2008-02-28 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
US7989947B2 (en) * 2007-03-06 2011-08-02 Panasonic Corporation Semiconductor device and method of manufacturing the same
KR100947400B1 (ko) * 2007-12-21 2010-03-12 삼성전기주식회사 Ｌｅｄ 패키지의 몰딩부재를 형성하기 위한 몰드 및 이를 이용한 ｌｅｄ 패키지의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817853A (ja) * 1994-06-27 1996-01-19 Nec Corp 半導体装置及びその製造方法
JPH11163186A (ja) * 1997-12-01 1999-06-18 Toshiba Corp 半導体装置
JP2000311960A (ja) * 1999-04-27 2000-11-07 Fujitsu Ltd 半導体装置
JP2001156086A (ja) * 1999-11-26 2001-06-08 Nec Saitama Ltd Ｉｃパッケージの補強構造および方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013002399A1 (ja) 2011-06-30 2013-01-03 パナソニックヘルスケア株式会社 薬剤包装装置
JP2014063921A (ja) * 2012-09-21 2014-04-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法並びに電子装置及びその製造方法

Also Published As

Publication number Publication date
US8519529B2 (en) 2013-08-27
US20110169155A1 (en) 2011-07-14
JP5263895B2 (ja) 2013-08-14

Similar Documents

Publication Publication Date Title
JP5263895B2 (ja) 半導体装置、及び半導体装置の製造方法
US7196414B2 (en) Semiconductor package with heat sink
TWI529878B (zh) 集成電路封裝件及其裝配方法
US8174114B2 (en) Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
JP5250524B2 (ja) 半導体装置及びその製造方法
TWI543314B (zh) 半導體封裝物
JP4110189B2 (ja) 半導体パッケージ
US20060249852A1 (en) Flip-chip semiconductor device
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
JP2010263192A (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US20050199998A1 (en) Semiconductor package with heat sink and method for fabricating the same and stiffener
JP2011077108A (ja) 半導体装置
JP2010010301A (ja) 半導体装置及びその製造方法
KR101010556B1 (ko) 반도체 장치 및 그 제조 방법
US9252068B2 (en) Semiconductor package
US20090196003A1 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
JP2000323624A (ja) 半導体装置およびその製造方法
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
JP2010205888A (ja) 半導体装置
JP5576528B2 (ja) 半導体装置
JP5958136B2 (ja) 半導体装置及び半導体装置の製造方法
KR20130015685A (ko) 반도체 패키지 및 이의 제조 방법
JP2009021366A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130425

R150 Certificate of patent or registration of utility model

Ref document number: 5263895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees