JP2014063921A - 半導体装置及びその製造方法並びに電子装置及びその製造方法 - Google Patents

半導体装置及びその製造方法並びに電子装置及びその製造方法 Download PDF

Info

Publication number
JP2014063921A
JP2014063921A JP2012208747A JP2012208747A JP2014063921A JP 2014063921 A JP2014063921 A JP 2014063921A JP 2012208747 A JP2012208747 A JP 2012208747A JP 2012208747 A JP2012208747 A JP 2012208747A JP 2014063921 A JP2014063921 A JP 2014063921A
Authority
JP
Japan
Prior art keywords
substrate
adhesive
plate
semiconductor device
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012208747A
Other languages
English (en)
Other versions
JP6036083B2 (ja
Inventor
Takumi Ihara
匠 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2012208747A priority Critical patent/JP6036083B2/ja
Priority to US13/972,480 priority patent/US9385092B2/en
Publication of JP2014063921A publication Critical patent/JP2014063921A/ja
Application granted granted Critical
Publication of JP6036083B2 publication Critical patent/JP6036083B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の信頼性を向上させることを目的とする。
【解決手段】基板１０と、基板１０上に搭載された半導体素子１２と、半導体素子１２上に固定され、基板１０と異なる熱膨張係数を有する板状部材２６と、基板１０と板状部材２６との間に設けられて基板１０と板状部材２６とを接合させていて、所定の条件によって基板１０又は板状部材２６から剥離する第１接着剤２８と、を備える半導体装置。この半導体装置によれば、半導体装置が実装された電子装置２００の使用時の温度変化によっても、半導体装置の信頼性を向上させることができる。
【選択図】図３

Description

本発明は、半導体装置及びその製造方法並び電子装置及びその製造方法に関する。
半導体装置において、近年の高性能化及び高速化に伴い、半導体素子で発生する熱を効率良く外部に放出させる構造が採用されている。例えば、半導体素子上に放熱性の良い板状部材を設けることが知られている。また、半導体素子が搭載される基板の反り等を抑えるため、基板上に補強材を設けたり、基板と半導体素子上に設けた板状部材とを補強材を介して接合させる構造が知られている（例えば、特許文献１から３参照）。
半導体装置とマザーボード等の実装基板との接合強度を向上させるために、半導体装置と実装基板との間にアンダーフィル剤を注入することがある。この場合において、アンダーフィル剤を内蔵すると共に、アンダーフィル剤を流出させる開口部に所定の温度で剥離するシールを設けた枠状部材を実装基板上に設けることが提案されている（例えば、特許文献４参照）。これによれば、アンダーフィル剤を封止していたシールを所定の温度以上にすることで剥離させて、半導体装置と実装基板との間にアンダーフィル剤を注入させることができる。また、半導体装置と実装基板との間に注入するアンダーフィル剤に、所定の温度以上に加熱することで接着強度が低下するものを用いることが提案されている（例えば、特許文献５参照）。
特開２００７−１６５４３３号公報 国際公開第２００５／０２４９４０号 特開２００４−２６０１３８号公報 特開２００６−２６１５４５号公報 特開２００５−３３２９７０号公報
半導体素子上に板状部材が設けられると共に、半導体素子が搭載される基板と板状部材とが接合された構造の半導体装置の場合、半導体装置が実装基板に実装されて電子装置が形成された後も、板状部材と基板とは接合し続ける。このため、板状部材と基板との熱膨張係数の違いにより、電子装置の使用時の温度変化によって、基板にうねりが生じてしまう。その結果、基板、半導体素子、及び半導体素子の搭載に用いるバンプ等にクラックが発生し、半導体装置の信頼性が低下してしまう。
また、板状部材と基板との熱膨張係数の差（いわゆるバイメタル）により生じる半導体装置の反りにより、半導体装置と実装基板とを接合させている半田ボールにストレスが加わりクラックが発生してしまう。さらに、板状部材と基板とが接合されて半導体装置の剛性力が向上したことにより、実装基板の熱膨張及び収縮に半導体装置が追従し難くなり、半田ボールにストレスが加わってクラックが発生してしまう。これらによっても、半導体装置の信頼性が低下してしまう。
本半導体装置及びその製造方法並びに電子装置及びその製造方法は、半導体装置の信頼性を向上させることを目的とする。
本明細書に記載の半導体装置は、基板と、前記基板上に搭載された半導体素子と、前記半導体素子上に固定され、前記基板と異なる熱膨張係数を有する板状部材と、前記基板と前記板状部材との間に設けられて前記基板と前記板状部材とを接合させていて、所定の条件によって前記基板又は前記板状部材から剥離する第１接着剤と、を備えている。
本明細書に記載の電子装置は、上記記載の半導体装置と、前記半導体装置が実装された実装基板と、を備え、前記第１接着剤は、前記基板及び前記板状部材のいずれか一方とは剥離し、他方とは接着している。
本明細書に記載の半導体装置の製造方法は、基板上に半導体素子を搭載する工程と、前記基板上に、所定の条件によって剥離する接着剤を形成する工程と、前記接着剤の接着性が維持される条件で、前記半導体素子上に固定されると共に、前記接着剤によって前記基板に接合される、前記基板と異なる熱膨張係数を有する板状部材を形成する工程と、を備えている。
本明細書に記載の電子装置の製造方法は、上記記載の製造方法によって製造された半導体装置を実装基板に実装する工程と、前記半導体装置を前記実装基板に実装した後、前記接着剤に前記所定の条件を与えて、前記基板及び前記板状部材のいずれか一方から前記接着剤を剥離する工程と、を備えている。
本明細書に記載の半導体装置及びその製造方法並びに電子装置及びその製造方法によれば、半導体装置の信頼性を向上させることができる。
図１は、比較例１に係る半導体装置が実装された電子装置の断面図である。 図２は、比較例１に係る半導体装置が実装された電子装置で生じる課題を説明するための図である。 図３（ａ）は、実施例１に係る半導体装置の上面図、図３（ｂ）は、図３（ａ）のＡ−Ａ間の断面図である。 図４（ａ）から図４（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。 図５（ａ）から図５（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。 図６は、実施例１に係る半導体装置が実装された電子装置の製造方法を示す断面図である。 図７（ａ）及び図７（ｂ）は、第１接着剤の変形例１を説明するための図である。 図８（ａ）及び図８（ｂ）は、第１接着剤の変形例２を説明するための図である。 図９は、電流が流れることで剥離する接着剤を用いた半導体装置の断面図である。 図１０（ａ）は、実施例２に係る半導体装置の上面図、図１０（ｂ）は、図１０（ａ）のＡ−Ａ間の断面図、図１０（ｃ）は、図１０（ａ）のＢ−Ｂ間の断面図である。
まず、比較例１に係る半導体装置が実装された電子装置について説明する。図１は、比較例１に係る半導体装置が実装された電子装置の断面図である。図１のように、例えば有機系の配線基板である基板７０上に、半導体素子７２が搭載されている。半導体素子７２は、素子側電極パッド７４上に設けられた半田バンプ７６が基板側電極パッド７８に接合することで、基板７０上に搭載されている。これにより、半導体素子７２は、基板７０内の配線８０に電気的に接続されている。
半導体素子７２と基板７０との間に、アンダーフィル剤８２が設けられている。半導体素子７２上に、良好な熱伝導性を有する熱伝導性接着剤８４を介して、金属製の板状部材８６が固定されている。基板７０は有機系基板で、板状部材８６は金属であることから、板状部材８６と基板７０とは熱膨張係数が異なっている。板状部材８６と基板７０との間には、板状部材８６と基板７０とを接合させる接着剤８８が設けられている。基板７０の下面には、配線８０に電気的に接続するボールパッド９０に半田ボール９２が搭載されている。上述した構造を有する比較例１の半導体装置５００が、半田ボール９２によって、マザーボード等の実装基板９４に実装されることで、電子装置６００が形成されている。
図２は、比較例１に係る半導体装置が実装された電子装置で生じる課題を説明するための図である。図２のように、板状部材８６と基板７０とが接着剤８８によって接合されているために、電子装置６００の使用時の温度変化によって、半導体素子７２と接着剤８８との間に位置する基板７０にうねりが発生する。これは、基板７０と板状部材８６とで異なる熱膨張係数を有することに起因するものである。例えば、板状部材８６の熱膨張係数が基板７０よりも小さい場合、電子装置６００が高温になると、基板７０の伸び幅が板状部材８６よりも大きくなる。しかしながら、基板７０は板状部材８６に接合されているため、図２の破線のようなうねり９６が発生する。うねり９６は、基板７０が有機系基板のような柔らかい材料からなる場合により発生し易い。電子装置６００の温度変化によって、うねり９６が繰返し発生し、その結果、基板７０に図２の太線のようなクラック９８が発生して配線８０を断線させたり、半導体素子７２や半田バンプ７６にクラック９８が発生したりする。このため、半導体装置５００の信頼性が低下してしまう。
また、板状部材８６と基板７０との熱膨張係数が異なることから、その熱膨張係数の差（いわゆるバイメタル）によって、半導体装置５００に反りが発生する。このため、半導体装置５００と実装基板９４とを接合させている半田ボール９２にストレスが加わり、その結果、半田ボール９２にクラックが発生する。また、板状部材８６と基板７０とが接合されているため、半導体装置５００の剛性力が向上している。このため、半導体装置５００が実装基板９４の熱膨張及び収縮に追従し難くなり、その結果、半田ボール９２にストレスが加わってクラックが発生する。このようなことからも、半導体装置５００の信頼性が低下してしまう。
そこで、このような課題を解決して、半導体装置の信頼性を向上させることが可能な実施例について以下に説明する。
図３（ａ）は、実施例１に係る半導体装置の上面図、図３（ｂ）は、図３（ａ）のＡ−Ａ間の断面図である。なお、図３（ａ）では、板状部材２６及び熱伝導性接着剤２４を一部透視して図示している。図３（ａ）及び図３（ｂ）のように、実施例１の半導体装置１００は、基板１０上に、半導体素子１２が搭載されている。半導体素子１２は、金属製の素子側電極パッド１４上に設けられたバンプ１６が、金属製の基板側電極パッド１８に接合することで、基板１０上に搭載されている。バンプ１６は、例えば半田バンプである。このように、半導体素子１２は、フリップチップにてフェースダウンで基板１０に搭載されている。
基板１０は、例えばエポキシ樹脂やポリイミド樹脂等の有機系基板が積層された積層配線基板であり、内部に配線２０が形成されている。素子側電極パッド１４上のバンプ１６が基板側電極パッド１８に接合することで、半導体素子１２は、配線２０に電気的に接続している。
半導体素子１２と基板１０との間には、例えばエポキシ樹脂等のアンダーフィル剤２２が設けられている。半導体素子１２上には、良好な熱伝導性を有する熱伝導性接着剤２４が設けられている。熱伝導性接着剤２４上には、例えば銅又はアルミニウム等の金属製の板状部材２６が設けられている。熱伝導性接着剤２４により、板状部材２６は半導体素子１２上に固定されている。基板１０は例えば有機系基板で、板状部材２６は例えば金属であることから、基板１０と板状部材２６とは熱膨張係数が異なっている。熱伝導性接着剤２４は熱伝導性が良好であることから、半導体素子１２で発生した熱は、熱伝導性接着剤２４を介して、板状部材２６に放熱される。このように、板状部材２６は、半導体素子１２で発生した熱を放熱させる放熱板としての機能を有する。また、板状部材２６は、半導体素子１２を外部衝撃から保護する機能も有する。熱伝導性接着剤２４としては、例えばシリコーン系の熱伝導性接着剤又は半田等を用いることができる。
板状部材２６と基板１０との間には、板状部材２６と基板１０とを接合させる第１接着剤２８が設けられている。すなわち、第１接着剤２８によって、板状部材２６と基板１０とは一体化している。板状部材２６には凹凸面３０が形成されていて、第１接着剤２８は、この凹凸面３０に接着している。また、基板１０には凹凸面３０よりも凹凸が小さい平坦面３２が形成されていて、第１接着剤２８は、この平坦面３２に接着している。これにより、第１接着剤２８と基板１０との間の接着面積は、第１接着剤２８と板状部材２６との間の接着面積よりも小さくなっている。
第１接着剤２８は、所定の温度で剥離する性質を有する。第１接着剤２８として、例えば化研テック株式会社のエコセパラ（登録商標、以下同様）を用いることができる。第１接着剤２８は、矩形状の基板１０の角部にＬ字型で設けられていて、隣接する第１接着剤２８同士は離れている。このため、隣接する第１接着剤２８の間には、開口３４が設けられている。開口３４は、アンダーフィル剤２２及び熱伝導性接着剤２４から発生するガスを外部に放出させる働きをする。
基板１０の下面には、配線２０に電気的に接続された金属製のボールパッド３６に半田ボール３８が搭載されている。半田ボール３８は、第１接着剤２８が剥離する前記所定の温度よりも低い融点を持つ。例えば、第１接着剤２８に化研テック株式会社のエコパセラＣＴ−２６８０Ｍ及びＣＴ−２６８１Ｈを用いる場合、剥離温度は２００℃であることから、半田ボール３８は、２００℃より低い融点を持つ。この場合、半田ボール３８として、例えばＳｎ−Ｂｉ系の半田ボール（融点：１３９℃程度）又はＳｎ−Ｐｂ系の半田ボール（融点：１８２℃程度）等を用いることができる。
図４（ａ）から図５（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図４（ａ）のように、上面に基板側電極パッド１８が設けられ、下面にボールパッド３６が設けられ、内部に基板側電極パッド１８とボールパッド３６とを電気的に接続させる配線２０が設けられた基板１０を準備する。
図４（ｂ）のように、基板１０上に半導体素子１２を搭載する。半導体素子１２の搭載は、素子側電極パッド１４上に設けられたバンプ１６を基板側電極パッド１８上に位置決めした後、バンプ１６を加熱して溶かし、基板側電極パッド１８に接合することで行う。バンプ１６は例えば半田バンプであるため、バンプ１６を例えば２００℃〜３００℃に加熱する。半導体素子１２と基板１０との熱膨張係数が異なることから、バンプ１６が加熱されたことによって、基板１０及び半導体素子１２に反りが発生する。例えば、半導体素子１２がＳｉ系半導体素子で、基板１０がエポキシ樹脂又はポリイミド樹脂等の有機系基板である場合、熱膨張係数は、Ｓｉが３．３ｐｐｍ／Ｋ程度、エポキシ及びポリイミドが２０〜７０ｐｐｍ／Ｋ程度である。このため、基板１０に凹型の反りが発生する。半導体素子１２を搭載した後、図４（ｃ）のように、半導体素子１２と基板１０との間に、アンダーフィル剤２２を注入して、硬化させる。
図５（ａ）のように、半導体素子１２上に熱伝導性接着剤２４を配置する。基板１０上に、所定の温度で剥離する第１接着剤２８を配置する。この際、基板１０と第１接着剤２８との接着面積を小さくするために、基板１０に大きな凹凸がある場合は、プラズマ処理又は目の細かい研磨紙及び研磨材等で表面を研磨して、凹凸が小さい平坦面３２を形成する。平坦面３２を形成した後、第１接着剤２８を平坦面３２上に配置する。熱伝導性接着剤２４として、例えばシリコーン系の熱伝導性接着剤（例えば、硬化条件が１５０℃で０．５時間）又はＩｎ−Ａｇ系半田（例えば、溶融温度領域が１４４℃〜１５３℃）を用いることができる。第１接着剤２８として、例えば化研テック株式会社のエコパセラＣＴ−２６８０Ｍ及びＣＴ−２６８１Ｈ（硬化条件が５０℃で１時間以上）を用いることができる。但し、この段階では、半導体素子１２上及び基板１０上に、熱伝導性接着剤２４及び第１接着剤２８を配置しただけであり、熱伝導性接着剤２４及び第１接着剤２８を加熱していない。つまり、熱伝導性接着剤２４は半導体素子１２に接着してなく、第１接着剤２８は基板１０に接着していない。
図５（ｂ）のように、熱伝導性接着剤２４上及び第１接着剤２８上に、熱伝導性接着剤２４上から第１接着剤２８上にかけて延在する板状部材２６を配置する。この際、第１接着剤２８と板状部材２６との間の接着面積が、第１接着剤２８と基板１０との間の接着面積よりも大きくなるように、板状部材２６に凹凸面３０を形成し、この凹凸面３０を第１接着剤２８上に配置する。凹凸面３０は、板状部材２６を研削したり、粗い研磨をすることで形成できる。また、板状部材２６を金型を用いて形成する場合には、予め凹凸を有する金型を用いて、板状部材２６に凹凸面３０を形成してもよい。
熱伝導性接着剤２４上及び第１接着剤２８上に板状部材２６を配置した後、熱伝導性接着剤２４が硬化又は溶融し、第１接着剤２８が硬化するように、熱伝導性接着剤２４及び第１接着剤２８を加熱する。この加熱は、第１接着剤２８の接着性が維持されるように、第１接着剤２８が剥離する所定の温度よりも低い温度で行う。例えば、第１接着剤２８に化研テック株式会社のエコセパラＣＴ−２６８０Ｍ及び２６８１Ｈを用いる場合、剥離温度は２００℃であるため、熱伝導性接着剤２４及び第１接着剤２８の接着工程を２００℃よりも低い温度で行う。例えば、熱伝導性接着剤２４及び第１接着剤２８を１５０℃で１時間加熱することで、熱伝導性接着剤２４は半導体素子１２と板状部材２６とに接着し、その結果、板状部材２６が半導体素子１２上に固定される。同時に、第１接着剤２８が基板１０と板状部材２６とに接着し、基板１０と板状部材２６とが接合する。図４（ｂ）で説明したように、基板１０には反りが発生しているが、１５０℃の加熱によって基板１０に逆反りが生じ、その後、基板１０が板状部材２６に接合されることで、基板１０の反りは低減される。矩形状をした基板１０では角部が反り易いことから、基板１０の反りを低減させるために、第１接着剤２８は、図３（ａ）のように、基板１０の角部に設けられていることが好ましい。
例えば、基板１０と板状部材２６とを第１接着剤２８で接合させない場合、基板１０の反りは大きいままである。この場合、半田ボール３８の搭載工程で搭載不良が発生したり、実装基板４０への半導体装置１００の実装工程で実装不良が発生したりする。一方、図５（ｂ）で説明したように、基板１０と板状部材２６とを第１接着剤２８で接合させることで、基板１０の反りを低減できるため、上記不良の発生を抑えることができる。
熱伝導性接着剤２４及び第１接着剤２８への加熱は、熱伝導性接着剤２４と第１接着剤２８とが共に接着する温度に加熱する場合に限られず、熱伝導性接着剤２４と第１接着剤２８とが順々に接着するような温度で段階的に加熱してもよい。例えば、熱伝導性接着剤２４及び第１接着剤２８を１５０℃で０．５時間加熱して、熱伝導性接着剤２４を半導体素子１２及び板状部材２６に接着させる。その後、第１接着剤２８を５０℃で０．５時間加熱して、第１接着剤２８を基板１０及び板状部材２６に接着させてもよい。
図５（ｃ）のように、基板１０下面のボールパッド３６に、半田ボール３８を搭載する。半田ボール３８を搭載する際に第１接着剤２８が剥離しないように、第１接着剤２８が剥離する温度よりも低い融点を持つ半田ボール３８を搭載する。これにより、実施例１に係る半導体装置１００が完成する。
図６は、実施例１に係る半導体装置が実装された電子装置の製造方法を示す断面図である。図６のように、半導体装置１００をマザーボード等の実装基板４０上に位置決めした後、半田ボール３８を加熱して溶かし、実装基板４０に接合させる。半田ボール３８の融点が、第１接着剤２８が剥離する温度よりも低いため、この段階では、第１接着剤２８は基板１０及び板状部材２６のいずれともに接着したままである。その後、第１接着剤２８を、第１接着剤２８が剥離する温度（例えば２００℃）以上に加熱して、第１接着剤２８を剥離させる。この際、第１接着剤２８は、基板１０との接着面積が板状部材２６との接着面積よりも小さいため、基板１０とは剥離し、板状部材２６とは接着したままにすることができる。図６では、第１接着剤２８が基板１０から剥離した箇所を剥離箇所４２として図示している。剥離箇所４２は、第１接着剤２８と基板１０との間に隙間がある場合でもよいし、第１接着剤２８と基板１０とが接着ではなく単に接触している場合でもよい。これにより、実施例１の半導体装置１００が実装された電子装置２００が完成する。
以上のように、実施例１によれば、基板１０と基板１０と異なる熱膨張係数を有する板状部材２６との間に、基板１０と板状部材２６とを接合させていると共に、所定の温度で剥離する第１接着剤２８が設けられている。これにより、図６のように、半導体装置１００を実装基板４０に実装させた後、第１接着剤２８が剥離する温度に第１接着剤２８を加熱することで、第１接着剤２８を基板１０から剥離させることができる。つまり、基板１０と板状部材２６との接合状態を解放させることができる。このため、電子装置２００の使用時の温度変化に対して、基板１０と板状部材２６とは、それぞれの熱膨張係数に応じて伸びることが可能となり、図２で説明したような基板１０のうねりの発生を抑制できる。また、基板１０と板状部材２６とが接合されていないため、バイメタルによる半導体装置１００の反りが抑えられると共に、半導体装置１００の剛性力が弱まり、半導体装置１００が実装基板４０の熱膨張及び収縮に追従し易くなる。このため、半田ボール３８へのストレス負荷を低減できる。以上のことから、実施例１によれば、半導体装置１００の信頼性を向上させることができる。
図５（ｂ）で説明したように、基板１０の反りを低減させるために、基板１０と板状部材２６とを第１接着剤２８で接合させている。これは、半田ボール３８の搭載不良及び半導体装置１００の実装基板４０への実装不良等の発生を抑えるためである。つまり、半導体装置１００を実装基板４０に実装させるまでは、基板１０と板状部材２６とは第１接着剤２８によって接合されていることが好ましい。このことから、図５（ｂ）で説明したように、半導体素子１２上に固定されると共に、第１接着剤２８によって基板１０に接合される板状部材２６の形成は、第１接着剤２８の接着性が維持される温度で行う。また、図５（ｃ）で説明したように、半田ボール３８の搭載工程で第１接着剤２８が剥離しないよう、第１接着剤２８が剥離する温度よりも低い融点を持つ半田ボール３８を搭載する。
図６のように、第１接着剤２８は、半導体装置１００が実装基板４０に実装された後、基板１０及び板状部材２６のいずれか一方から剥離し、他方とは接着したままであることが望ましい。これにより、基板１０と板状部材２６との間に第１接着剤２８を残存させることができ、板状部材２６が傾くことを抑制できる。例えば、第１接着剤２８が基板１０及び板状部材２６の両方から剥離し、基板１０と板状部材２６との間に第１接着剤２８がない場合、板状部材２６が外部からの衝撃によって傾いて、半導体素子１２にダメージを与える場合がある。しかしながら、実施例１では、基板１０と板状部材２６との間に第１接着剤２８が残存するため、板状部材２６が傾くことを抑制でき、半導体素子１２を外部衝撃から保護する効果が得られる。
第１接着剤２８が、基板１０及び板状部材２６のいずれか一方から剥離し、他方とは接着したままとなるために、第１接着剤２８と基板１０との接着面積と、第１接着剤２８と板状部材２６との接着面積と、が異なることが望ましい。接着面積を異ならせるために、実施例１では、板状部材２６の第１接着剤２８と接着する部分を凹凸面３０とし、基板１０の第１接着剤２８と接着する部分を平坦面３２としているが、その他の方法によって接着面積を異ならせてもよい。
図７（ａ）及び図７（ｂ）は、第１接着剤の変形例１を説明するための図である。図７（ａ）のように、板状部材２６上に設けられた第１接着剤２８ａは、上部が丸まり、板状部材２６側から反対側に向かって横幅が狭まるドーム形状をしている。このような形状の第１接着剤２８ａは、塗布した際の表面張力によって形成することができる。そして、図７（ｂ）のように、基板１０と板状部材２６との間隔と第１接着剤２８ａの高さとを適切にすることで、第１接着剤２８ａと基板１０との接着面積を、第１接着剤２８ａと板状部材２６との接着面積よりも小さくできる。これにより、第１接着剤２８ａを基板１０から剥離させ、且つ板状部材２６とは接着したままにすることができる。
図８（ａ）及び図８（ｂ）は、第１接着剤の変形例２を説明するための図である。図８（ａ）のように、板状部材２６上に設けられた第１接着剤２８ｂは、広い横幅の下側部分４４と、下側部分４４よりも狭い横幅の上側部分４６と、を有する２段構造となっている。つまり、第１接着剤２８ｂも、板状部材２６側から反対側に向かって横幅が狭まる形状をしている。このような形状の第１接着剤２８ｂは、塗布を２回行う（いわゆる、２度塗り）ことで形成でき、粘性の高い材料の場合に適している。そして、図８（ｂ）のように、基板１０と板状部材２６との間隔と第１接着剤２８ｂの高さとを適切にすることで、第１接着剤２８ｂと基板１０との接着面積を、第１接着剤２８ｂと板状部材２６との接着面積よりも小さくすることができる。これにより、第１接着剤２８ｂを基板１０から剥離させ、且つ板状部材２６とは接着したままにすることができる。
実施例１では、第１接着剤２８は、基板１０との接着面積が板状部材２６との接着面積よりも小さい場合を説明したが、逆の場合でもよい。つまり、第１接着剤２８は、基板１０との接着面積が板状部材２６との接着面積よりも大きい場合でもよい。したがって、第１接着剤２８は、基板１０及び板状部材２６のいずれか一方に形成された凹凸面３０と、基板１０及び板状部材２６の他方に形成された平坦面３２と、に接着している場合でもよい。また、第１接着剤２８は、所定の温度で剥離する場合を説明したが、所定の条件によって基板１０又は板状部材２６から剥離する場合であれば、その他の場合でもよい。例えば、電流が流れることによって剥離する接着剤を用いてもよい。
図９は、電流が流れることで剥離する接着剤を用いた半導体装置の断面図である。図９のように、基板１０と板状部材２６との間に、基板１０と板状部材２６とを接合させると共に、電流が流れることで剥離する第１接着剤５０が設けられている。第１接着剤５０は、基板１０上に設けられた銅等の金属パターン５２に接着している。その他の構成は、実施例１の図３（ｂ）と同じであるため説明を省略する。図９に示す半導体装置１５０を実装基板４０に実装させた後、板状部材２６と金属パターン５２との間に電圧を印加して、第１接着剤５０に電流を流すことで、陽極側又は陰極側の第１接着剤５０を剥離させることができる。
実施例１では、第１接着剤２８との接着面積を異ならせるために、板状部材２６に凹凸形成処理を施して凹凸面３０を形成し、基板１０に平坦化処理をして平坦面３２を形成している。しかしながら、板状部材２６と基板１０との表面状態に元々違いがあれば、これら処理を施さない場合でもよい。また、板状部材２６は金属製で、半導体素子１２上に熱伝導性接着剤２４によって固定されている場合を説明したが、半導体素子１２の放熱性を考慮しなくてよいのであれば、板状部材２６は金属製でない場合でもよい。少なくとも板状部材２６の熱膨張係数が基板１０と異なれば、図２で説明したような課題が生じ得るため、基板１０と板状部材２６との間に、所定の条件で剥離する第１接着剤２８を設けることが好ましい。
図１０（ａ）は、実施例２に係る半導体装置の上面図、図１０（ｂ）は、図１０（ａ）のＡ−Ａ間の断面図、図１０（ｃ）は、図１０（ａ）のＢ−Ｂ間の断面図である。図１０（ａ）から図１０（ｃ）のように、実施例２の半導体装置３００が、実施例１の半導体装置１００と異なる点は、板状部材２６と基板１０との間に、第１接着剤２８に加えて、第２接着剤６０も設けられている点である。つまり、板状部材２６と基板１０とは、第１接着剤２８及び第２接着剤６０によって接合されている。第２接着剤６０は、第１接着剤２８よりも基板１０及び板状部材２６への接着面積が小さく、また、第１接着剤２８よりも基板１０の中心側に設けられている。第２接着剤６０は、第１接着剤２８が基板１０から剥離する温度になっても、板状部材２６と基板１０とを接合させ続ける。その他の構成については、実施例１の半導体装置１００と同じであるため説明を省略する。
実施例１の図６のように、第１接着剤２８に所定の温度（剥離する温度）を加えて剥離させると、基板１０と第１接着剤２８との間に剥離箇所４２が生じる。この剥離箇所４２によって基板１０と第１接着剤２８との間に隙間が発生する場合があり、この場合、板状部材２６に外部衝撃が加わると、板状部材２６が多少なりとも傾き、半導体素子１２にダメージを与えてしまう場合があり得る。しかしながら、実施例２のように、基板１０と板状部材２６との間に、第１接着剤２８が剥離する温度でも基板１０と板状部材２６とを接合させ続ける第２接着剤６０を設けることで、板状部材２６の傾きをより抑制できる。つまり、半導体素子１２を外部衝撃からより保護することができる。
第２接着剤６０は、図１０（ａ）から図１０（ｃ）のように、第１接着剤２８よりも基板１０及び板状部材２６への接着面積が小さいことが好ましい。第２接着剤６０の接着面積が大きいと、図２で説明したような、基板１０のうねり、半導体装置３００の反り、及び半導体装置３００の剛性力の増大により、基板１０や半田ボール３８等にクラックが発生する恐れがあるためである。また、第２接着剤６０は、図１０（ａ）のように、第１接着剤２８よりも基板１０の中心側（すなわち、半導体素子１２側）に設けられていることが好ましい。これにより、基板１０のうねりの発生を抑制することができるためである。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）基板と、前記基板上に搭載された半導体素子と、前記半導体素子上に固定され、前記基板と異なる熱膨張係数を有する板状部材と、前記基板と前記板状部材との間に設けられて前記基板と前記板状部材とを接合させていて、所定の条件によって前記基板又は前記板状部材から剥離する第１接着剤と、を備えることを特徴とする半導体装置。
（付記２）前記所定の条件は、前記第１接着剤が前記基板又は前記板状部材から剥離する温度となることを特徴とする付記１記載の半導体装置。
（付記３）前記基板の下面に、前記剥離する温度よりも低い融点を持つ半田ボールを備えることを特徴とする付記２記載の半導体装置。
（付記４）前記第１接着剤は、前記所定の条件として電流が流れることによって剥離することを特徴とする付記１記載の半導体装置。
（付記５）前記第１接着剤は、前記基板への接着面積と前記板状部材への接着面積とが異なることを特徴とする付記１から４のいずれか一項記載の半導体装置。
（付記６）前記第１接着剤は、前記基板及び前記板状部材のいずれか一方に形成された凹凸面と、前記基板及び前記板状部材の他方に形成された平坦面と、に接着していることを特徴とする付記５記載の半導体装置。
（付記７）前記板状部材の前記第１接着剤と接着する部分は、凹凸面を有することを特徴とする付記５または６記載の半導体装置。
（付記８）前記第１接着剤は、前記基板及び前記板状部材のいずれか一方から他方に向かって横幅が狭まる形状をしていることを特徴とする付記５記載の半導体装置。
（付記９）前記基板と前記板状部材との間に設けられて前記基板と前記板状部材とを接合させていて、前記所定の条件でも前記基板と前記板状部材とを接合させ続ける第２接着剤を備えることを特徴とする付記１から８のいずれか一項記載の半導体装置。
（付記１０）前記第２接着剤は、前記第１接着剤よりも前記基板及び前記板状部材への接着面積が小さいことを特徴とする付記９記載の半導体装置。
（付記１１）前記第２接着剤は、前記第１接着剤よりも前記基板の中心側に設けられていることを特徴とする付記９又は１０記載の半導体装置。
（付記１２）前記第１接着剤は、前記半導体装置が実装基板に実装された後、前記基板及び前記板状部材のいずれか一方から剥離し、他方とは接着したままであることを特徴とする付記１から１１のいずれか一項記載の半導体装置。
（付記１３）付記１から１２のいずれか一項記載の半導体装置と、前記半導体装置が実装された実装基板と、を備え、前記第１接着剤は、前記基板及び前記板状部材のいずれか一方とは剥離し、他方とは接着していることを特徴とする電子装置。
（付記１４）基板上に半導体素子を搭載する工程と、前記基板上に、所定の条件によって剥離する接着剤を形成する工程と、前記接着剤の接着性が維持される条件で、前記半導体素子上に固定されると共に、前記接着剤によって前記基板に接合される、前記基板と異なる熱膨張係数を有する板状部材を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
（付記１５）付記１４に記載の製造方法によって製造された半導体装置を実装基板に実装する工程と、前記半導体装置を前記実装基板に実装した後、前記接着剤に前記所定の条件を与えて、前記基板及び前記板状部材のいずれか一方から前記接着剤を剥離する工程と、を備えることを特徴とする電子装置の製造方法。
１０ 基板
１２ 半導体素子
１４ 素子側電極パッド
１６ バンプ
１８ 基板側電極パッド
２０ 配線
２２ アンダーフィル剤
２４ 熱伝導性接着剤
２６ 板状部材
２８、２８ａ、２８ｂ、５０ 第１接着剤
３０ 凹凸面
３２ 平坦面
３４ 開口
３６ ボールパッド
３８ 半田ボール
４０ 実装基板
４２ 剥離箇所
６０ 第２接着剤
１００、１５０、３００ 半導体装置
２００ 電子装置

Claims (9)

  1. 基板と、
    前記基板上に搭載された半導体素子と、
    前記半導体素子上に固定され、前記基板と異なる熱膨張係数を有する板状部材と、
    前記基板と前記板状部材との間に設けられて前記基板と前記板状部材とを接合させていて、所定の条件によって前記基板又は前記板状部材から剥離する第１接着剤と、
    を備えることを特徴とする半導体装置。
  2. 前記所定の条件は、前記第１接着材が前記基板又は前記板状部材から剥離する温度となることを特徴とする請求項１記載の半導体装置。
  3. 前記基板の下面に、前記剥離する温度よりも低い融点を持つ半田ボールを備えることを特徴とする請求項２記載の半導体装置。
  4. 前記第１接着剤は、前記基板への接着面積と前記板状部材への接着面積とが異なることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
  5. 前記板状部材の前記第１接着剤と接着する部分は、凹凸面を有することを特徴とする請求項４記載の半導体装置。
  6. 前記基板と前記板状部材との間に設けられて前記基板と前記板状部材とを接合させていて、前記所定の条件でも前記基板と前記板状部材とを接合させ続ける第２接着剤を備えることを特徴とする請求項１から５のいずれか一項記載の半導体装置。
  7. 請求項１から６のいずれか一項記載の半導体装置と、
    前記半導体装置が実装された実装基板と、を備え、
    前記第１接着剤は、前記基板及び前記板状部材のいずれか一方とは剥離し、他方とは接着していることを特徴とする電子装置。
  8. 基板上に半導体素子を搭載する工程と、
    前記基板上に、所定の条件によって剥離する接着剤を形成する工程と、
    前記接着剤の接着性が維持される条件で、前記半導体素子上に固定されると共に、前記接着剤によって前記基板に接合される、前記基板と異なる熱膨張係数を有する板状部材を形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の製造方法によって製造された半導体装置を実装基板に実装する工程と、
    前記半導体装置を前記実装基板に実装した後、前記接着剤に前記所定の条件を与えて、前記基板及び前記板状部材のいずれか一方から前記接着剤を剥離する工程と、を備えることを特徴とする電子装置の製造方法。
JP2012208747A 2012-09-21 2012-09-21 半導体装置及びその製造方法並びに電子装置及びその製造方法 Active JP6036083B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012208747A JP6036083B2 (ja) 2012-09-21 2012-09-21 半導体装置及びその製造方法並びに電子装置及びその製造方法
US13/972,480 US9385092B2 (en) 2012-09-21 2013-08-21 Semiconductor device, electronic device and method for fabricating the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208747A JP6036083B2 (ja) 2012-09-21 2012-09-21 半導体装置及びその製造方法並びに電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014063921A true JP2014063921A (ja) 2014-04-10
JP6036083B2 JP6036083B2 (ja) 2016-11-30

Family

ID=50338060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208747A Active JP6036083B2 (ja) 2012-09-21 2012-09-21 半導体装置及びその製造方法並びに電子装置及びその製造方法

Country Status (2)

Country Link
US (1) US9385092B2 (ja)
JP (1) JP6036083B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
KR102269743B1 (ko) * 2019-03-05 2021-06-25 매그나칩 반도체 유한회사 이너 리드 패턴 그룹을 포함하는 반도체 패키지 및 그 방법
US20230187379A1 (en) * 2021-12-10 2023-06-15 Ati Technologies Ulc Electronic device including a substrate, a structure, and an adhesive and a process of forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349178A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003068931A (ja) * 2001-08-09 2003-03-07 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
WO2004068581A1 (ja) * 2003-01-30 2004-08-12 Fujitsu Limited 半導体装置及び支持板
JP2006528846A (ja) * 2003-05-30 2006-12-21 ハネウエル・インターナシヨナル・インコーポレーテツド 集積型熱拡散器リッド
JP2007335423A (ja) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd 半導体装置
JP2011146415A (ja) * 2010-01-12 2011-07-28 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
JP2012054597A (ja) * 2011-11-07 2012-03-15 Renesas Electronics Corp 半導体装置
JP2013012720A (ja) * 2011-05-28 2013-01-17 Kyocera Corp 電子装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2984068B2 (ja) * 1991-01-31 1999-11-29 株式会社日立製作所 半導体装置の製造方法
US6344234B1 (en) * 1995-06-07 2002-02-05 International Business Machines Corportion Method for forming reflowed solder ball with low melting point metal cap
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
KR100615870B1 (ko) * 2000-10-02 2006-08-25 아사히 가세이 일렉트로닉스 가부시끼가이샤 기능성 합금 입자
US7129158B2 (en) * 2001-09-28 2006-10-31 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US6665187B1 (en) * 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
JP4390541B2 (ja) 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
JP4334542B2 (ja) 2003-08-28 2009-09-30 富士通株式会社 パッケージ構造
JP2005332970A (ja) 2004-05-20 2005-12-02 Hitachi Ltd 半導体装置の実装構造体および実装方法
JP4247193B2 (ja) 2005-03-18 2009-04-02 株式会社東芝 電子部品のアンダーフィル剤保持装置、半導体パッケージの実装装置及び実装方法
JP2007005670A (ja) * 2005-06-27 2007-01-11 Fujitsu Ltd 電子部品パッケージおよび接合組立体
JP4779619B2 (ja) 2005-12-12 2011-09-28 凸版印刷株式会社 支持板、多層回路配線基板及びそれを用いた半導体パッケージ
JP4764159B2 (ja) * 2005-12-20 2011-08-31 富士通セミコンダクター株式会社 半導体装置
JP4691455B2 (ja) * 2006-02-28 2011-06-01 富士通株式会社 半導体装置
US7915081B2 (en) * 2006-03-31 2011-03-29 Intel Corporation Flexible interconnect pattern on semiconductor package
US20080164300A1 (en) * 2007-01-08 2008-07-10 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder balls having roughened surfaces, method of making electrical assembly including said circuitized substrate, and method of making multiple circuitized substrate assembly
KR100999918B1 (ko) * 2008-09-08 2010-12-13 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
WO2010047006A1 (ja) * 2008-10-23 2010-04-29 パナソニック株式会社 半導体装置およびその製造方法
JP5133204B2 (ja) * 2008-11-06 2013-01-30 株式会社ジャパンディスプレイイースト タッチパネル
KR101307490B1 (ko) * 2009-03-30 2013-12-11 메기가 코포레이션 상부 포스트-패시베이션 기술 및 하부 구조물 기술을 이용한 집적 회로 칩
US8362607B2 (en) * 2009-06-03 2013-01-29 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
JP5447175B2 (ja) * 2010-05-17 2014-03-19 富士通セミコンダクター株式会社 半導体装置
JP5573645B2 (ja) * 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349178A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003068931A (ja) * 2001-08-09 2003-03-07 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
WO2004068581A1 (ja) * 2003-01-30 2004-08-12 Fujitsu Limited 半導体装置及び支持板
JP2006528846A (ja) * 2003-05-30 2006-12-21 ハネウエル・インターナシヨナル・インコーポレーテツド 集積型熱拡散器リッド
JP2007335423A (ja) * 2006-06-12 2007-12-27 Matsushita Electric Ind Co Ltd 半導体装置
JP2011146415A (ja) * 2010-01-12 2011-07-28 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
JP2013012720A (ja) * 2011-05-28 2013-01-17 Kyocera Corp 電子装置
JP2012054597A (ja) * 2011-11-07 2012-03-15 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US9385092B2 (en) 2016-07-05
US20140084439A1 (en) 2014-03-27
JP6036083B2 (ja) 2016-11-30

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP5325736B2 (ja) 半導体装置及びその製造方法
JP5066529B2 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
JP5250524B2 (ja) 半導体装置及びその製造方法
TW201826463A (zh) 配線基板及配線基板的製造方法
JP2003197673A (ja) 半導体装置およびその製造方法
JP5186741B2 (ja) 回路基板及び半導体装置
JP5532744B2 (ja) マルチチップモジュール及びマルチチップモジュールの製造方法
JPWO2008136419A1 (ja) 半導体装置及び製造方法並びにリペア方法
JP6036083B2 (ja) 半導体装置及びその製造方法並びに電子装置及びその製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP4085572B2 (ja) 半導体装置及びその製造方法
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
JP2008210842A (ja) バンプ付電子部品の実装方法
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
JP2009076839A (ja) 半導体装置およびその製造方法
JP3419398B2 (ja) 半導体装置の製造方法
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
JP7473156B2 (ja) 半導体パッケージ
JP2003037210A (ja) 半導体装置およびその製造方法
JP4214127B2 (ja) フリップチップ実装方法
JP4863861B2 (ja) 半導体装置
KR20100020771A (ko) 반도체 패키지의 제조 방법
JP2009170617A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150526

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150611

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160509

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R150 Certificate of patent or registration of utility model

Ref document number: 6036083

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150