KR100999918B1

KR100999918B1 - 인쇄회로기판 및 그 제조 방법

Info

Publication number: KR100999918B1
Application number: KR1020080088177A
Authority: KR
Inventors: 이종진
Original assignee: 삼성전기주식회사
Priority date: 2008-09-08
Filing date: 2008-09-08
Publication date: 2010-12-13
Also published as: JP2010067941A; KR20100029403A; JP5082117B2; US20130186677A1; US20100059267A1

Abstract

인쇄회로기판 및 그 제조 방법이 개시된다. 일면의 조도(roughness)가 서로 상이하게 형성되는 한 쌍의 전도층을 제공하는 단계, 및 한 쌍의 전도층 일면이 각각 절연층의 일면과 타면을 향하도록 절연층에 한 쌍의 전도층을 각각 적층하는 단계를 포함하는 인쇄회로기판 제조 방법은, 이후 인쇄회로기판에 반도체 칩을 실장하는 패키징 공정 중 또는 인쇄회로기판이 전자 제품에 적용된 후 사용되는 중에 수반되는 열에 의해 발생되는 인쇄회로기판의 휨을 저감할 수 있다.

인쇄회로기판, 조도(roughness), 휨(warpage)

Description

인쇄회로기판 및 그 제조 방법{Printed circuit board and method of manufacturing the same}

본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것이다.

전자 제품이 발전함에 따라, 그 부품인 인쇄회로기판은 점차 박판화되어 가고 있으며, 이에 수반되어, 인쇄회로기판의 휨(warpage) 저감이 중요한 문제로 부각되고 있다.

즉, 인쇄회로기판에 반도체 칩 등을 실장하는 패키징(packaging) 공정을 수행함에 있어, 수 차례의 가열 및 냉각 공정에 의해 박판화된 인쇄회로기판이 휘는 문제가 발생하게 되며, 또한 인쇄회로기판과 반도체 칩이 조립된 패키지가 전자 제품에 적용되어 사용됨에 있어, 역시 가열과 냉각이 반복됨에 따라, 인쇄회로기판에 주기적인 휨이 발생하여 전자 제품의 신뢰성이 낮아지는 문제가 있다.

도 1은 종래 기술에 따른 인쇄회로기판(10)을 나타낸 단면도이다. 도 1을 참조하면, 종래 기술에 따른 인쇄회로기판(10)은, 절연층(20) 및 절연층(20)의 양면에 각각 금속층(30, 40)이 적층되어 있으며, 이들 금속층(30, 40)은 서로 동일한 조도(roughness)를 가지고 있다.

이와 같이 종래 기술에 따른 인쇄회로기판(10)은 서로 동일한 조도를 가지고 있는 금속판(30, 40)을 사용하므로, 도 1에 도시된 바와 같이, 금속층(30, 40)의 패터닝(patterning)에 의해 상하 금속층(30, 40)의 잔존율이 비대칭을 이루는 경우, 상술한 바와 같이, 반도체 칩을 실장하는 패키징 공정 및 전자 제품의 사용 도중 수반되는 열에 의하여, 인쇄회로기판(10)이 잔존율이 작은 금속층(30) 방향으로 휘는 문제가 발생하는 것이다.

본 발명은, 열에 의해 발생되는 휨을 저감할 수 있는 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 일면의 조도(roughness)가 서로 상이하게 형성되는 한 쌍의 전도층을 제공하는 단계, 및 한 쌍의 전도층 일면이 각각 절연층의 일면과 타면을 향하도록 절연층에 한 쌍의 전도층을 각각 적층하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.

이 때, 전도층은 동박(copper foil)일 수 있다.

또한, 절연층은 에폭시(epoxy) 수지를 포함하여 이루어질 수 있다.

또한, 본 발명의 다른 측면에 따르면, 에폭시 수지를 포함하여 이루어지는 절연층, 및 일면의 조도가 서로 상이하게 형성되며, 일면이 각각 절연층의 일면과 타면을 향하도록 절연층에 각각 적층되는 한 쌍의 동박을 포함하는 인쇄회로기판이 제공된다.

본 발명의 실시예에 따르면, 이후 인쇄회로기판에 반도체 칩을 실장하는 패키징 공정 중 또는 인쇄회로기판이 전자 제품에 적용된 후 사용되는 중에 수반되는 열에 의해 발생되는 인쇄회로기판의 휨을 저감할 수 있다.

본 발명에 따른 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 2는 본 발명의 일 측면에 따른 인쇄회로기판(100) 제조 방법의 일 실시예를 나타낸 순서도이다. 도 3 및 도 4는 본 발명의 일 측면에 따른 인쇄회로기판(100) 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다.

본 실시예에 따르면, 일면의 조도(roughness)가 서로 상이하게 형성되는 한 쌍의 전도층(110, 120)을 제공하는 단계, 및 한 쌍의 전도층(110, 120) 일면이 각 각 절연층(130)의 일면과 타면을 향하도록 절연층(130)에 한 쌍의 전도층(110, 120)을 적층하는 단계를 포함하는 인쇄회로기판(100) 제조 방법이 제시된다.

이와 같은 본 실시예에 따르면, 이후 인쇄회로기판(100)에 반도체 칩을 실장하는 패키징(packaging) 공정 중 또는 인쇄회로기판(100)이 전자 제품에 적용된 후 사용되는 중에 수반되는 열에 의해 발생되는 인쇄회로기판(100)의 휨(warpage)을 저감할 수 있다.

이하, 도 2 내지 도 4를 참조하여, 각 공정에 대하여 보다 상세히 설명하도록 한다.

먼저, 도 3에 도시된 바와 같이, 일면의 조도(roughness)가 서로 상이하게 형성되는 한 쌍의 전도층(110, 120)을 제공한다(S110). 여기서, 한 쌍의 전도층(110, 120)은, 동박(copper foil)이며, 각 전도층(110, 120) 일면의 조도는, 서로 상이하게 형성된다.

즉, 동박인 전도층(110, 120)의 일면은, 조도를 갖도록 조화 처리(roughening treatment)된 후, 절연층(도 4의 130)과의 접착력을 보다 향상시키기 위하여, 예를 들어, 앵커링(anchoring) 공정 등이 수행될 수 있다.

이 때, 각 전도층(110, 120)의 일면은 서로 상이한 조도를 가지고 있으므로, 이 후 공정에서 절연층(도 4의 130)에 각 전도층(110, 120)을 압착하면, 조도가 큰 전도층(120)과 절연층(도 4의 130) 사이의 접착 강도는, 조도가 작은 전도층(110)과 절연층(도 4의 130) 사이의 접착 강도 보다 크다. 또한, 절연층(도 4의 130)의 전도층(110, 120)에 대한 횡방향, 즉, 너비 방향의 지지력 역시 조도가 큰 전도 층(120)에 인접한 절연층(도 4의 130) 부분이 더 크다.

다음으로, 도 4에 도시된 바와 같이, 한 쌍의 전도층(110, 120) 일면이 각각 절연층(130)의 일면과 타면을 향하도록 절연층(130)에 한 쌍의 전도층(110, 120)을 각각 적층한다(S120). 즉, 일면의 조도가 서로 상이하게 형성된 각 전도층(110, 120)을 절연층(130)의 일면 및 타면에 각각 적층하여 한 쌍의 전도층(110, 120) 사이에 절연층(130)이 개재되도록 배치한 후, 각 전도층(110, 120)과 절연층(130)을 고온에서 압착하는 것이다.

여기서, 절연층(130)은 반경화 상태의 에폭시(epoxy) 수지로 이루어질 수 있으므로, 조도가 형성된 각 전도층(110, 120)의 일면이 보다 효과적이고 용이하게 절연층(130)에 밀착될 수 있다.

또한, 이와 같이 한 쌍의 전도층(110, 120)을 절연층(130)에 적층함으로써, 상술한 바와 같이, 조도가 큰 전도층(120)과 절연층(130)과의 접착 강도가, 조도가 작은 전도층(110)과 절연층(130)과의 접착 강도보다 증가될 수 있고, 조도가 큰 전도층(120)에 인접한 절연층(130)이 전도층(120)에 대하여 보다 강한 횡방향 지지력을 가질 수 있으므로, 인쇄회로기판(100)에 가해지는 열로 인하여, 조도가 큰 전도층(120)이 더 팽창하는 경우라도, 상술한 접착 강도 및 지지력에 의해 이러한 팽창력의 불균형을 상쇄시킬 수 있다.

이하, 종래 기술과 본 실시예의 비교를 통하여, 상술한 원리를 보다 상세히 설명하도록 한다.

도 1에 도시된 종래 기술에 따른 인쇄회로기판(도 1의 10)의 경우, 각 금속층(도 1의 30, 40)은 조도가 서로 동일하므로, 각 금속층(도 1의 30, 40)을 패터닝하여 절연층(도 1의 20)의 양면에, 잔존하는 금속층(도 1의 30, 40)의 양이 서로 상이하게 되는 경우, 이후 반도체 패키징 공정 또는 전자 제품의 사용 도중 수반되는 열에 의해, 잔존량이 큰 금속층(도 1의 40)의 팽창되는 전체 양이 잔존량이 작은 금속층(도 1의 30)의 팽창되는 전체 양에 비해 크므로, 결국, 잔존량이 작은 금속층(도 1의 30) 방향으로 인쇄회로기판(도 1의 10)의 양측이 휘는 문제가 발생한다.

그러나, 본 실시예에 따르면, 각 전도층(110, 120) 일면의 조도를 서로 상이하게 형성하여, 상술한 바와 같이, 열에 의한 전도층(110, 120)의 횡방향 팽창을 억제하는 절연층(130)의 지지력을 조절할 수 있으므로, 각 전도층(110, 120)을 에칭하여 회로 패턴을 형성할 시, 조도가 큰 전도층(120)의 잔존량을 크게 하고, 조도가 작은 전도층(110)의 잔존량을 작게 하면, 조도가 큰 전도층(120)의 잔존량이 커 그에 따른 횡방향 팽창력이 증가함에도 불구하고, 조도가 큰 전도층(120)과 절연층(130)과의 강한 접착력 및 이 절연층(130)의 지지력에 의해, 팽창력이 상쇄될 수 있으므로, 결과적으로, 인쇄회로기판(100)의 휨을 저감할 수 있는 것이다.

다음으로, 도 5를 참조하여, 본 발명의 다른 측면에 따른 인쇄회로기판(200)에 대하여 설명하도록 한다.

도 5는 본 발명의 다른 측면에 따른 인쇄회로기판(200)의 일 실시예를 나타 낸 단면도이다.

본 실시예에 따르면, 에폭시 수지를 포함하여 이루어지는 절연층(230), 및 일면의 조도가 서로 상이하게 형성되며, 일면이 각각 절연층(230)의 일면과 타면을 향하도록 절연층(230)에 적층되는 한 쌍의 동박(210, 220)을 포함하는 인쇄회로기판(200)이 제시된다.

이와 같은 본 실시예에 따르면, 인쇄회로기판(200)에 반도체 칩을 실장하는 패키징 공정 중 또는 인쇄회로기판(200)이 전자 제품에 적용된 후 사용되는 중에 수반되는 열에 의해 발생되는 인쇄회로기판(200)의 휨을 저감할 수 있다.

이하, 도 5를 참조하여, 각 구성에 대하여 보다 상세히 설명하도록 한다.

절연층(230)은, 에폭시 수지를 포함하여 이루어진다. 이러한 절연층(230)은 반경화 상태에서 후술할 동박(210, 220)과 압착됨과 동시에, 가열 및 경화될 수 있으며, 이와 같이 반경화 상태의 절연층(230)을 이용함에 따라, 보다 효율적이고 용이하게 절연층(230)과 동박(210, 220)을 압착할 수 있다.

한 쌍의 동박(210, 220)은, 일면의 조도가 서로 상이하게 형성되며, 일면이 각각 절연층(230)의 일면과 타면을 향하도록 절연층(230)에 각각 적층된다. 즉, 동박(210, 220)의 각 일면은 서로 상이하게 조도가 형성되며, 절연층(230)의 일면 및 타면을 향하도록 적층된다. 이에 따라, 한 쌍의 동박(210, 220) 사이에는 절연층(230)이 개재되며, 이들 동박(210, 220)과 절연층(230)이, 상술한 바와 같이, 고온에서 압착됨으로써 인쇄회로기판(200)이 형성된다.

이와 같은 인쇄회로기판(200)은 절연층(230)의 양면에 서로 비대칭의 조도가 형성된 동박(210, 220)이 배치됨으로써, 패터닝에 따른 각 동박(210, 220)의 잔존량이 상이한 경우에도, 잔존량이 큰 동박(220)의 조도를 증가시켜 동박(220)과 절연층(230) 간의 접착력 및 절연층(230)의 지지력을 증가시킬 수 있다. 따라서, 이와 같은 접착력 및 지지력에 의해, 잔존량이 큰 동박(220)의 팽창을 억제할 수 있으므로, 결과적으로 열에 의한 인쇄회로기판(200)의 휨을 저감할 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

도 1은 종래 기술에 따른 인쇄회로기판을 나타낸 단면도.

도 2는 본 발명의 일 측면에 따른 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도.

도 3 및 도 4는 본 발명의 일 측면에 따른 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도.

도 5는 본 발명의 다른 측면에 따른 인쇄회로기판의 일 실시예를 나타낸 단면도.

<도면의 주요 부분에 대한 부호의 설명>

100: 인쇄회로기판

110, 120: 전도층

130: 절연층

Claims

일면의 조도(roughness)가 서로 상이하게 형성되는 한 쌍의 전도층을 제공하는 단계;

상기 한 쌍의 전도층 일면이 각각 절연층의 일면과 타면을 향하도록 상기 절연층에 상기 한 쌍의 전도층을 각각 적층하는 단계; 및

상기 한 쌍의 전도층 중 조도가 큰 전도층의 잔존량이 크도록, 상기 한 쌍의 전도층을 에칭하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법.
제1항에 있어서,

상기 전도층은 동박(copper foil)인 것을 특징으로 하는 인쇄회로기판 제조 방법.
제1항에 있어서,

상기 절연층은 에폭시(epoxy) 수지를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판 제조 방법.
에폭시 수지를 포함하여 이루어지는 절연층; 및

일면의 조도가 서로 상이하게 형성되며, 일면이 각각 상기 절연층의 일면과 타면을 향하도록 상기 절연층에 각각 적층되는 한 쌍의 동박을 포함하고,

상기 한 쌍의 동박 중 조도가 큰 동박이 조도가 작은 동박보다 넓은 면적을 가지는 것을 특징으로 하는 인쇄회로기판.