JP2014502792A - 液晶高分子はんだマスクとアウタシール層とを有する電子デバイス及びその関連方法 - Google Patents

液晶高分子はんだマスクとアウタシール層とを有する電子デバイス及びその関連方法 Download PDF

Info

Publication number
JP2014502792A
JP2014502792A JP2013549427A JP2013549427A JP2014502792A JP 2014502792 A JP2014502792 A JP 2014502792A JP 2013549427 A JP2013549427 A JP 2013549427A JP 2013549427 A JP2013549427 A JP 2013549427A JP 2014502792 A JP2014502792 A JP 2014502792A
Authority
JP
Japan
Prior art keywords
lcp
dielectric layer
solder
solder mask
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013549427A
Other languages
English (en)
Inventor
レンデック，ルイス，ジョセフ，ジュニア
ロドリグエズ，キャセイ，フィリップ
スナイダー，スティーヴン，アール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of JP2014502792A publication Critical patent/JP2014502792A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

電子デバイス（１０）は、はんだパッド（１３）を有する回路層（１２）を上に備えた基板（１１）を含む。該基板上に、はんだパッドとアライメントされた開口を有する液晶高分子（ＬＣＰ）はんだマスク（１６）がある。基板とＬＣＰはんだマスクとの間には融合シームが存在する。上記開口内にはんだがあり、該はんだを介してはんだパッドに回路部品（３５）が電気的に結合される。ＬＣＰはんだマスク上に、第１の複数の誘電体層を有し且つはんだパッドとアライメントされた開口（２４）を有する第１の誘電体レイヤスタック（２０）がある。第１の誘電体レイヤスタック上に第１のＬＣＰアウタシール層（２３）がある。ＬＣＰはんだマスクとは反対側で上記基板上に、第２の複数の誘電体層を有する第２の誘電体レイヤスタック（３０）がある。さらに、第２の誘電体レイヤスタック上に第２のＬＣＰアウタシール層（３３）がある。

Description

本発明は、電子デバイス製造分野に関し、より具体的には、液晶高分子はんだマスクと複数の誘電体層とを有する電子デバイス並びにその関連方法に関する。
半導体集積回路技術が進化するにつれ、チップのサイズ、重量及び電力消費の低減の要求とともに、多数の入力・出力パッドを備えた高機能集積回路部品に向かう傾向が見られている。結果として、集積回路のサイズが縮小されるにつれ、集積回路はますます、以前より小さい出力パッド同士を以前より密に配列するようになっている。
そのような高機能集積回路に適合するよう、集積回路のはんだ取付け用に密に配列されたパッド群を有するプリント配線基板が要求されている。しかしながら、一部の用途において現在、集積回路パッド間の間隔の狭小化が、プリント回路基板上のはんだパッドの狭小化より速い速度で起こっている。また、そのような狭い間隔のパッドをはんだマスクで保護する能力は、集積回路上のパッド間隔の狭小化に付いていけていない。隣接し合う密集したパッド間にはんだマスクによる保護が存在しないと、集積回路をプリント配線基板に取り付ける際に使用されるはんだリフロープロセス中にブリッジ形成及び電気的ショートのリスクが高まる。従って、一部の最新デバイスに関して相互接続技術の乖離が存在している。
このようなデバイスを機能させるため、プリント配線基板は、集積回路のパッドを扱うための、あるいはファンアウト式のパッケージングを利用するための追加の配線層を有し得る。これは、集積回路のパッケージサイズが集積回路自体より大きくなることをもたらし、システムの小型化を制限してしまい得る。小型化されたデバイスに対する願望に加えて、場合により、そのようなデバイスを硬質（リジッド）基板ではなくフレキシブル基板から構築することも望まれる。
一従来技術に係る小型化デバイスがＬｅｅ等の特許文献１に記載されている。この文献に開示された電子デバイスは、回路相互接続を画成する複数のビルドアップ層を有し、且つ１つ以上の薄膜型の埋込受動デバイス、少なくとも、ビルドアップ層内に形成されたキャビティを有する。能動デバイスが、キャビティ内に配置され、ビルドアップ層の回路相互接続に電気的に接続される。このパッケージは、チップの作り替え可能性、容易な熱管理、及び比較的薄い形状を有する。しかしながら、それらのパッケージは可撓性材料から構築されておらず、故に、一部の状況において不適なものとなり得る。また、更に薄いパッケージが望まれ得る。
薄いフレキシブルプリント配線基板を構築するための基板として現在使用されている１つの材料は、二軸配向された液晶高分子（ＬＣＰ）である。ＬＣＰ内の分子は硬いロッド状の形状を有し、液相にあるとき、あるいは加熱・溶融されるときに結晶秩序を維持する。非特許文献１により、基板としてＬＣＰを用いたプリント回路基板の構築が議論されている。先ず、フォトレジストが銅張り積層板に塗布され、所望の回路パターンを画成するように露光・現像される。そして、露出された銅をエッチング除去することにより、実際の回路が画成される。多層（マルチレイヤ）を形成するよう、ホットプレス又はオートクレーブにて、複数の回路層がともにラミネートされる。機械的ドリル加工又はレーザドリル加工により、基板内に孔又はビアが作り出される。その後、ビア又は孔から残渣を除去するためにデスミア処理が行われ、それにより、メタル堆積に向けたＬＣＰ材料が準備される。次にメタライゼーション工程が行われ、従来からのはんだマスクがＬＣＰ基板に塗布される。その後、従来からのはんだマスクを貫いてはんだが設けられて、ＬＣＰプリント回路基板の構築が完了される。
この設計は薄いフレキシブルプリント回路基板を作り出すことを可能にするが、依然として、密集したパッドを用いた集積回路の基板への取付けに関して上述したのと同じ欠点に悩まされる。故に、集積回路をプリント回路基板に接続する更なる方法が望まれる。
米国特許出願公開第２００７／００２５０９２号明細書
T．Zhang、W．Johnson、B．Farrell、M．St．Lawrence、"The Processing and Assembly of Liquid Crystalline Polymer Printed Circuits"、2002 Int．Symp．on Microelectronics、2002年
以上の背景技術に鑑み、本発明の１つの目的は、電子部品を基板に効率的に取り付ける方法を提供することである。
本発明に係る上述及びその他の目的、特徴及び利点が、基板と、少なくとも１つのはんだパッドを有する前記基板上の回路層と、を有する電子デバイスによって実現される。前記基板上に、前記少なくとも１つのはんだパッドとアライメントされた少なくとも１つの開口を有する液晶高分子（ＬＣＰ）はんだマスクがある。また、前記基板とＬＣＰはんだマスクとの間の融合シームと、前記少なくとも１つの開口内のはんだとがある。さらに、少なくとも１つの回路部品が、前記はんだを介して前記少なくとも１つのはんだパッドに電気的に結合されている。
第１の複数の誘電体層を有し、且つ前記少なくとも１つのはんだパッドとアライメントされた少なくとも１つの開口を有する第１の誘電体レイヤスタックが、ＬＣＰはんだマスク上にある。第１の誘電体レイヤスタック上に第１のＬＣＰアウタシール層がある。前記基板のＬＣＰはんだマスクとは反対側の面上に、第２の複数の誘電体層を有する第２の誘電体レイヤスタックがある。さらに、第２の誘電体レイヤスタック上に第２のＬＣＰアウタシール層がある。
このデバイスは数多くの利点を示す。それらの利点には、以下に限られないが、ＬＣＰはんだマスクによって従来技術より薄くすることが可能なこと、従来技術より微細なピッチを有するはんだパッドのアレイに電子部品が取り付けられること、及びＬＣＰアウタシール層がデバイスを封止してデバイスを汚染物質から保護することが含まれる。
第１の複数の誘電体層は、ＬＣＰはんだマスク上の第１の誘電体層と、該第１の誘電体層上の第１の接合層と、該第１の接合層上の第２の誘電体層とを含み得る。また、第１の誘電体層とＬＣＰはんだマスクとの間の融合シームと、第１の接合層と第１の誘電体層との間の融合シームと、第１の接合層と第２の誘電体層との間の融合シームと、第２の誘電体層と第１のＬＣＰアウタシール層との間の融合シームとが存在し得る。
一部の用途において、第２の複数の誘電体層は、前記基板のＬＣＰはんだマスクとは反対側の面上の第２の接合層と、該第２の接合層上の第３の誘電体層とを有する。第２の接合層と前記基板との間の融合シームと、第２の接合層と第３の誘電体層との間の融合シームと、第３の誘電体層と第２のＬＣＰアウタシール層との間の融合シームとが存在し得る。
一部の用途において、前記基板は液晶高分子（ＬＣＰ）基板とし得る。また、第１及び第２の複数の誘電体層は各々、複数のＬＣＰ誘電体層を有し得る。第１の複数の誘電体層及び第２の複数の誘電体層の各々内に、少なくとも１つの導電ビアがあってもよい。
前記少なくとも１つのはんだパッドは複数とすることができ、それらのうちの複数がアレイパターンに配列され得る。ＬＣＰはんだマスク内の前記少なくとも１つの開口は、０．１０インチ未満とすることができ、一部の例において、０．００２５インチ程度又はそれ未満とし得る。
方法の態様は、電子デバイスを製造する方法に関する。当該方法は、少なくとも１つのはんだパッドを有する回路層を基板上に形成することと、前記少なくとも１つのはんだパッドとアライメント可能な少なくとも１つの開口を有する液晶高分子（ＬＣＰ）はんだマスクを形成することとを有する。当該方法はまた、第１及び第２の誘電体レイヤスタックを形成することを含み、該第１の誘電体レイヤスタックは、前記少なくとも１つのはんだパッドとアライメント可能な少なくとも１つの開口を有する。当該方法はまた、ＬＣＰはんだマスクと前記基板とをアライメントし、第１の誘電体レイヤスタックとＬＣＰはんだマスクとをアライメントし、第２の誘電体レイヤスタックと前記基板とをアライメントすることを含む。当該方法は更に、ＬＣＰはんだマスクを前記基板にラミネートし、第１の誘電体レイヤスタックをＬＣＰはんだマスクにラミネートし、第２の誘電体レイヤスタックを、ＬＣＰはんだマスクとは反対側の前記基板の面にラミネートすることを含む。また、当該方法は、ＬＣＰはんだマスクの前記少なくとも１つの開口内にはんだペーストを配置することと、該はんだペーストを用いて前記少なくとも１つのはんだパッドに少なくとも１つの回路部品を取り付けることと、第１及び第２の誘電体レイヤスタックにそれぞれ第１及び第２のＬＣＰアウタシール層をアライメントしてラミネートすることとを含む。
製造中の本発明に係る電子デバイスの順次的な模式断面図である。 製造中の本発明に係る電子デバイスの順次的な模式断面図である。 製造中の本発明に係る電子デバイスの順次的な模式断面図である。 製造中の本発明に係る電子デバイスの順次的な模式断面図である。 製造中の本発明に係る電子デバイスの順次的な模式断面図である。 製造中の本発明に係る電子デバイスの順次的な模式断面図である。 本発明に係る電子デバイスを製造する一方法を示すフローチャートである。
以下、本発明の好適実施形態を示す添付図面を参照して、本発明をより十分に説明する。しかしながら、本発明は、数多くの異なる形態で具現化され得るものであり、ここに説明される実施形態に限定されるものとして解釈されるべきでない。むしろ、これらの実施形態が提示されているのは、本開示が詳細で完全であり、且つ本発明の範囲を当業者に十分に伝えるものであるようにするためである。全体を通して、同様の要素は似通った参照符号で参照する。
先ず、図１−６とともに図７のフローチャート４０を参照して、電子デバイス１０を製造する方法を説明する。開始（ブロック４１）後、図１に示すように、基板１１上に、少なくとも１つのはんだパッド１３を有する回路層１２が形成される（ブロック４２）。回路層１２は、ここでは例示的に、アレイパターンに配列された複数のはんだパッド１３を有している。また、基板１１に複数の導電ビア１４が形成されているが、理解されるように、これらのビアは必要に応じてのものである。同様に、理解されるように、如何なる数のはんだパッド１３が存在してもよい。
基板１１は液晶高分子（ＬＣＰ）から形成され得る。ＬＣＰは、それからフレキシブルプリント回路基板を形成するのに特に有利な材料である。それは、磨耗及び損傷に対する高い耐性をもたらす高い伸張強度をＬＣＰが有することを含む様々な理由による。典型的に、ＬＣＰはまた、高温での高い機械的強度、高い化学的耐性、生来の難燃性、及び良好な耐候性を有する。さらに、ＬＣＰは比較的不活性である。ＬＣＰは、上昇された温度において、芳香族炭化水素若しくはハロゲン化炭化水素、強酸、塩基、ケトン、並びにその他の攻撃的な工業的物質を含む大抵の化学物質の存在下で応力亀裂に耐える。また、ＬＣＰは、均一な表面を有するように形成されることができ、それにより、狭い層間ギャップを可能にする。
当業者が理解するように、本発明に係る電子デバイスの製造に使用され得る多様なＬＣＰが存在する。
次に、図２に示すように、はんだパッド１３とアライメント可能な少なくとも１つの開口１８を有するＬＣＰはんだマスク１６が形成される（ブロック４３）。ＬＣＰははんだとの接触に耐性を有し、また、ＬＣＰは従来のはんだマスクより高いチッピング（欠け）耐性を有するので、ＬＣＰからはんだマスク１６を形成することは有利である。
ここでは例示的に、複数の開口１８が存在している。開口１８は、例えば、レーザによる、あるいは機械的な、ドリル加工／打ち抜き（パンチング）などの、好適なプロセスによって形成され得る。ＬＣＰの高い耐摩耗性及び伸張強度は、ＬＣＰがはんだマスク１６として使用されるときに特に有利である。開口１８は例えば、０．００４インチから０．００８インチ程度の小ささとすることができ、あるいは、それより小さくすることができる。また、ＬＣＰはんだマスク１６の使用は、それが非常に薄いため、電子デバイス１０の柔軟性を阻害しない。さらに、ＬＣＰはんだマスク１６は、より小さい曲げ半径を電子デバイス１０に与える助けとなるとともに、熱の設定次第で恒久的な形状をとることになる。また、ＬＣＰは多様な化学物質及び溶媒に対して耐性を有する。
電子デバイス１０を製造する方法の説明を続けるに、図３、４に示されるような第１及び第２の誘電体レイヤスタック（積層体）２０、３０が形成される（ブロック４４）。第１の誘電体レイヤスタック２０はその中に、はんだパッド１３と整列する開口２４が形成され、はんだパッドに結合される電子部品が開口２４内に収まるようにされている。
一部の用途において、基板１１、第１の誘電体レイヤスタック２０、及び第２の誘電体レイヤスタック３０は全てＬＣＰから形成され得る。基板１１、はんだマスク１６、第１の誘電体レイヤスタック２０、及び第２の誘電体レイヤスタック３０をＬＣＰから構築することにより、接着剤を使用せずにラミネーションを実行することができ、得られるデバイスの総厚が減少され得る。また、様々な層をＬＣＰから構築することにより、それらの層が釣り合い（例えば、同じ誘電率、損失正接、熱膨張係数などを有する）、このような構成を、寸法的に安定な無線周波数（ＲＦ）デバイスの構築に特に有用なものにする。さらに、はんだマスク１６を構築するためにＬＣＰを使用することは、一部の従来技術に係るはんだマスクより薄いはんだマスク（例えば、０．００２インチ超の厚さに対して０．００１インチ厚）をもたらす。また、ＬＣＰはんだマスク１６は、一部の従来技術に係るはんだマスクと比較して優れた厚さ均一性を示す。さらに、ＬＣＰはんだマスク１６は、従来のはんだマスクより良好な電気絶縁を提供し、従来のはんだマスクの５００Ｖ／ｍｉｌ（ボルト・パー・ミル）に対して、およそ３５００Ｖ／ｍｉｌの絶縁耐力を有する。等しく重要なことには、ＬＣＰはんだマスクは、下地基板へのラミネーションに先立って形成される開口を有し、それにより、非はんだマスク定義パッドアレイ（non-solder mask defined pad array）を可能にする。
当然ながら、一部の用途においては、全てのレイヤがＬＣＰから構築されるわけではない。例えば、一実施形態において、第１の誘電体レイヤスタック２０は、第１の誘電体層２２と第１の接合層２１と第２の誘電体層３４との積層構成を有する。第２の誘電体レイヤスタック３０は、第２の接合層３１と第３の誘電体層３２との積層構成を有する。第１、第２及び第３の誘電体層２２、３４、３２は、例えばポリイミドなどの好適な誘電体材料から構築されてもよく、第１及び第２の接合層２１、３１は、例えばプレ含浸されたＢステージ樹脂ベースの材料又は熱可塑性の接合膜などの好適な材料から構築されてもよい。
次に、図４に示すように、ＬＣＰはんだマスク１６が基板１１とアライメントされ、第１の誘電体レイヤスタック２０がＬＣＰはんだマスク１６とアライメントされ、そして、第２の誘電体レイヤスタック３０が基板とアライメントされる（ブロック４５）。
ＬＣＰはんだマスク１６と基板１１、並びに、第１の誘電体レイヤスタック２０とＬＣＰはんだマスク１６に関し、アライメントは、はんだパッド１３の中心を開口１８の中央に合わせることとして定義される。このアライメントは、例えば、ＬＣＰはんだマスク１６とＬＣＰ基板１１とを、あるいは第１の誘電体レイヤスタック２０とＬＣＰはんだマスク１６とを、先ず、治具又はガイドを用いて大雑把にアライメントし、その後、顕微鏡の下でアライメントを微調整して最終的なアライメントに至ることによって行われ得る。この方法は有利なことに、０．０００５インチから０．００１インチの範囲内でのアライメントの位置決め精度を可能にする。
アライメント後、ラミネーションが行われる。すなわち、図４に示すように、ＬＣＰはんだマスク１６が基板１１にラミネートされ、第１の誘電体レイヤスタック２０がＬＣＰはんだマスクにラミネートされ、そして、第２の誘電体レイヤスタック３０が、ＬＣＰはんだマスク１６とは反対側の基板面にラミネートされる（ブロック４６）。ラミネーションは典型的に、例えばオートクレーブにて、熱及び圧力の印加を介して行われる。オートクレーブは有利なことに、アイソスタティックな圧力（すなわち、全ての方向から等しい圧力）を提供し、ラミネーションプロセス中にＬＣＰを変形させないようにする助けとなる。オートクレーブをラミネーションに使用することが好ましいが、プレス（場合により、不活性雰囲気内）がラミネーションの実行に使用されてもよい。ラミネーションにより、隣接し合うレイヤ間に融合した継ぎ目（融合シーム）が作り出される。融合シームは、切断面化されたデバイスの写真で容易に視認することができる。
ラミネーション後、はんだマスクの開口１８内にはんだペーストが置かれる（ブロック４７）。そして、図５に示すように、例えば集積回路３５などの電子部品が、はんだペースト（溶解した後、再び凝固する）を加熱することによって、はんだパッド１３に取り付けられる（ブロック４８）。
その後、図６に示すように、第１及び第２のＬＣＰのアウタシール（外面封止）層２３、３３が、それぞれ、第１及び第２の誘電体レイヤスタック２０、３０とアライメントされ、それらにラミネートされる（ブロック４９）。これは、デバイス１０を封止し、更には、場合により一部の用途においてデバイス１０を気密封止し、デバイス１０が不適な環境に晒されるときに回路層１２を酸化から保護する助けとなる。
理解されるように、ＬＣＰはんだマスク１６に代えて、ＬＣＰカバーレイが用いられてもよい。カバーレイは有利なことに電気絶縁を提供し、一部の用途において、電子デバイス１０の曲げに対する耐性を付加し得る。
完成された電子デバイス１０が図６に示されており、これは基板１１を有し、該基板上に回路層１２を備えている。回路層１２ははんだパッド１３のアレイを有している。基板１１上に、はんだパッド１３とアライメントされた開口１８を有するＬＣＰはんだマスク１６がある。はんだが開口１８内にあって、はんだパッド１３を電子デバイス３５に電気的に結合している。ＬＣＰマスク１６上に、はんだパッド１３とアライメントされた開口２４を有する第１の誘電体レイヤスタック２０がある。第１の誘電体レイヤスタック２０は、第１の誘電体層２２と第１の接合層２１と第２の誘電体層３４との積層構成を有している。第２の誘電体層３４上に第１のＬＣＰアウタシール層２３がある。
ＬＣＰはんだマスク１６とは反対側で、基板１１上に第２の誘電体レイヤスタック３０がある。第２の誘電体レイヤスタック３０は、積層構成にて、第２の接合層３１と第３の誘電体層３２とを有している。第３の誘電体層３２上に第２のＬＣＰアウタシール層３３がある。様々なレイヤの間に融合シーム５１−５８がある。融合シームは、電子デバイス１０の断面で容易に視認可能である。

Claims (10)

  1. 基板と、
    少なくとも１つのはんだパッドを有する、前記基板上の回路層と、
    前記少なくとも１つのはんだパッドとアライメントされた少なくとも１つの開口を有する、前記基板上の液晶高分子（ＬＣＰ）はんだマスクと、
    前記基板と前記ＬＣＰはんだマスクとの間の融合シームと、
    前記少なくとも１つの開口内のはんだと、
    前記はんだを介して前記少なくとも１つのはんだパッドに電気的に結合された少なくとも１つの回路部品と、
    第１の複数の誘電体層を有し、且つ前記少なくとも１つのはんだパッドとアライメントされた少なくとも１つの開口を有する、前記ＬＣＰはんだマスク上の第１の誘電体レイヤスタックと、
    前記第１の誘電体レイヤスタック上の第１のＬＣＰアウタシール層と、
    前記基板の前記ＬＣＰはんだマスクとは反対側の面上の、第２の複数の誘電体層を有する第２の誘電体レイヤスタックと、
    前記第２の誘電体レイヤスタック上の第２のＬＣＰアウタシール層と、
    を有する電子デバイス。
  2. 前記第１の複数の誘電体層は、前記ＬＣＰはんだマスク上の第１の誘電体層と、該第１の誘電体層上の第１の接合層と、該第１の接合層上の第２の誘電体層とを有する、請求項１に記載の電子デバイス。
  3. 前記第１の誘電体層と前記ＬＣＰはんだマスクとの間の融合シーム、前記第１の接合層と前記第１の誘電体層との間の融合シーム、前記第１の接合層と前記第２の誘電体層との間の融合シーム、及び前記第２の誘電体層と前記第１のＬＣＰアウタシール層との間の融合シーム、を更に有する請求項２に記載の電子デバイス。
  4. 前記第２の複数の誘電体層は、前記基板の前記ＬＣＰはんだマスクとは反対側の面上の第２の接合層と、該第２の接合層上の第３の誘電体層とを有する、請求項１に記載の電子デバイス。
  5. 前記第２の接合層と前記基板との間の融合シーム、前記第２の接合層と前記第３の誘電体層との間の融合シーム、及び前記第３の誘電体層と前記第２のＬＣＰアウタシール層との間の融合シーム、を更に有する請求項４に記載の電子デバイス。
  6. 前記基板は液晶高分子（ＬＣＰ）基板を有する、請求項１に記載の電子デバイス。
  7. 電子デバイスを製造する方法であって、
    少なくとも１つのはんだパッドを有する回路層を基板上に形成し、
    前記少なくとも１つのはんだパッドとアライメント可能な少なくとも１つの開口を有する液晶高分子（ＬＣＰ）はんだマスクを形成し、
    第１及び第２の誘電体レイヤスタックを形成し、該第１の誘電体レイヤスタックは、前記少なくとも１つのはんだパッドとアライメント可能な少なくとも１つの開口を有し、
    前記ＬＣＰはんだマスクと前記基板とをアライメントし、前記第１の誘電体レイヤスタックと前記ＬＣＰはんだマスクとをアライメントし、前記第２の誘電体レイヤスタックと前記基板とをアライメントし、
    前記ＬＣＰはんだマスクを前記基板にラミネートし、前記第１の誘電体レイヤスタックを前記ＬＣＰはんだマスクにラミネートし、前記第２の誘電体レイヤスタックを前記ＬＣＰはんだマスクとは反対側の前記基板の面にラミネートし、
    前記ＬＣＰはんだマスクの前記少なくとも１つの開口内にはんだペーストを配置し、
    前記はんだペーストを用いて前記少なくとも１つのはんだパッドに少なくとも１つの回路部品を取り付け、且つ
    前記第１及び第２の誘電体レイヤスタックにそれぞれ第１及び第２のＬＣＰアウタシール層をアライメントしてラミネートする、
    ことを有する方法。
  8. 前記第１及び第２の誘電体レイヤスタックは各々、少なくとも１つの導電ビアを有するように形成される、請求項７に記載の方法。
  9. 前記第１の誘電体レイヤスタックは、前記ＬＣＰはんだマスク上の第１の誘電体層と、該第１の誘電体層上の第１の接合層と、該第１の接合層上の第２の誘電体層とを有し、
    当該方法は更に、前記第１の誘電体層と前記第１の接合層と前記第２の誘電体層とを共にラミネートすることを有する、請求項７に記載の方法。
  10. 前記第２の誘電体レイヤスタックは、前記基板の前記ＬＣＰはんだマスクとは反対側の面上の第２の接合層と、該第２の接合層上の第３の誘電体層とを有し、
    当該方法は更に、前記第２の接合層と前記第３の誘電体層とを共にラミネートすることを有する、請求項７に記載の方法。
JP2013549427A 2011-01-14 2011-12-20 液晶高分子はんだマスクとアウタシール層とを有する電子デバイス及びその関連方法 Withdrawn JP2014502792A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/007,072 2011-01-14
US13/007,072 US8472207B2 (en) 2011-01-14 2011-01-14 Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods
PCT/US2011/066151 WO2012096764A1 (en) 2011-01-14 2011-12-20 Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods

Publications (1)

Publication Number Publication Date
JP2014502792A true JP2014502792A (ja) 2014-02-03

Family

ID=45478574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013549427A Withdrawn JP2014502792A (ja) 2011-01-14 2011-12-20 液晶高分子はんだマスクとアウタシール層とを有する電子デバイス及びその関連方法

Country Status (7)

Country Link
US (1) US8472207B2 (ja)
EP (1) EP2664225B1 (ja)
JP (1) JP2014502792A (ja)
KR (1) KR101450499B1 (ja)
CN (1) CN103299724B (ja)
TW (1) TWI473225B (ja)
WO (1) WO2012096764A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022501819A (ja) * 2018-09-19 2022-01-06 コンダクティブ トランスファーズ リミテッドConductive Transfers Limited 電装部品を含む転送部材

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8472207B2 (en) 2011-01-14 2013-06-25 Harris Corporation Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
US9048124B2 (en) * 2012-09-20 2015-06-02 Apple Inc. Heat sinking and electromagnetic shielding structures
CN104051405A (zh) * 2013-03-11 2014-09-17 欣兴电子股份有限公司 嵌埋有电子组件的线路板结构及其制法
US20150041993A1 (en) * 2013-08-06 2015-02-12 Infineon Technologies Ag Method for manufacturing a chip arrangement, and a chip arrangement
US9443789B2 (en) * 2013-09-11 2016-09-13 Harris Corporation Embedded electronic packaging and associated methods
KR102194721B1 (ko) * 2014-09-16 2020-12-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US9521752B2 (en) * 2014-09-19 2016-12-13 Harris Corporation Method of making an electronic device having a thin film resistor formed on an LCP solder mask and related devices
US10297572B2 (en) * 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
CN104576563A (zh) * 2014-12-30 2015-04-29 华天科技（西安）有限公司 一种埋入式传感芯片系统封装结构
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN112349695B (zh) * 2020-09-28 2022-04-19 中国电子科技集团公司第二十九研究所 一种四层布线lcp封装基板、制造方法及多芯片系统级封装结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258236A (en) 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
US6036809A (en) 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
US6372992B1 (en) 2000-10-05 2002-04-16 3M Innovative Properties Company Circuit protective composites
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US6998327B2 (en) 2002-11-19 2006-02-14 International Business Machines Corporation Thin film transfer join process and multilevel thin film module
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture
JP3877717B2 (ja) 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
KR100584962B1 (ko) * 2004-07-26 2006-05-29 삼성전기주식회사 액정 중합체로 커버레이 성형된 경연성 인쇄회로기판 및그 제조 방법
US20060068576A1 (en) 2004-09-30 2006-03-30 Burdick William E Jr Lithography transfer for high density interconnect circuits
US7473853B2 (en) * 2005-02-28 2009-01-06 Sanyo Electric Co., Ltd. Circuit device
JP4718889B2 (ja) 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
US8335084B2 (en) 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
JP5114041B2 (ja) 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
TWI308382B (en) * 2006-07-25 2009-04-01 Phoenix Prec Technology Corp Package structure having a chip embedded therein and method fabricating the same
TWI323934B (en) * 2006-12-15 2010-04-21 Unimicron Technology Corp Pcb structre having embedded semiconductor chip and fabrication method thereof
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
KR100867148B1 (ko) 2007-09-28 2008-11-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP4784586B2 (ja) 2007-10-25 2011-10-05 パナソニック株式会社 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
JP5436774B2 (ja) 2007-12-25 2014-03-05 古河電気工業株式会社 多層プリント基板およびその製造方法
US9117602B2 (en) * 2008-01-17 2015-08-25 Harris Corporation Three-dimensional liquid crystal polymer multilayer circuit board including membrane switch and related methods
JP4876272B2 (ja) 2008-04-02 2012-02-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法
US20100066683A1 (en) 2008-09-17 2010-03-18 Shih-Chang Chang Method for Transferring Thin Film to Substrate
JP2010141098A (ja) * 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
US8218337B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8217272B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
KR101095161B1 (ko) * 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
US8472207B2 (en) 2011-01-14 2013-06-25 Harris Corporation Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022501819A (ja) * 2018-09-19 2022-01-06 コンダクティブ トランスファーズ リミテッドConductive Transfers Limited 電装部品を含む転送部材
JP7382396B2 (ja) 2018-09-19 2023-11-16 コンダクティブ トランスファーズ リミテッド 電装部品を含む転送部材

Also Published As

Publication number Publication date
CN103299724A (zh) 2013-09-11
CN103299724B (zh) 2014-11-12
WO2012096764A1 (en) 2012-07-19
EP2664225A1 (en) 2013-11-20
TWI473225B (zh) 2015-02-11
TW201232734A (en) 2012-08-01
KR20140020843A (ko) 2014-02-19
KR101450499B1 (ko) 2014-10-13
US8472207B2 (en) 2013-06-25
US20120181073A1 (en) 2012-07-19
EP2664225B1 (en) 2020-04-22

Similar Documents

Publication Publication Date Title
JP2014502792A (ja) 液晶高分子はんだマスクとアウタシール層とを有する電子デバイス及びその関連方法
US10342126B2 (en) Electronic device having a liquid crystal polymer solder mask and related devices
US9691698B2 (en) Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
EP2664226B1 (en) Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
US20110030207A1 (en) Multilayer printed wiring board and manufacturing method thereof
JP2016048768A (ja) 配線板及び半導体装置の製造方法
JP2011151048A (ja) 電子部品の製造方法および電子部品
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
JP2008166456A (ja) 配線基板及びその製造方法
JP2008311553A (ja) 複合多層プリント配線板の製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2007280996A (ja) 多層プリント配線基板
JP2007201034A (ja) 多層配線基板の層間接続構造
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP2007280997A (ja) 多層プリント配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130710

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20131220