KR20090003880A - 매립패턴 기판 및 그 제조 방법 - Google Patents

매립패턴 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20090003880A
KR20090003880A KR1020070067618A KR20070067618A KR20090003880A KR 20090003880 A KR20090003880 A KR 20090003880A KR 1020070067618 A KR1020070067618 A KR 1020070067618A KR 20070067618 A KR20070067618 A KR 20070067618A KR 20090003880 A KR20090003880 A KR 20090003880A
Authority
KR
South Korea
Prior art keywords
pattern
carrier
micrometers
substrate
buried
Prior art date
Application number
KR1020070067618A
Other languages
English (en)
Inventor
안진용
류창섭
민병렬
강명삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070067618A priority Critical patent/KR20090003880A/ko
Priority to JP2008144926A priority patent/JP2009016806A/ja
Priority to TW097121230A priority patent/TW200904282A/zh
Priority to US12/155,838 priority patent/US20090008143A1/en
Priority to CNA2008101278076A priority patent/CN101339936A/zh
Publication of KR20090003880A publication Critical patent/KR20090003880A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Abstract

매립패턴 기판이 개시된다. 절연판; 절연판의 일면에 매립되어 형성되는 제1 패턴; 제1 패턴으로부터 소정의 절연두께로 이격되어 절연판의 타면에 매립되어 형성되는 제2 패턴; 및 제1 패턴 및 제2 패턴을 전기적으로 연결하는 비아를 포함하는 매립패턴 기판이 개시된다. 이에 의하면, 동일한 절연두께를 갖는 노출 패턴 기판에 비하여 향상된 강성을 가질 수 있다. 또한, 종래의 두꺼운 기판을 대상으로 한 롤 이송장비를 사용하기 위해 요구되는 소정의 두께를 캐리어-절연층 결합체를 사용하여 만족시킬 수 있다.
코어 기판, 캐리어, 매립패턴, 절연 두께

Description

매립패턴 기판 및 그 제조 방법{Buried pattern board and manufacturing method thereof}
본 발명은 매립패턴 기판에 관한 것이다.
전자기기의 고성능화 소형화됨에 따라 반도체 칩 단자 수는 현저하게 증가되고 있으며 이에 따라, 신호 전달 속도를 향상시키기 위하여 FC-BGA(flip chip ball grid array)패키지에 사용되는 코어 기판의 두께가 얇아 지는 추세를 보인다. 코어 기판의 얇은 두께는, 루프 인덕턴스(loop inductance)가 작아 지도록 한다. 루프 인덕턴스를 작게 함으로써 신호 전달 속도를 향상시킬 수 있다. 종래에는 CCL(copper clad laminate) 이용하여 형성된 코어 기판 등을 사용하였다. 한편, 얇아진 코어 기판은, 패키지 제조 과정에서 수행되는 리플로우 공정 등에서 열팽창계수(CTE, coefficient of thermal expansion)의 차이로 유발되는 변형을 방지할 수 없다는 한계가 있다. 또한, 얇은 기판을 제조하는 공정에서 롤(roll) 이송공정을 채용하는 경우, 얇은 기판의 휨으로 인해서 롤에 기판이 말려들어 가는 현상이 발생할 수 있다.
본 발명은 절연층의 양면에 패턴을 매립하여, 소정의 절연두께를 유지하면서도 높은 강성을 가지는 기판을 제공하는 것이다. 또한, 본 발명은 캐리어-절연판 결합체의 상태에서 이송공정을 수행하여, 종래의 롤 이송장비를 이용한 이송공정에서 요구하는 소정의 두께를 만족시키는 기판 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연판; 절연판의 일면에 매립되어 형성되는 제1 패턴; 소정의 절연두께를 두고 절연판의 타면에 매립되어 형성되는 제2 패턴;및 제1 패턴과 제2 패턴을 전기적으로 연결하는 비아를 포함하는 매립패턴 기판이 제공된다.
절연두께는 20 마이크로 미터 이상 40 마이크로 미터 이하의 값을 가질 수 있고, 제1 패턴 및 제2 패턴이 절연판에 매립되는 깊이는 5 마이크로 미터 이상 40 마이크로 미터 이하일 수 있다.
제1 패턴 및 제2 패턴이 절연판에 매립되는 깊이가 10 마이크로 미터 이하인 경우, 절연두께는 10 마이크로 미터 이상일 수 있다.
제1 패턴 및 제2 패턴이 절연판에 매립되는 깊이가 10 마이크로 미터를 초과하는 경우, 절연두께는 20 마이크로 미터 이상일 수 있다.
또한, 본 발명의 다른 측면에 따르면, 제1 메탈 캐리어의 일면에 제1 패턴 및 제2 메탈 캐리어의 일면에 제2 패턴을 형성하는 단계; 제1 패턴 및 제2 패턴이 절연판에 매립되도록, 제1 메탈 캐리어 및 제2 메탈 캐리어를 절연판에 압착하여 캐리어-절연판 결합체를 형성하는 단계; 롤을 이용하여 캐리어-절연판 결합체를 이송하는 단계; 제1 메탈 캐리어 및 제2 메탈 캐리어를 제거하는 단계를 포함하는 매립패턴 기판 제조방법으로서, 캐리어-절연판 결합체의 두께는 400 마이크로 미터 이상 800 마이크로 미터 이하 것을 특징으로 하는 매립패턴 기판 제조방법이 제공된다.
이에 의하면, 매립패턴 기판의 강성은 동일한 절연두께를 가지는 노출 패턴 기판의 강성보다 크게 된다. 따라서, 후속되는 패키지 제조 공정 중의 변형에 맞서는 강도를 구비하면서도, 얇은 두께의 기판을 형성하는 것에 특징이 있다. 따라서, 종래에 사용된 CCL(copper clad laminate)등을 이용한 별도의 코어 기판에 구조 없이도 패키지의 제조가 가능하다.
한편, 매립패턴 기판의 제조과정에 포함되는 이송공정은 롤(roll)을 사용하여 수행될 수 있다. 기존의 두꺼운 기판을 대상으로 한 롤 이송장비를 사용하여 두께가 얇은 기판 등을 이송할 경우, 롤에 이송체가 말려들어가 손상을 받을 수 있다. 따라서, 이송체를 소정의 두께 이상으로 유지될 것이 요구된다.
본 발명의 일 실시예에 의하면, 캐리어를 절연판에 부착한 캐리어-절연판 결합체 상태에서 이송공정을 수행함으로써 손상을 방지할 수 있다. 일 예로, 캐리어-절연판 결합체 두께가 400 마이크로 미터 이상인 경우에는 종래의 두꺼운 기판을 대상을 하는 롤 이송장비를 이용할 수 있다는 장점이 있다.
본 발명의 바람직한 실시예에 따른 매립패턴 기판은 동일한 절연두께를 갖는 노출 패턴 기판에 비하여 향상된 강성을 가질 수 있다. 또한, 종래의 두꺼운 기판을 대상으로 한 롤 설비를 사용하기 위해 요구되는 소정의 두께를 캐리어-절연층 결합체를 사용하여 만족시킬 수 있다.
이하, 본 발명에 따른 게시물 제공방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
또한, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 매립패턴 기판의 사시도 및 단면도이다. 도 1을 참조하면 절연판(100), 제1 패턴(110), 제2 패턴(120), 비아(130) 및 매립패턴 기판(140)이 도시되어 있다.
제1 패턴(110)의 매립 깊이는 A1으로, 폭은 B로 표시된다. 제2 패턴(120)의 매립 깊이는 A2로 표시되고, 제2 패턴(120)의 폭은 제1 패턴(110)의 폭(B)과 같다. 제1 패턴(110)과 제2 패턴(120)이 이격되는 절연두께는 D로 표시되었다. 매립패턴 기판(140)의 두께는 C로 표시되었다.
이상에서 언급한 각 치수들은 매립패턴 기판(140)의 용도와 기능에 상응하여 변할 수 있다. 제1 패턴(110) 및 제2 패턴(120) 내의 배선간격 역시 달라질 수 있다.
패키지의 디자인 룰에 따라서, 제1 패턴(110) 및 제2 패턴(120)이 절연판(100)에 매립되는 깊이(A1, A2)는 5 마이크로 미터 이상 40 마이크로 미터 이하로 유지될 수 있다.
제1 및 제2 패턴(110, 120)은 그 전부가 절연판(100)에 매립될 수 있다. 이 경우, 매립 깊이가 5 마이크로 미터 이상으로 유지함으로써 패턴 내의 전기적 연결의 신뢰성을 확보할 수 있다.
또한, 제1 및 제2 패턴(110, 120)을 절연판(100)에 매립하는 공정에서 작용되는 힘을 일정수준 이하로 유지하기 위해서는, 매립 깊이를 40 마이크로 미터 이하로 유지하는 것이 요구될 수 있다.
제1 패턴(110)의 폭(B)은 수 마이크로 단위 범위에서 디자인 룰에 따라 선택될 수 있다. 제2 패턴(120)의 폭은 제1 패턴(110)의 폭(B)에 상응한다.
이 경우, 제1 패턴(110) 및 제2 패턴(120) 사이의 임피던스를 디자인 룰에서 요구하는 수준으로 유지하기 위해 절연두께(D) 역시 20 마이크로 미터 이상 40 마 이크로 미터 이하의 범위 내에서 유지될 수 있다.
절연두께(D)를 20 마이크로 미터 이상으로 유지함으로써, 제1 패턴과 제2 패턴 사이의 임피던스를 기판의 디자인 룰에서 요구하는 수준으로 확보할 수 있다.
절연두께가 40 마이크로 미터인 경우, 제1 패턴 및 제2 패턴의 매립 깊이(A1, A2)가 30 마이크로 이상이 되면 매립패턴기판의 두께가 100 마이크로 미터 이상의 두꺼운 형상을 갖게 된다.
한편, 제1 패턴(110) 및 제2 패턴(120)이 절연판(100)에 매립되는 깊이가 10 마이크로 미터 이인 경우, 후속되는 공장에서 요구하는 물리적인 강성을 만족시키기 위해서는 절연두께가 10 마이크로 미터 이상으로 유지되는 것이 요구될 수 있다.
한편, 제1 패턴(110) 및 제2 패턴(120)이 절연판(100)에 매립되는 깊이가 10 마이크로 미터를 초과하는 경우, 제1 및 제2 패턴(110, 120)을 매립하는 공정의 안정성 확보를 위하여 절연두께는 20 마이크로 미터 이상으로 설정되는 것이 요구될 수 있다.
종래 기술에 의한 코어 기판이 800 마이크로 미터 내외의 두께를 가진다. 이에 비해 본 실시예의 매립패턴 기판(140)의 두께를 살펴보면, 40 마이크로 미터의 절연두께와 40 마이크로 미터의 패턴 매립 깊이를 가지는 경우에도 전체 매립패턴 기판(140)의 두께는 120 마이크로 미터에 불과하다.
비아(130)는 제1 패턴(110)과 제2 패턴(120)을 전기적으로 연결한다. 비아는 제1 패턴(110) 또는 제2 패턴(120)과 동일한 물질로 이루어 질 수 있다. 비아는 형 성공정은 도 3 및 도 4를 참조하여 후술될 것이다.
도 2는 동일한 절연길이를 가진 돌출 패턴 기판과 매립패턴 기판의 단면도이다. 도 2를 참조하면 돌출 패턴 기판(210) 및 매립패턴 기판(220)이 도시되어 있다.
도 2의 (a)에서 보여지는 바와 같이, 돌출 패턴 기판(210)은 절연판(211)의 양면에 돌출된 패턴(212)을 포함한다. 돌출된 패턴(212)의 폭은 15 마이크로 미터이며, 패턴(212)이 돌출된 높이도 15 마이크로 미터이다.
이 경우, 절연판(211)의 두께인 30마이크로 미터가 절연판(211) 양면에 형성된 패턴(212)간의 절연 두께가 된다. 돌출 패턴 기판(210)의 전체 두께는 60 마이크로 미터이다.
도 2의 (b)에서 보여지는 바와 같이, 매립패턴 기판(220)에서 절연판(221)의 양면에 패턴(222)이 매립되어 있다. 매립된 패턴(222)의 폭은 15마이크로 미터로, 도 2의 (a)에 보여지는 패턴(212)와 동일하다. 패턴(222)이 절연판(221)에 매립된 깊이는 15 마이크로 미터이다.
도 2에서 보여진 두 기판(210, 220)중에서 매립패턴 기판(220)의 강성이 우수하다. 따라서, 동일한 절연두께를 유지하면서도, 기판을 포함하는 패키지 제조공정에서 요구하는 강성을 만족시키는 것에는 매립패턴 기판(220)이 더 유리하다.
도 3은 본 발명의 제2 실시예에 따른 매립패턴 기판 제조방법의 공정도이고, 도 4는 본 발명의 제2 실시예에 따른 매립패턴 기판 제조방법의 순서도이다. 도 3 및 도 4를 참조하면 절연판(100), 제1 패턴(110), 제2 패턴(120), 비아(130, 352, 362), 제1 캐리어(310), 제2 캐리어(320), 제1 절연층(330), 제2 절연층(340), 제3 캐리어(350), 제3 패턴(351), 제4 캐리어(360), 제4 패턴(361), 캐리어-절연판 결합체(370) 및 롤(380)이 도시되어 있다.
패턴이 형성된 캐리어를 절연판에 압착하여 캐리어-절연판 결합체를 형성하는 단계(S410)는 도 3의 (a) 및 도 3의 (b)를 참조하여 설명된다.
본 실시예에서, 제1 캐리어(310)는 메탈 캐리어이다. 제1 패턴(110)은 제1 캐리어(310)의 일면에 금속 등의 전도성 물질을 도금함으로써 형성될 수 있다.
한편 제1 캐리어(310)는 글래스(glass) 또는 폴리머(polymer)로 이루어질 수 있으며, 제1 캐리어(310)의 구성 물질에 상응하여 제1 패턴(110)을 형성하는 방법도 달라진다. 일 예로, 제1 캐리어(310)가 글래스로 이루어진 경우, 시드층을 먼저 형성하고 반부가(semi additive) 공정을 이용하는 것도 가능하다.
제2 캐리어(320) 및 제2 패턴(120)은 제1 캐리어(310) 및 제1 패턴(110)과 동일한 방법으로 형성될 수 있다.
일면에 패턴(110, 120)이 형성된 캐리어(310, 320)를 절연판(100)에 압착하여 캐리어-절연판 결합체(370)을 형성한다. 제1 및 제2 패턴(110, 120)은 절연판(100)에 매립된다.
롤을 이용하여 캐리어-절연판 결합체를 이송하는 단계(S420)는 도 3의 (b)를 참조하여 설명된다. 캐리어-절연판 결합체(370)는 롤(380)에 의하여 후속되는 공정 이 이루어지는 장치로 이송된다.
본 실시예에서, 이송공정에서의 손상을 방지하고, 종래의 두꺼운 기판을 대상으로 한 롤 이송장비를 활용하기 위해서는 캐리어-절연판 결합체(370)의 두께가 400 마이크로 미터 이상으로 유지될 것이 요구된다.
앞서 언급한 바와 같이 매립패턴 기판(140)의 두께는 수십 마이크로 미터에 불과하므로, 캐리어의 두께를 상대적으로 두껍게 함으로서 롤 이송공정에서 요구하는 두께를 만족시킬 수 있다.
캐리어를 제거하는 단계(S430)는 도 3의 (c)를 참조하여 설명된다. 본 실시예에서 제1 및 제2 캐리어(310, 320)는 메탈 캐리어이다. 이송공정이 수행된 후 식각 공정으로 제1 및 제2 캐리어(310, 320)를 제거한다.
이 단계는, 제1 및 제2 패턴(110, 120)이 절연판(100)에 매립되어 있으므로, 식각 공정이 수행되더라도 돌출 패턴에서 발생하는 언더-컷(under-cut)등의 문제가 발생하지 않는다는 점에 특징이 있다.
절연판에 비아를 형성하는 단계(S440)는 도 3의 (d)를 참조하여 설명된다. 비아는 제1 및 제2 패턴(110, 120)을 전기적으로 연결한다. 레이저 가공 등에 의하여 비아홀을 형성하고, 비아홀에 도금공정 등을 이용하여 금속 등의 전도성 물질을 충전한다.
절연층을 적층하는 단계(S450)는 도 3의 (d)를 참조하여 설명된다. 제1 및 제2 절연층(330, 340)은 매립패턴 기판(140)의 각 면에 형성되고, 제1 및 제2 패턴(110, 120)을 커버한다.
본 실시예에서 필름 형태의 절연물질을 사용하여 절연층을 적층하는 공정이 도시되었으나, 액상의 절연 물질을 도포함으로써 절연층을 형성하는 것도 가능하다. 제1 및 제2 절연층(330, 340)은 절연판(100)과 동일한 물질로 이루어 질 수 있다.
캐리어를 이용하여 추가적인 패턴을 형성하는 단계(S460)는 도 3의 (e)를 참조하여 설명된다. 일면에 제3 패턴(351)이 형성된 제3 캐리어(350)와 일면에 제4 패턴(361)이 형성된 제4 캐리어(360)를 절연층에 압착하여 추가적인 패턴이 형성된다.
이 공정은 도 3의 (a)에 도시된 공정을 반복함으로써 수행될 수 있다. 도 3의(e)에 도시된 캐리어(350, 360)와 패턴(351, 361)은 도 3의 (a)에 도시된 캐리어(310, 320) 및 패턴(110, 120)과 동일 또는 유사한 공정을 사용하여 형성될 수 있다.
절연층에 비아를 형성하는 단계(S470)는 도 3의 (f)를 참조하여 설명된다. 이 공정은
한편, 도 3의 (d) 내지 (g)에 도시된 공정들을 반복함으로써 다층의 기판을 적층할 수 있다. 추가적인 기판을 적층함에 있어서, 반드시 패턴이 매립된 형태의 기판이 적층될 필요는 없고, 절연층 위에 패턴을 형성하는 공정을 사용할 수도 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한 다.
이제까지 본 발명에 대하여 그 실시예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 본 발명의 제1 실시예에 따른 매립패턴 기판의 사시도 및 단면도이다.
도 2는 동일한 절연길이를 가진 돌출 패턴 기판과 매립패턴 기판의 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 매립패턴 기판 제조방법의 공정도이다.
도 4는 본 발명의 제2 실시예에 따른 매립패턴 기판 제조방법의 흐름도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 절연판 110: 제1 패턴
120: 제2 패턴 130: 비아
140: 매립패턴 기판 310: 제1 캐리어
320: 제2 캐리어 330: 제1 절연층
340: 제2 절연층 350: 제3 캐리어
351: 제3 패턴 360: 제4 캐리어
361: 제4 패턴 370: 캐리어-절연판 결합체
380: 롤

Claims (6)

  1. 절연판;
    상기 절연판의 일면에 매립되어 형성되는 제1 패턴;
    상기 제1 패턴과 소정의 절연두께를 두고 상기 절연판의 타면에 매립되어 형성되는 제2 패턴; 및
    상기 제1 패턴과 상기 제2 패턴을 전기적으로 연결하는 비아를 포함하는 매립패턴 기판
  2. 제1항에 있어서,
    상기 절연두께는 20 마이크로 미터 이상 40 마이크로 미터 이하인 것을 특징으로 하는 매립패턴 기판.
  3. 제1항에 있어서,
    상기 제1 패턴 및 상기 제2 패턴이 상기 절연판에 매립되는 깊이는 5 마이크로 미터 이상 40 마이크로 미터 이하인 것을 특징으로 하는 매립패턴 기판.
  4. 제1항에 있어서,
    상기 제1 패턴 및 상기 제2 패턴이 상기 절연판에 매립되는 깊이가 10 마이크로 미터 이하인 경우,
    상기 절연두께는 10 마이크로 미터 이상인 것을 특징으로 하는 매립패턴 기판.
  5. 제1항에 있어서,
    상기 제1 패턴 및 상기 제2 패턴이 상기 절연판에 매립되는 깊이가 10 마이크로 미터를 초과하는 경우,
    상기 절연두께는 20 마이크로 미터 이상인 것을 특징으로 하는 매립패턴 기판.
  6. 매립패턴 기판을 제조하는 방법으로서
    제1 캐리어의 일면에 제1 패턴 및 제2 캐리어의 일면에 제2 패턴을 형성하는 단계;
    상기 제1 패턴 및 제2 패턴이 절연판에 매립되도록, 상기 제1 캐리어 및 제2 캐리어를 상기 절연판에 압착하여 캐리어-절연판 결합체를 형성하는 단계;
    롤을 이용하여 상기 캐리어-절연판 결합체를 이송하는 단계;
    상기 제1 메탈 캐리어 및 상기 제2 메탈 캐리어를 제거하는 단계를 포함하는 매립패턴 기판 제조방법으로서,
    상기 캐리어-절연판 결합체의 두께는 400 마이크로 미터 이상 800 마이크로 미터 이하인 것을 특징으로 하는 매립패턴 기판 제조방법.
KR1020070067618A 2007-07-05 2007-07-05 매립패턴 기판 및 그 제조 방법 KR20090003880A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070067618A KR20090003880A (ko) 2007-07-05 2007-07-05 매립패턴 기판 및 그 제조 방법
JP2008144926A JP2009016806A (ja) 2007-07-05 2008-06-02 埋め込みパターン基板及びその製造方法
TW097121230A TW200904282A (en) 2007-07-05 2008-06-06 Board having buried patterns and manufacturing method thereof
US12/155,838 US20090008143A1 (en) 2007-07-05 2008-06-10 Board having buried patterns and manufacturing method thereof
CNA2008101278076A CN101339936A (zh) 2007-07-05 2008-06-25 具有掩埋图案的基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070067618A KR20090003880A (ko) 2007-07-05 2007-07-05 매립패턴 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20090003880A true KR20090003880A (ko) 2009-01-12

Family

ID=40213955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070067618A KR20090003880A (ko) 2007-07-05 2007-07-05 매립패턴 기판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20090008143A1 (ko)
JP (1) JP2009016806A (ko)
KR (1) KR20090003880A (ko)
CN (1) CN101339936A (ko)
TW (1) TW200904282A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103301B1 (ko) * 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
US9357652B2 (en) 2014-03-14 2016-05-31 Samsung Electronics Co., Ltd. Method of manufacturing circuit board and semiconductor package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10079158B2 (en) * 2014-12-12 2018-09-18 Intel Corporation Vertical trench routing in a substrate
CN112165773B (zh) * 2020-10-07 2022-10-11 广州添利电子科技有限公司 一种埋线路的方式制作图形的工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
EP1213952A3 (en) * 2000-12-05 2004-06-30 Matsushita Electric Industrial Co., Ltd. Circuit substrate and manufacturing method thereof
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4161604B2 (ja) * 2002-04-03 2008-10-08 松下電器産業株式会社 プリント配線板とその製造方法
US7629559B2 (en) * 2005-12-19 2009-12-08 Endicott Interconnect Technologies, Inc. Method of improving electrical connections in circuitized substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103301B1 (ko) * 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
US9357652B2 (en) 2014-03-14 2016-05-31 Samsung Electronics Co., Ltd. Method of manufacturing circuit board and semiconductor package

Also Published As

Publication number Publication date
CN101339936A (zh) 2009-01-07
JP2009016806A (ja) 2009-01-22
TW200904282A (en) 2009-01-16
US20090008143A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
US8387239B2 (en) Manufacturing method of embedded circuit substrate
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
KR101025520B1 (ko) 다층 인쇄회로기판 제조방법
TWI526128B (zh) 多層基板及其製造方法
US9159693B2 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
CN105307382A (zh) 印刷电路板及其制造方法
US6399896B1 (en) Circuit package having low modulus, conformal mounting pads
US9899235B2 (en) Fabrication method of packaging substrate
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
US9905508B2 (en) Package structure
JP2008109140A (ja) 回路基板及びその製造方法
KR101104210B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US20170309558A1 (en) Interposer and method for manufacturing interposer
US20140318834A1 (en) Wiring board and method for manufacturing the same
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
KR20090003880A (ko) 매립패턴 기판 및 그 제조 방법
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101048515B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
US20160021736A1 (en) Printed circuit board and method of manufacturing the same
KR100689018B1 (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
US20150050504A1 (en) Core substrate and method of manufacturing the same
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
US20150096797A1 (en) Package board and method of manufacturing the same
JP2006278996A (ja) 配線基板、積層回路基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application