CN101339936A - 具有掩埋图案的基板及其制造方法 - Google Patents

具有掩埋图案的基板及其制造方法 Download PDF

Info

Publication number
CN101339936A
CN101339936A CNA2008101278076A CN200810127807A CN101339936A CN 101339936 A CN101339936 A CN 101339936A CN A2008101278076 A CNA2008101278076 A CN A2008101278076A CN 200810127807 A CN200810127807 A CN 200810127807A CN 101339936 A CN101339936 A CN 101339936A
Authority
CN
China
Prior art keywords
pattern
substrate
insulation board
microns
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101278076A
Other languages
English (en)
Inventor
安镇庸
柳彰燮
闵炳烈
姜明杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101339936A publication Critical patent/CN101339936A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Abstract

本发明披露了一种具有掩埋图案的基板以及制造该基板的方法。该基板可以包括绝缘板；掩埋在绝缘板的一侧中的第一图案；掩埋在绝缘板的另一侧中的第二图案，该绝缘板在第一图案与第二图案之间具有预定的绝缘厚度；以及通孔，所述通孔电连接第一图案和第二图案。对于相同的绝缘厚度，与具有曝光图案的基板相比，根据本发明某些具体实施方式的具有掩埋图案的基板可以具有更大的刚性。并且，可以利用具有特定量厚度的载板绝缘板结合体以满足在采用用于更厚基板的现有辊装置中的厚度要求。

Description

具有掩埋图案的基板及其制造方法
相关申请的交叉引用
本申请要求于2007年7月5日向韩国知识产权局提交的韩国专利申请第10-2007-0067618号的优先权，将其全部披露内容结合于此作为参考。
技术领域
本发明涉及一种具有掩埋图案的基板及其制造方法。
背景技术
随着正在生产具有更高性能和更小尺寸的电子设备，半导体芯片端子的数目急剧增加。为了改善信号传输速度，用于FC-BGA(倒装芯片球栅阵列)封装的核心基板(core board)变得越来越薄。核心基板的低厚度可以降低回路电感(loop inductance)，其中低回路电感可以改善信号传输速度。在相关技术中，可以采用由CCL(覆铜箔层压板)形成的核心基板。
然而，较薄的核心基板在用于制造封装的工序中在回流工艺(reflowing process)期间，防止由热膨胀系数的差异而引起的变形等方面可能更有限。并且，在其中用于薄基板的制造过程采用辊作为传输装置的情况下，薄基板的向里弯可以导致基板在辊的周围被卷起。
发明内容
本发明提供了一种基板，该基板具有掩埋在绝缘板两侧的图案，以提供高水平的刚性(刚度)同时保持预定的绝缘厚度。
本发明提供了一种制造基板的方法，其中对于载板绝缘板结合体实施传输工艺(传输过程，transport process)，使得可以提供传输工艺中需要的预定量的厚度。
本发明的一个方面提供了一种具有掩埋图案的基板，该基板包括绝缘板；第一图案，掩埋在绝缘板的一侧中；第二图案，掩埋在绝缘板的另一侧中，该绝缘板在第一图案与第二图案之间具有预定的绝缘厚度；以及通孔，其电连接第一图案和第二图案。
绝缘厚度可以为大于或等于20微米且小于或等于40微米的值，同时第一图案和第二图案掩埋在绝缘板中的深度可以大于或等于5微米且小于或等于40微米。
在其中第一图案和第二图案掩埋在绝缘板中的深度为10微米以下的情况下，绝缘厚度可以大于或等于10微米。
在其中第一图案和第二图案掩埋在绝缘板中的深度为大于10微米的情况下，绝缘厚度可以大于或等于20微米。
本发明的另一个方面提供了一种制造具有掩埋图案的基板的方法，包括：在第一载板的一侧上形成第一图案并在第二载板的一侧上形成第二图案；通过将第一载板和第二载板压到绝缘板上使得第一图案和第二图案掩埋在绝缘板中而形成载板绝缘板结合体；使用辊来传输该载板绝缘板结合体；以及除去第一载板和第二载板。这里，载板绝缘板结合体的厚度可以大于或等于400微米且小于或等于800微米。
在本发明的某些具体实施方式中，具有掩埋图案的基板可以给出比具有曝光图案的基板更高的刚性。同样，可以使基板很硬足以抵抗在后续封装制造工序期间的变形，同时保持低的厚度。因此，封装可以由由传统的CCL(覆铜箔层压板)形成的核心基板等制成，而无需任何附加的结构。
在用于制造具有掩埋图案的基板工序中所包括的传输工艺可以涉及辊的使用。如果用于传输厚基板的现有辊装置用于传输较薄的基板，则存在薄基板被卷起到装置中并被损害的危险。因此，传输基板的厚度必须保持大于预定值。
根据本发明的一个具体实施方式，可以对载板绝缘板结合体实施传输，其可以包括连接至一个或多个绝缘板的一个或多个载板，使得可以避免对基板的损坏。在一个实例中，可以使载板绝缘板结合体的厚度大于或等于400微米，使得可以对更厚的基板利用现有的辊传输装置。
本发明的其它方面和优点将在以下描述中部分地阐述，并且部分通过该描述而显而易见，或者可以通过实施本发明而获知。
附图说明
图1A和图1B是根据本发明一个具体实施方式的具有掩埋图案的基板的透视图和剖视图。
图2A和图2B是共有相同绝缘厚度的具有突出图案的基板和具有掩埋图案的基板的剖视图。
图3A、图3B、图3C、图3D、图3E、图3F、图3G、以及图3H是表示根据本发明另一个具体实施方式的用于制造具有掩埋图案的基板的方法的工艺图的剖视图。
图4是根据本发明另一个具体实施方式的用于制造具有掩埋图案的基板的方法的流程图。
具体实施方式
下面将参照附图更详细地描述根据本发明某些具体实施方式的具有掩埋图案的基板以及制造该基板的方法。然而，这并不用于将本发明限制于特定模式的实施，并且可以想到，不背离本发明的精神和技术范围的所有改变、等价物、和替换均包括在本发明内。在本发明的描述中，当相关技术的某些详细说明被认为可能不必要地模糊本发明的实质的情况下，其将被忽略。
在参照附图描述本发明的某些具体实施方式的过程中，以相同的参考标号表示那些相同或相应的部件，并且省略多余的解释。
图1A和图1B是根据本发明一个具体实施方式的具有掩埋图案的基板的透视图和剖视图。在图1A和图1B中，示出了绝缘板100、第一图案110、第二图案120、通孔130、以及掩埋图案基板140。
第一图案110掩埋的深度将用A1表示，而第一图案110的宽度将用B表示。第二图案120掩埋的深度将用A2表示，而第二图案120的宽度将用B表示，与第一图案110的宽度相同。通过其将第一图案110和第二图案120分开的绝缘厚度将用D表示，而掩埋图案基板140自身的厚度将用C表示。
上述的尺寸可以根据掩埋图案基板140的使用和功能而变化。同样地，也可以改变第一图案110和第二图案120中的配线间隔(wiring interval)。
根据封装的设计规则，第一图案110和第二图案120掩埋在绝缘板100中的深度A1、A2可以保持大于或等于5微米且小于或等于40微米。
第一图案110和第二图案120可以整个掩埋在绝缘板100中。在这种情况下，掩埋深度可以保持在5微米以上，以确保图案内可靠的电连接。
并且，为了在用于在绝缘板100中掩埋第一图案110和第二图案120的工艺过程中将所需的力保持在一定水平之下，将掩埋深度保持在40微米以下可以是有利的。
可以根据设计规则在数微米范围内选择第一图案110的宽度B。第二图案120的宽度可以与第一图案110的宽度B具有对应关系。
这里，为了将第一图案110与第二图案120之间的阻抗保持在对应于设计规则的水平上，绝缘厚度D也可以保持大于或等于20微米且小于或等于40微米。
通过将绝缘厚度D的值保持为大于或等于20微米，可以使第一图案与第二图案之间的阻抗为根据由设计规则所需水平的值。
在其中绝缘厚度为约40微米的情况下，如果第一图案和第二图案的掩埋深度A1、A2为30微米以上，则具有掩埋图案的基板可以变得相当厚，其中总厚度为100微米以上。
在其中第一图案110和第二图案120掩埋在绝缘板100中的深度为约10微米的情况下，绝缘厚度可以保持在10微米以上，以便满足后续工艺中所需的物理刚性的水平。
在其中第一图案110和第二图案120掩埋在绝缘板100中的深度超过10微米的情况下，绝缘厚度可以设计为20微米以上，以便在用于掩埋第一图案110和第二图案120的工艺中提供更大的稳定性。
基于现有技术的核心基板通常可以具有约800微米的厚度。比较起来，即使当对图案使用40微米的绝缘厚度和40微米的掩埋深度时，基于该具体实施方式的掩埋图案基板140的总厚度也可以仅为约120微米。
通孔130可以电连接第一图案110与第二图案120。通孔130可以由与第一图案110或第二图案120相同的材料制成。将在后面参照图3A至图3H和图4来描述形成通孔的方法。
图2A和图2B是共有相同绝缘厚度的具有突出图案的基板和具有掩埋图案的基板的剖视图。在图2A和图2B中，示出了突出图案基板210和掩埋图案基板220。
在图2A中，示出了突出图案基板210，其可以包括在绝缘板211两侧上的突出图案212。突出图案212的宽度可以为15微米，而图案212突出的高度也可以为15微米。
在这种情况下，可以为30微米的绝缘板211的厚度可以视为在绝缘板211的任一侧上形成的图案212之间的绝缘厚度。因此，突出图案基板210的总厚度可以为约60微米。
在图2B中，示出了掩埋图案基板220，其包括掩埋在绝缘板221两侧中的图案222。掩埋图案222的宽度可以为15微米，与图2A中所示的图案212相同。图案222掩埋在绝缘板221中的深度可以为15微米。
在图2A和图2B所示的两个基板210、220之间，掩埋图案基板220的刚性通常可以更大。因此，掩埋图案基板220在为制造封装的工艺提供期望的刚性同时保持相同的绝缘厚度方面可以是更有利的。
图3A至图3H是表示根据本发明另一个具体实施方式的用于制造具有掩埋图案的基板的方法的工艺图的剖视图，而图4是根据本发明另一个具体实施方式的用于制造具有掩埋图案的基板的方法的流程图。在图3A至图3H中，示出了绝缘板100，第一图案110，第二图案120，通孔130、352、362，第一载板310，第二载板320，第一绝缘层330，第二绝缘层340，第三载板350，第三图案351，第四载板360，第四图案361，载板绝缘板结合体370，以及辊380。
将参照图3A和图3B描述将其上形成有图案的载板压到绝缘板上以形成载板绝缘板结合体的操作(S410)。
在该特定具体实施方式中，第一载板310可以是金属载板。第一图案110可以通过在第一载板310的一侧上电镀导电材料如金属等来形成。
第一载板310也可以由玻璃或聚合材料制成，并且形成第一图案110的方法可以与第一载板310的材料一致地变化。例如，如果第一载板310由玻璃制成，则形成第一图案110可以包括首先形成种子层，然后应用半添加法。
第二载板320和第二图案120可以与对于第一载板310和第一图案110描述的基本上相同的方式形成。
每一个具有形成在一侧上的相应图案110、120的载板310、320可以被压到绝缘板100上以形成载板绝缘板结合体370。第一图案110和第二图案120可以掩埋在绝缘板100中。
将参照图3B描述使用辊传输载板绝缘板结合体的操作(S420)。载板绝缘板结合体370可以通过辊380被传输至其中将实施后续工艺的位置。
在该特定具体实施方式中，可以使载板绝缘板结合体370的厚度为400微米以上，以便防止在传输工艺过程中的损害并利用用于厚基板的现有传输装置。
如上所述，掩埋图案基板140的厚度可以仅为约几十微米。因此，载板的厚度可以相对更大，以提供辊传输工艺中所需的厚度。
将参照图3C描述除去载板的操作(S430)。在该特定具体实施方式中，第一载板310和第二载板320可以是金属载板。在传输工艺之后，可以使用蚀刻工艺除去第一载板310和第二载板320。
由于第一图案110和第二图案120可以掩埋在绝缘板100中，所以蚀刻工艺可以不会导致由于突出图案可能发生的底切等的问题。
将参照图3D描述在绝缘板中形成通孔的操作(S440)。通孔可以使第一图案110和第二图案120彼此电连接。导通孔可以首先使用激光加工等形成，其后可以实施电镀工艺等以用如金属的导电材料填充导通孔。
将参照图3E描述堆叠绝缘层的操作(S450)。第一绝缘层330和第二绝缘层340可以在掩埋图案基板140的每一侧上形成，以覆盖第一图案110和第二图案120。
虽然使用其中绝缘层以绝缘膜形式堆叠的实例说明了该特定具体实施方式，但也可以通过涂敷液体绝缘材料来形成绝缘层。第一绝缘层330和第二绝缘层340可以由与绝缘板100相同的材料制成。
将参照图3F和图3G描述使用载板形成附加图案的操作(S460)。可以将在其一侧上形成有第三图案351的第三载板350，以及在其一侧上形成有第四图案361的第四载板360压到绝缘层330、340上，以形成附加图案。
可以通过重复图3A中所示的工艺来实施该工艺。图3F中所示的载板350、360和图案351、361可以使用与用于形成图3A中所示的载板310、320和图案110、120相同或类似的工序而形成。
将参照图3H描述在绝缘层中形成通孔的操作(S470)。可以使用与用于形成参照图3D描述的通孔130类似的工序形成通孔352、362。
通过重复图3F至图3H中所示的工艺，可以获得多层板的叠层(stack)。在堆叠附加基板的过程中，不是所有的基板必须包括掩埋图案，而是可以采用在绝缘层上形成图案的工艺。
如上所述，对于相同的绝缘厚度，与具有曝光图案的基板相比，根据本发明某些具体实施方式的具有掩埋图案的基板可以具有更大的刚性。并且，可以利用具有特定量厚度的载板绝缘板结合体，以满足在采用用于更厚基板的现有辊装置中的厚度要求。
在所附的权利要求书中可以发现除了上述之外的许多具体实施方式。
尽管已经基于特定的具体实施方式描述了本发明的精神，但本领域技术人员应当理解到，在不背离本发明的精神的情况下，可以以各种更改的形式来实施本发明。因此，上述具体实施方式并不视为限制本发明，而是视为对本发明的解释。本发明的范围在所附的权利要求书中被阐述，其中本发明的变型被视为涵盖在此处披露的本发明中。

Claims (6)

1.一种具有掩埋图案的基板，所述基板包括：
绝缘板；
第一图案，所述第一图案掩埋在所述绝缘板的一侧中；
第二图案，所述第二图案掩埋在所述绝缘板的另一侧中，
所述绝缘板在所述第一图案与所述第二图案之间具有预定的绝缘厚度；以及
通孔，所述通孔电连接所述第一图案和所述第二图案。
2.根据权利要求1所述的基板，其中，所述绝缘厚度为大于或等于20微米且小于或等于40微米。
3.根据权利要求1所述的基板，其中，所述第一图案和所述第二图案掩埋在所述绝缘板中的深度为大于或等于5微米且小于或等于40微米。
4.根据权利要求1所述的基板，其中，所述第一图案和所述第二图案掩埋在所述绝缘板中的深度为小于或等于10微米的情况下，
所述绝缘厚度为大于或等于10微米。
5.根据权利要求1所述的基板，其中，所述第一图案和所述第二图案掩埋在所述绝缘板中的深度为大于10微米的情况下，
所述绝缘厚度为大于或等于20微米。
6.一种制造具有掩埋图案的基板的方法，所述方法包括：
在第一载板的一侧上形成第一图案并且在第二载板的一侧上形成第二图案；
通过将所述第一载板和所述第二载板压到绝缘板上使得所述第一图案和所述第二图案掩埋在所述绝缘板中而形成载板绝缘板结合体；
使用辊来传输所述载板绝缘板结合体；以及
除去所述第一载板和所述第二载板；
其中，所述载板绝缘板结合体的厚度为大于或等于400微米且小于或等于800微米。
CNA2008101278076A 2007-07-05 2008-06-25 具有掩埋图案的基板及其制造方法 Pending CN101339936A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070067618A KR20090003880A (ko) 2007-07-05 2007-07-05 매립패턴 기판 및 그 제조 방법
KR1020070067618 2007-07-05

Publications (1)

Publication Number Publication Date
CN101339936A true CN101339936A (zh) 2009-01-07

Family

ID=40213955

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101278076A Pending CN101339936A (zh) 2007-07-05 2008-06-25 具有掩埋图案的基板及其制造方法

Country Status (5)

Country Link
US (1) US20090008143A1 (zh)
JP (1) JP2009016806A (zh)
KR (1) KR20090003880A (zh)
CN (1) CN101339936A (zh)
TW (1) TW200904282A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112244A (zh) * 2014-12-12 2017-08-29 英特尔公司 衬底中的垂直沟槽布线

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103301B1 (ko) * 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
KR102171021B1 (ko) 2014-03-14 2020-10-28 삼성전자주식회사 회로기판 및 반도체 패키지 제조방법
CN112165773B (zh) * 2020-10-07 2022-10-11 广州添利电子科技有限公司 一种埋线路的方式制作图形的工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
EP1213952A3 (en) * 2000-12-05 2004-06-30 Matsushita Electric Industrial Co., Ltd. Circuit substrate and manufacturing method thereof
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4161604B2 (ja) * 2002-04-03 2008-10-08 松下電器産業株式会社 プリント配線板とその製造方法
US7629559B2 (en) * 2005-12-19 2009-12-08 Endicott Interconnect Technologies, Inc. Method of improving electrical connections in circuitized substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112244A (zh) * 2014-12-12 2017-08-29 英特尔公司 衬底中的垂直沟槽布线
CN107112244B (zh) * 2014-12-12 2020-07-14 英特尔公司 衬底中的垂直沟槽布线

Also Published As

Publication number Publication date
US20090008143A1 (en) 2009-01-08
JP2009016806A (ja) 2009-01-22
TW200904282A (en) 2009-01-16
KR20090003880A (ko) 2009-01-12

Similar Documents

Publication Publication Date Title
KR101086828B1 (ko) 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
CN101155469B (zh) 电路基板、半导体组件及电路基板的制造方法
US20090120660A1 (en) Electrical member and method of manufacturing a printed circuit board using the same
CN102111968A (zh) 多层布线基板的制造方法及多层布线基板
CN101351088B (zh) 内埋式线路结构及其工艺
CN100459077C (zh) 基板的制造方法
US9899235B2 (en) Fabrication method of packaging substrate
CN102469753A (zh) 散热基板
CN101557674A (zh) 高密度电路板及其制造方法
CN101207971B (zh) 电容器用粘结片和电容器内置型印刷布线板的制造方法
KR101049678B1 (ko) 방열 인쇄회로기판 및 이를 제조하는 방법
US8058561B2 (en) Circuit board and manufacturing method thereof
CN101339936A (zh) 具有掩埋图案的基板及其制造方法
US10468183B2 (en) Inductor and manufacturing method of the same
CN102045950B (zh) 印刷电路板及其制造方法
CN104716057A (zh) 具有嵌入部件的集成电路封装系统及其制造方法
CN103052255A (zh) 印刷电路板和制造该印刷电路板的方法
CN107949150A (zh) 印制电路板及印制电路板的制作方法
CN107734859B (zh) 一种pcb的制造方法及pcb
CN107666782A (zh) 具厚铜线路的电路板及其制作方法
CN105472884A (zh) 电路板及其制造方法
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
CN106455312A (zh) 布线基板以及其制造方法
US9736939B2 (en) Printed circuit board and method of manufacturing printed circuit board
CN218735224U (zh) 一种lcp内埋式电感电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090107