KR101049678B1 - 방열 인쇄회로기판 및 이를 제조하는 방법 - Google Patents

방열 인쇄회로기판 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR101049678B1
KR101049678B1 KR1020100058762A KR20100058762A KR101049678B1 KR 101049678 B1 KR101049678 B1 KR 101049678B1 KR 1020100058762 A KR1020100058762 A KR 1020100058762A KR 20100058762 A KR20100058762 A KR 20100058762A KR 101049678 B1 KR101049678 B1 KR 101049678B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
forming
layer
coating layer
graphene
Prior art date
Application number
KR1020100058762A
Other languages
English (en)
Inventor
오춘환
정창보
차상석
심재철
선순일
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020100058762A priority Critical patent/KR101049678B1/ko
Application granted granted Critical
Publication of KR101049678B1 publication Critical patent/KR101049678B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20436—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
    • H05K7/20445—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing the coupling element being an additional piece, e.g. thermal standoff
    • H05K7/20472—Sheet interfaces
    • H05K7/20481—Sheet interfaces characterised by the material composition exhibiting specific thermal properties

Abstract

본 발명은 방열 인쇄회로기판 및 이를 제조하는 방법에 관한 것으로, (a) 절연층에 동박이 적층된 동박적층기판(CCL)을 형성하는 단계와, (b) 상기 동박의 표면에 그라핀(Graphene)이 혼합된 은(Ag) 페이스트를 이용하여 코팅층을 형성하는 단계와, (c) 상기 코팅층 상부에 구리 플레이트층을 형성하는 단계 및 (d) 상기 구리 플레이트층 상부에 회로 패턴을 형성하는 단계를 수행하여, 높은 방열 특성을 가지는 인쇄회로 기판 발명에 관한 것이다.

Description

방열 인쇄회로기판 및 이를 제조하는 방법{HEAT SPREADING PRINTED-CIRCUIT-BOARD AND METHOD FABRICATING THE SAME}
본 발명은 방열 인쇄회로기판 및 이를 제조하는 방법에 관한 것으로, 그라핀(Graphene) 코팅층 및 범프를 사용함으로써, 방열 효율을 극대화시키고 B2it(Buried Bump Interconnection Technology) 범프의 상호접속(Interconnection) 특성, 인쇄회로 기판의 고밀도 및 고신뢰성을 얻을 수 있도록 하는 기술에 관한 것이다.
전자산업의 발달에 따라 전자 부품의 고성능화, 고기능화, 소형화가 요구되고 있으며, 이에 따라 SIP(System In Package), 3D 패키지 등 고밀도 표면 실장 부품용 기판이 대두되고 있다. 이와 같이 기판의 고밀도화 및 박판화의 요구에 대응하기 위하여 회로패턴 층간의 고밀도 접속이 필요한 실정이다.
아울러, DRAM + Flash + Controller 칩의 수직적층형 구조의 융복합화 패키징 기술의 발전으로 칩의 고밀도, 데이터의 고속화, 용량의 고도화로 인해 전력소모가 많아지고 심한 열이 발생하게 되는데, 열을 효과적으로 방열 및 방출할 수 있는 방법이 요구되고 있다.
이를 위하여, 고분자 고방열 나노 복합소재 적용을 통한 다중칩 적층에 따른 고열방출용 PCB 기판의 개발이 요구되고 있으며, 현재 PCB 절연 소재의 최대 열전도성은 0.8W/mK로 칩 작동에서 발생하는 열을 쉽게 외부로 방출하기란 쉽지 않다.
한편, 종래 다층 인쇄회로기판은 동박적층판(CCL) 등의 코어기판의 표면에 애디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로를 형성하고, 절연층 및 금속층을 순차적으로 적층(build-up)하면서 내층회로와 같은 방법으로 외층회로를 형성함으로써 제조된다.
다층 인쇄회로기판의 제조과정에서는 각 층의 회로패턴 간의 전기적 연결, 회로패턴과 전자소자와의 전기적 연결 등을 위해 IVH(Innerlayer via hole), BVH(Blind via hole), PTH(Plated through hole) 등의 다양한 비아홀이 형성된다.
이 중 단면상 기판 두께 전체를 관통하여 형성되는 PTH는 전술한 전기적 연결의 기능 외에도 기판 내에서 발생한 열을 기판 외부로 방출하는 방열홀(hole)의 역할도 하게 된다.
보다 구체적으로, 종래기술에 따른 다층 인쇄회로기판의 제조공정은, 먼저 CCL 등의 코어기판에 기계적 또는 레이져 드릴링(mechanical or Laser drilling) 등에 의해 IVH를 천공하고, 코어기판의 표면 및 IVH의 내주면에 PNL 도금 등으로 도금층을 형성하고, IVH의 내부공간을 충전한 후 표면을 연마하고, 코어기판의 표면에 애디티브 공법 또는 서브트랙티브 공법 등을 적용하여 내층회로를 형성한다.
다음으로, 코어기판의 표면에 절연재를 적층한 후 표면에 금속층을 형성하거나 RCC(Resin coated copper) 등과 같이 표면에 금속층이 형성되어 있는 절연재를 적층하고, 레이저 드릴링 등에 의해 금속층과 내층회로 간의 전기적 연결을 위해 BVH를 가공하고, 기계적 드릴링 등에 의해 인쇄회로기판의 단면 전체를 관통하는 PTH를 천공하고, 절연재의 표면에 내층회로와 마찬가지의 방법으로 외층회로를 형성하고 PTH의 내주면을 도금처리함으로써 PTH가 방열홀의 기능을 하도록 한다.
그러나, 이와 같은 종래기술은 공정이 복잡하고, 비용 및 시간이 많이 소요되는 도금공정이 요구되고, PTH를 통한 열방출 효과가 충분치 못하며, 도금층을 형성한 후 회로패턴을 형성할 경우 도금층에 의한 회로패턴의 두께 증가로 인해 미세회로 형성에 장애가 된다는 문제가 있다.
본 발명은 드릴링 공정 및 B2it 공법을 사용하는 인쇄회로기판의 방열 특성을 향상시키기 위하여, 동박층 또는 회로 패턴 상부에 그라핀(Graphene)을 주성분으로 하는 코팅층을 형성하고, 상기 코팅층 보호를 위한 구리 플레이트층을 형성하는 공정을 포함하는 방열 인쇄회로기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명의 일 실시예에 따른 방열 인쇄회로기판은 동박적층기판(CCL)과, 상기 동박적층기판의 동박 표면에 방열을 위해 형성되는 금속 페이스트 코팅층 및 상기 금속 페이스트 코팅층의 상부에 형성되는 구리 플레이트층을 포함하여 3층 방열 구조를 갖는 것을 특징으로 한다.
이때, 상기 금속 페이스트 코팅층은 은(Ag)+그라핀(Graphene) 페이스트, 은(Ag)+탄소나노튜브(CNT) 페이스트 및 은(Ag)+ 그라핀(Graphene)+탄소나노튜브(CNT) 페이스트 중 어느 하나로 이루어진 것을 특징으로 한다.
아울러, 본 발명의 일 실시예에 따른 방열 인쇄회로기판 제조 방법은 (a) 절연층에 동박이 적층된 동박적층기판(CCL)을 형성하는 단계와, (b) 상기 동박의 표면에 그라핀(Graphene)이 혼합된 은(Ag) 페이스트를 이용하여 방열 코팅층을 형성하는 단계와, (c) 상기 방열 코팅층 상부에 구리 플레이트층을 형성하는 단계와
(d) 드릴 및 연결 도금층을 형성하는 단계 및 (e) 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 (b) 단계는 (b-1) 상기 동박의 표면에 상기 그라핀이 혼합된 은(Ag) 페이스트를 도포하는 단계 및 (b-2) 상기 은(Ag) 페이스트를 경화시키는 단계를 포함하는 한다.
상기 (c) 단계 이후에 (c-1) 상기 구리 플레이트층, 상기 방열 코팅층 및 및 상기 동박적층기판(CCL)의 일부를 천공하여 관통홀을 형성하는 단계 및 (c-2) 상기 관통홀 내부에 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
아울러, 본 발명의 다른 실시예에 따른 방열 인쇄회로기판 제조 방법은 (a') 제 1 및 제 2 동박을 준비하는 단계와, (b') 상기 각 동박에 그라핀이 혼합된 은(Ag) 페이스트를 이용하여 방열 코팅층을 형성하는 단계와, (c') 상기 제 1 동박의 상기 방열 코팅층 상부에 범프를 형성하는 단계와, (d') 상기 범프를 경화시키는 단계와, (e') 상기 범프를 관통시키는 절연층을 형성하는 단계와, (f') 상기 절연층 상부에 그라핀이 코팅된 상기 제 2 동박을 적층하는 단계와, (g') 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 것을 특징으로 한다.
상기 (c') 단계의 상기 범프는 그라핀이 혼합된 은 (Ag) 페이스트를 이용하여 형성하는 것을 특징으로 한다.
아울러, 본 발명의 또 다른 실시예에 따른 방열 인쇄회로기판 제조 방법은 (a'') 제 1 동박적층판을 준비하는 단계와, (b'') 상기 제 1 동박적층판 상부에 그라핀(Graphene)이 혼합된 은(Ag) 페이스트를 이용하여 제 1 방열 코팅층을 형성하는 단계와, (c'') 상기 제 1 방열 코팅층 상부에 그라핀(Graphene)이 혼합된 은(Ag) 페이스트를 이용하여 범프를 형성하는 단계와, (d'') 상기 범프를 경화시키는 단계와, (e'') 상기 범프를 관통시키는 절연층을 형성하는 단계와, (f'') 상기 절연층 상부에 제 2 동박적층기판을 형성하는 단계와, (g'') 상기 제 2 동박적층기판 상부에 그라핀(Graphene)이 혼합된 은(Ag) 페이스트를 이용하여 제 2 방열 코팅층을 형성하는 단계와, (h'') 상기 제 2 방열 코팅층 상부에 구리 플레이트층을 형성하는 단계 및 (i'') 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 동박적층기판의 상부 및 하부에 그라핀(Graphene)을 주성분으로 하는 코팅층을 형성하고, 상기 코팅층 보호를 위한 구리 플레이트층을 형성하는 공정을 이용함으로써, 인쇄회로기판의 방열 특성을 향상시킬 수 있는 효과를 제공한다.
특히, 인쇄회로 기판 제조 공정을 진행하면서 발생할 수 있는 산처리 공정에 의해서 발생할 수 있는 코팅층의 손상을, 그라핀 코팅층 상부에 형성되는 구리 플레이트층에 의해 방지할 수 있도록 하고, 이로 인하여 인쇄회로기판의 방열 특성이 저하되는 것을 방지할 수 있는 효과를 제공한다.
또한, 탄소나나튜브(CNT)를 이용한 경우보다 더 저렴한 비용으로 방열 구조를 갖는 인쇄회로기판의 제조가 가능하며, 더 높은 방열 효율을 가질 수 있도록 하는 효과를 제공한다.
도 1은 본 발명의 일 실시예에 따른 방열 인쇄회로기판 제조 방법을 도시한 순서도이다.
도 2는 본 발명의 일 실시예에 따른 방열 인쇄회로기판의 기본 방열 구조를 도시한 단면도이다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 방열 인쇄회로기판의 제조 방법을 도시한 단면도들이다.
도 4는 본 발명의 일 실시예에 따른 방열 코팅층을 도시한 사시도이다.
도 5은 본 발명의 일 실시예에 따른 방열 코팅층을 나타낸 평면사진이다.
도 6은 본 발명의 다른 실시예에 따른 방열 인쇄회로기판 제조 방법을 도시한 순서도이다.
도 7은 본 발명의 또 다른 실시예에 따른 방열 인쇄회로기판 제조 방법을 도시한 순서도이다.
도 8a 내지 도 8e는 본 발명의 또 다른 실시예에 따른 방열 인쇄회로기판의 제조 방법을 도시한 단면도들이다.
이하에서는, 본 발명의 상술한 목적에 근거하여 방열 인쇄회로기판 및 이를 제조하는 방법에 대하여 상세히 설명하는 것으로 한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 상세하게 후술되어 있는 실시예들 및 도면을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
도 1은 본 발명의 일 실시예에 따른 방열 인쇄회로기판 제조 방법을 도시한 순서도이다.
도 1을 참조하면, 먼저 절연층에 동박이 적층된 동박적층기판(CCL)을 형성하는 단계(S100)를 수행한다. 이때, 동박적층기판은 양면 동박적층기판을 사용하며, 코어 절연층은 프리프레그(PPG)기판을 사용할 수 있다.
다음으로, 동박의 표면에 그라핀(Graphene)이 혼합된 은(Ag) 페이스트를 이용하여 방열 코팅층을 형성하는 단계(S110)를 수행한다. 이때, 방열 코팅층은 그라핀이 혼합된 은(Ag) 페이스트 도포 후 경화 공정에 의해서 이루어질 수 있다.
여기서, 그라핀은 탄소와 탄소가 연결된 2 차원 평면구조를 갖는 물질로 구리보다 약 100배 많은 전류를 흘릴 수 있고, 실리콘보다 100 배 빠른 전기 전도성을 가지며, 높은 투명도를 가지고, 탄소나노튜브(CNT) 보다 최대 약 1,000배, 다이아몬드보다 2배 이상 높은 열전도율을 갖는다.
또한, 휘거나 늘려도 특성이 유지되므로 초고속 반도체, 휘는 디스플레이, 고효율 태양전지 등에 적용되고 있다.
기존에는 상기 그라핀 보다는 탄소나노튜브(CNT)를 주로 사용하였다. 다만, 탄소나노튜브는 비용이 비싸고 열전도 효율이 높지 못해서 실효성이 떨어지는 실정이다.
또한, 탄소나노튜브는 그라핀보다 한 단계 더 가공된 형태이므로 비용이 증가될 수 밖에 없으며, 열전도방향이 세로 방향이기 때문에, 코팅층의 두께에 따라서 방열 효율이 결정되는 한계가 있었다.
따라서, 본 발명에서는 수평 열전도 특성을 갖는 그라핀을 사용함으로써, 값싸고 전도성이 좋은 방열 코팅층을 형성하게 되었다.
그 다음으로, 방열 코팅층을 경화시킨 후, 방열 코팅층 상부에 구리 플레이트층을 형성하는 단계(S120)를 수행한다. 이때, 구리 플레이트층은 산에 취약한 그라핀을 보호할 목적으로 형성하며, 구리 플레이트층에 의하여 그라핀을 함유하는 방열 코팅층의 방열 특성이 저하되는 것을 방지한다.
그 다음으로, 상기 구리 플레이트층, 상기 방열 코팅층의 일부 및 상기 동박의 일부를 식각하여 회로 패턴을 형성하는 (S140)단계를 수행할 수 있다.
이때, 상기 회로 패턴 형성 이전에 방열 코팅층 및 상기 동박적층기판(CCL)의 일부를 드릴 공정으로 천공하여 관통홀을 형성하는 단계 및 상기 관통홀 내부에 무전해 또는 전해 도금층을 형성하는 단계(S130)를 더 수행하여 다층 기판의 연결 통로를 확보할 수 있다.
여기서, 특히 본 발명은 동박적층기판, 방열 코팅층 및 구리 플레이트층의 3층 방열 구조를 갖는 것을 특징으로 하는데, 이에 대한 구체적인 사항을 살펴보면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 방열 인쇄회로기판의 기본 방열 구조를 도시한 단면도이다.
도 2를 참조하면, 동박적층기판(10), 방열 코팅층(30) 및 구리 플레이트층(40)을 3층 방열 구조를 볼 수 있다.
이는, 방열 코팅층(30)에 그라핀이 포함되고, 또한 방열 코팅층(30) 상부에 구리 플레이트층(40)이 형성되어 그라핀이 표면에 직접 노출되지 않는 구조이다. 그라핀은 산에 취약한 문제점이 있으나, 구리 플레이트층(40)에 의하여 그라핀을 함유하는 방열 코팅층(30)이 커버되면서, 인쇄회로기판 제조 공정 중 포함되는 산 처리 공정에 의해서 그라핀의 방열 특성 저하 등을 방지할 수 있다.
즉, 구리 플레이트층(40)은 그라핀을 함유하는 방열 코팅층(30)이 표면에 노출되지 않도록 하여, 인쇄회로기판 전체적으로 우수한 방열 특성을 유지할 수 있으며, 가격적인 면에서도 장점을 나타낼 수 있다.
이하에서는 그라핀 페이스트를 이용한 실시예를 중심으로 설명할 것이나 항상 이에 제한되는 것은 아니다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 방열 인쇄회로기판의 제조 방법을 도시한 단면도들이다.
도 3a를 참조하면, 먼저 절연층(20)에 동박(10, 15)이 적층된 동박적층기판(CCL)을 준비한다. 이때, 절연층(20)에 직접 동박(10, 15)을 적층하여 형성할 수 있으나, 일반적으로는 완제품을 구매해서 사용하는 것이 바람직하다.
다음으로 도 3b를 참조하면, 동박(10, 15)의 표면에 그라핀(Graphene)이 혼합된 은(Ag) 페이스트를 이용하여 방열 코팅층(30, 35)을 형성한다. 이때, 방열 코팅층은 은(Ag) 페이스트 도포 후 경화 공정에 의해서 이루어질 수 있다.
그 다음으로 도 3c를 참조하면, 방열 코팅층(30, 35)을 경화시킨 후, 방열 코팅층(30, 35) 상부에 구리 플레이트층(40, 45)을 형성한다. 이때, 구리 플레이트층(40, 45)은 산에 취약한 그라핀을 보호할 목적으로 형성하며, 구리 플레이트층에 의하여 그라핀을 함유하는 방열 코팅층의 방열 특성이 저하되는 것을 방지한다.
그 다음으로 도 3d를 참조하면, 구리 플레이트층(40, 45), 방열 코팅층(30, 35) 및 상기 동박적층기판(CCL)의 일부를 천공하여 관통홀(50)을 형성하고, 관통홀(50) 내부 및 구리 플레이트층(40, 45)의 상부에 무전해 또는 전해 도금층(60)을 형성하는 단계를 더 수행하여 다층 기판의 연결 통로를 확보할 수 있다.
그 다음으로 도 3e를 참조하면, 구리 플레이트층(40, 45), 방열 코팅층(30, 35)의 일부 및 동박(10, 15)의 일부를 식각하여 회로 패턴(70)을 형성한다.
그 다음에는, 회로 패턴(70) 상부에 포토솔더레지스트(PSR)를 형성한다.
여기서, 특히 본 발명은 동박적층기판, 방열 코팅층 및 구리 플레이트층의 3층 방열 구조를 갖는 것을 특징으로 하는데, 이에 대한 구체적인 사항을 살펴보면 다음과 같다.
또한, 구리 플레이트층 형성 후 인쇄회로 패턴이 더 형성될 수 있으며, 다층 기판 구조를 위한 B2it(Buried Bump Interconnection Technology) 범프 또는 관통홀이 더 포함될 수 있다. 이와 관련된 구체적인 사항은 하기 도6 및 도 7에서 상세히 설명하는 것으로 하고, 방열 코팅층에 대해 살펴보면 다음과 같다.
도 4는 본 발명의 일 실시예에 따른 방열 코팅층을 도시한 사시도이다.
도 4를 참조하면, 동박(210) 상부에 박막 형태의 방열 코팅층(230)이 형성된 것을 볼 수 있다.
본 발명에 따른 방열 코팅층(230)은 도시된 바와 같이 얇은 평면 구조를 가지면서도, 수평 방향으로 열을 전달할 수 있는 특성을 보임으로써, 방열 인쇄회로기판의 효율을 극대화시킬 수 있는 최적의 층간 구조를 제공한다.
다음으로, 도 5는 본 발명의 일 실시예에 따른 방열 코팅층을 나타낸 평면사진이다.
도 5를 참조하면, 여러장의 그라핀들이 서로 겹쳐진 형태로 박막을 형성한 것을 볼 수 있으며, 투명한 상태로 코팅되고 있음을 볼 수 있다.
본 발명에 따른 방열 인쇄회로기판은 이와 같은 구조에 의해서 전체적인 두께가 감소되고, 더 효율적인 인쇄회로기판이 될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 방열 인쇄회로기판 제조 방법을 도시한 순서도이다.
도 6을 참조하면, 제1동박 및 제 2동박을 준비하는 단계 (S200)와, 상기 각 동박 상부 그라핀(Graphene)이 혼합된 은(Ag) 페이스트를 이용하여 제 1 방열 코팅층을 형성하는 단계(S210)와, 상기 제 1 방열 코팅층 상부에 범프를 형성하고, 이를 경화시키는 단계(S220)와, 상기 범프를 관통시키는 절연층을 형성하는 단계(S230)와, 상기 절연층 상부에 그라핀이 코팅된 제2동박 적층하는 단계 (S240)와, 회로 패턴을 형성하는 단계(S250)를 포함한다.
도 7은 본 발명의 또 다른 실시예에 따른 방열 인쇄회로기판 제조 방법을 도시한 순서도이다.
도 7을 참조하면, 내층 회로 패턴을 포함하는 제 1 동박적층기판(CCL)을 형성하는 단계(S300)와, 상기 내층 회로 패턴 상부에 그라핀(Graphene)이 혼합된 은(Ag) 페이스트를 이용하여 제 1 방열 코팅층을 형성하는 단계(S310)와, 상기 제 1 방열 코팅층 상부에 그라핀(Graphene)이 혼합된 은(Ag) 페이스트 등으로 범프를 형성하고, 이를 상기 범프를 경화시키는 단계(S320)와, 상기 범프를 관통시키는 절연층을 형성하는 단계(S330)와, 상기 절연층 상부에 제 2 동박적층기판을 형성하는 단계(S340)와, 상기 제 2 동박적층기판 상부에 그라핀(Graphene)이 혼합된 은(Ag) 페이스트를 이용하여 제 2 방열 코팅층을 형성하는 단계(S350) 및 상기 제 2 방열 코팅층 상부에 구리 플레이트층을 형성하는 단계(S360)와, 회로 패턴을 형성하는 단계 (S370)을 포함한다.
다음으로, 상기 단계들에 대한 구체적 제조 공정을 살펴보면 다음과 같다.
도 8a 내지 도 8e는 본 발명의 또 다른 실시예에 따른 방열 인쇄회로기판의 제조 방법을 도시한 단면도들이다.
도 8a를 참조하면, 제 1 동박(400) 및 제 2 동박(440)을 준비한다. 이때, 설명의 편의를 위해서 (i) 및 (ii)로 분류하고 2개의 동박만을 설명하였으나 실제 공정에서 동박의 개수는 제한이 없이 사용이 가능하다.
도 8b를 참조하면, 제 1 동박(400) 및 제 2 동박(440)의 표면에 각각 그라핀(Graphene)이 혼합된 은(Ag) 페이스트를 이용하여 제 1 방열 코팅층(410) 및 제 2 방열코팅층(450)을 형성한다.
다음으로 도 8c를 참조하면, 제 1 동박(400)의 제 1 방열코팅층(410) 상부에 그라핀(Graphene)이 혼합된 은(Ag) 페이스트 등으로 범프(420)를 형성한다.
그 다음에는, 범프(420)를 경화시키고, 범프(420)를 관통시키는 절연층을 형성한다.
그 다음으로 도 8d를 참조하면, 절연층(430) 상부에 상기 도 8b의 과정에서 준비한 그라핀이 코팅된 제 2 동박(440)을 접합시킨다. 이때, 절연층(430)의 표면으로 노출되는 범프(430)와 제 2 방열코팅층(450)이 서로 접촉되도록 하는 것이 바람직하다.
그 다음으로 도 8e를 참조하면, 제 2 동박(440) 및 제 1 동박(400)을 식각하여 회로 패턴을 형성한다. 이때, 각 동박적층기판에 형성된 제 1 방열 코팅층(410) 및 제 2 방열코팅층(450)도 같이 식각하여 회로 패턴이 용이하게 형성되도록 할 수 있다.
또한, 그라핀을 사용함으로써 인쇄회로 기판의 방열 특성을 극대화 시킬 수 있다.
상술한 바와 같이, 본 발명은 그라핀(Graphene)을 주성분으로 하는 방열 코팅층을 형성하고, 상기 방열 코팅층 보호를 위한 구리 플레이트층을 형성하는 공정을 이용함으로써, 구리층+그라핀+구리플레이트층의 3층막 구조를 형성하고, 인쇄회로기판의 방열 특성을 향상시킬 수 있다.
따라서, 탄소나나튜브(CNT)를 이용한 경우보다 더 저렴한 비용으로 인쇄회로기판의 제조가 가능하며, 안정적인 특성을 확보할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 변형될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
특히, 상술한 본 발명의 설명은 포토솔더레지스트를 중심으로 설명하였으나 이는 일반 노광 및 현상 공정에 사용되는 포토레지스트에도 동일하게 적용될 수 있는 사항이므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
30, 35 : 방열 코팅층 40, 45 : 구리 플레이트층
20, 100 : 절연기판 10, 110 : 상부 동박
210 : 동박 230 : 방열 코팅층
400, 440 : 동박 410, 450 : 방열 코팅층
420 : 그라핀이 포함된 범프

Claims (8)

  1. 동박적층기판(CCL);
    상기 동박적층기판 상부에 형성되며, 그라핀(Graphene)을 함유하는 방열 코팅층; 및
    상기 방열 코팅층의 상부에 형성되는 구리 플레이트층;을 포함하여
    3층 방열 구조를 갖는 것을 특징으로 하는 방열 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 방열 코팅층은 그라핀 및 은(Ag)을 포함하는 것을 특징으로 하는 방열 인쇄회로기판.
  3. (a) 절연층에 동박이 적층된 동박적층기판(CCL)을 형성하는 단계;
    (b) 상기 동박의 표면에 그라핀이 혼합된 은(Ag) 페이스트를 이용하여 방열 코팅층을 형성하는 단계; 및
    (c) 상기 방열 코팅층 상부에 구리 플레이트층을 형성하는 단계;를 포함하는 것을 특징으로 하는 방열 인쇄회로기판 제조 방법.
  4. 제 3 항에 있어서,
    상기 (b) 단계는,
    (b-1) 상기 동박의 표면에 상기 그라핀이 혼합된 은(Ag) 페이스트를 도포하는 단계; 및
    (b-2) 상기 은(Ag) 페이스트를 경화시키는 단계;를 포함하는 것을 특징으로 하는 방열 인쇄회로기판 제조 방법.
  5. 제 3 항에 있어서,
    상기 (c) 단계 이후에,
    (c-1) 상기 구리 플레이트층, 상기 방열 코팅층 및 상기 동박적층기판(CCL)의 일부를 천공하여 관통홀을 형성하는 단계; 및
    (c-2) 상기 관통홀 내부에 도금층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 방열 인쇄회로기판 제조 방법.
  6. (a') 제 1 및 제 2 동박을 준비하는 단계;
    (b') 상기 각 동박에 그라핀이 혼합된 은(Ag) 페이스트를 이용하여 방열 코팅층을 형성하는 단계;
    (c') 상기 제 1 동박의 상기 방열 코팅층 상부에 범프를 형성하는 단계;
    (d') 상기 범프를 경화시키는 단계;
    (e') 상기 범프를 관통시키는 절연층을 형성하는 단계;
    (f') 상기 절연층 상부에 그라핀이 코팅된 상기 제 2 동박을 적층하는 단계;
    (g') 회로 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 방열 인쇄회로기판 제조 방법.
  7. 제 6 항에 있어서,
    상기 (c') 단계는 그라핀이 혼합된 은(Ag) 페이스트를 이용하여 상기 범프를 형성하는 것을 특징으로 하는 방열 인쇄회로기판 제조 방법.
  8. (a'') 제 1 동박적층기판을 형성하는 단계;
    (b'') 상기 제 1 동박적층기판 상부에 그라핀이 혼합된 은(Ag) 페이스트를 이용하여 제 1 방열 코팅층을 형성하는 단계;
    (c'') 상기 제 1 방열 코팅층 상부에 범프를 형성하는 단계;
    (d'') 상기 범프를 경화시키는 단계;
    (e'') 상기 범프를 관통시키는 절연층을 형성하는 단계;
    (f'') 상기 절연층 상부에 제 2 동박적층기판을 형성하는 단계;
    (g'') 상기 제 2 동박적층기판 상부에 그라핀이 혼합된 은(Ag) 페이스트를 이용하여 제 2 방열 코팅층을 형성하는 단계; 및
    (h'') 상기 제 2 방열 코팅층 상부에 구리 플레이트층을 형성하는 단계;
    (i'') 회로 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 방열 인쇄회로기판 제조 방법.
KR1020100058762A 2010-06-21 2010-06-21 방열 인쇄회로기판 및 이를 제조하는 방법 KR101049678B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100058762A KR101049678B1 (ko) 2010-06-21 2010-06-21 방열 인쇄회로기판 및 이를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100058762A KR101049678B1 (ko) 2010-06-21 2010-06-21 방열 인쇄회로기판 및 이를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR101049678B1 true KR101049678B1 (ko) 2011-07-14

Family

ID=44923678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100058762A KR101049678B1 (ko) 2010-06-21 2010-06-21 방열 인쇄회로기판 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101049678B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380774B1 (ko) 2012-11-13 2014-04-24 한밭대학교 산학협력단 고방열성 금속 방열기판을 사용한 메탈기판의 전도층 형성방법
KR101400305B1 (ko) * 2013-08-27 2014-05-27 주식회사 쎄미라이팅 그래핀을 이용한 인쇄회로기판
KR101464081B1 (ko) * 2013-06-13 2014-11-21 서울시립대학교 산학협력단 다이아몬드 복합 방열판 및 그 생산방법
CN108521717A (zh) * 2018-06-04 2018-09-11 南京大学 一种石墨烯改性的ptfe基pcb覆铜板及制备方法
CN109760398A (zh) * 2019-01-21 2019-05-17 久耀电子科技（江苏）有限公司 一种高频覆铜板含氟树脂半固化片组合方式
CN110996523A (zh) * 2019-12-23 2020-04-10 广东全宝科技股份有限公司 一种不锈钢基覆铜板的制造方法
CN111726933A (zh) * 2020-08-18 2020-09-29 辽宁欧立达电子有限公司 一种高散热性能的多层互联立体线路板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089538A2 (en) * 2001-05-02 2002-11-07 Graftech Inc. Finned heat sink assemblies
KR20070098450A (ko) * 2006-03-30 2007-10-05 제너럴 일렉트릭 캄파니 개선된 탈열기 및 열 방출기
US20090139752A1 (en) 2007-10-11 2009-06-04 Riken Electronic device and method for producing electronic device
US20100085713A1 (en) 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089538A2 (en) * 2001-05-02 2002-11-07 Graftech Inc. Finned heat sink assemblies
KR20070098450A (ko) * 2006-03-30 2007-10-05 제너럴 일렉트릭 캄파니 개선된 탈열기 및 열 방출기
US20090139752A1 (en) 2007-10-11 2009-06-04 Riken Electronic device and method for producing electronic device
US20100085713A1 (en) 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380774B1 (ko) 2012-11-13 2014-04-24 한밭대학교 산학협력단 고방열성 금속 방열기판을 사용한 메탈기판의 전도층 형성방법
KR101464081B1 (ko) * 2013-06-13 2014-11-21 서울시립대학교 산학협력단 다이아몬드 복합 방열판 및 그 생산방법
KR101400305B1 (ko) * 2013-08-27 2014-05-27 주식회사 쎄미라이팅 그래핀을 이용한 인쇄회로기판
CN108521717A (zh) * 2018-06-04 2018-09-11 南京大学 一种石墨烯改性的ptfe基pcb覆铜板及制备方法
CN109760398A (zh) * 2019-01-21 2019-05-17 久耀电子科技（江苏）有限公司 一种高频覆铜板含氟树脂半固化片组合方式
CN110996523A (zh) * 2019-12-23 2020-04-10 广东全宝科技股份有限公司 一种不锈钢基覆铜板的制造方法
CN111726933A (zh) * 2020-08-18 2020-09-29 辽宁欧立达电子有限公司 一种高散热性能的多层互联立体线路板及其制备方法

Similar Documents

Publication Publication Date Title
KR101049678B1 (ko) 방열 인쇄회로기판 및 이를 제조하는 방법
JP2015122545A (ja) 多層配線基板及びその製造方法
JP5580135B2 (ja) プリント配線板の製造方法及びプリント配線板
US20100294543A1 (en) Heat dissipating substrate and method of manufacturing the same
JP4693861B2 (ja) 放熱印刷回路基板及びその製造方法
TW201501599A (zh) 多層電路板及其製作方法
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
KR20110059407A (ko) 인쇄회로기판 및 그 제조방법
CN110167289B (zh) 一种多层电路板的制作方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JP2008311612A (ja) 多層プリント基板およびその製造方法
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP2013106034A (ja) プリント回路基板の製造方法
KR20090066781A (ko) 인쇄회로기판의 제조방법
KR102442389B1 (ko) 인쇄회로기판 및 그 제조방법
JP2017084914A (ja) 印刷配線板およびその製造方法
JP5593863B2 (ja) 積層回路基板および基板製造方法
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
TW201422070A (zh) 承載電路板、承載電路板的製作方法及封裝結構
JP5223973B1 (ja) プリント配線板及びプリント配線板の製造方法
JP4666830B2 (ja) 多層配線基板及びその製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
KR101089923B1 (ko) 인쇄회로기판의 제조방법
KR100917028B1 (ko) 아노다이징을 이용한 금속 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160623

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 9