CN101295656B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101295656B
CN101295656B CN2007100402495A CN200710040249A CN101295656B CN 101295656 B CN101295656 B CN 101295656B CN 2007100402495 A CN2007100402495 A CN 2007100402495A CN 200710040249 A CN200710040249 A CN 200710040249A CN 101295656 B CN101295656 B CN 101295656B
Authority
CN
China
Prior art keywords
layer
passivation layer
vapor deposition
interconnection
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100402495A
Other languages
English (en)
Other versions
CN101295656A (zh
Inventor
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100402495A priority Critical patent/CN101295656B/zh
Publication of CN101295656A publication Critical patent/CN101295656A/zh
Application granted granted Critical
Publication of CN101295656B publication Critical patent/CN101295656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件及其制造方法，包括：在顶层互连层表面形成第一钝化层；执行热退火步骤；图案化所述第一钝化层；在所述第一钝化层和互连层表面沉积金属铝；图案化所述金属铝形成焊盘和引线；在所述焊盘和引线表面形成第二钝化层。本发明能够有效避免引线键合时铝焊盘与铜互连线的剥离现象。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其制造方法。
背景技术
当今半导体器件制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体元件。在如此大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常采用多层互连结构，特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，其预先在层间介质层中形成沟槽(trench)和连接孔(via)，然后用导电材料例如铜(Cu)填充所述沟槽和连接孔。参见图1，为简便起见，图1所示的半导体器件的结构示意图中仅示出了顶层互连层，其与衬底的器件之间还具有若干层互连层。在介质层12中，利用双镶嵌工艺在其中刻蚀通孔和沟槽，并填充金属形成双镶嵌互连线13。介质层10中的导线11通过双镶嵌互连线13连接至顶层焊盘层。
在先进的CMOS技术中，双镶嵌互连线13通常使用金属铜。器件中的所有铜互连线都连接到表层的铝布线层。铝布线层包括互连层的表面沉积的钝化层和焊盘以及引线，如申请号为200610078791.5的中国专利申请中所披露的。铝布线层的形成首先在平坦化的顶层互连层的表面沉积一层钝化层16，然后刻蚀钝化层16并沉积金属铝，形成包括铝焊盘17和铝引线18的布线层。在接下来的工艺步骤中，为了修复前段刻蚀工艺，例如反应离子刻蚀(RIE)对硅和各介质层造成的刻蚀损伤，通常要对衬底进行热退火，温度约为400℃左右，时间大约30分钟。但是，热退火之后，在利用铝焊盘进行引线键合过程中，经常出现焊盘17与铜互连线双镶嵌互连线13剥离的现象，如图2所示。这种情况会严重影响引线键合的质量。
发明内容
提供了一种半导体器件及其制造方法，能够有效避免引线键合时铝焊盘与铜互连线的剥离现象。
为达到上述目的，一方面提供了一种半导体器件的制造方法，包括：
在顶层互连层表面形成第一钝化层；
执行热退火步骤；
图案化所述第一钝化层；
在所述第一钝化层和互连层表面沉积金属铝；
图案化所述金属铝形成焊盘和引线；
在所述焊盘和引线表面形成第二钝化层。
优选地，所述热退火步骤在氢气和氮气的气氛中进行。所述热退火的温度为300℃～500℃。所述热退火的时间为10～90分钟。
所述第一钝化层为叠层结构，采用等离子增强化学气相淀积工艺形成。
所述叠层结构包括氧化硅、氮化硅和/或氮氧化硅。
所述金属铝的厚度为
Figure G200710040249501D00021
采用物理气相淀积工艺形成。
所述方法还包括在顶层互连层表面形成覆盖层的步骤。
所述覆盖层为含碳氧化硅或氮化硅，采用等离子增强化学气相淀积工艺形成。
所述方法还包括在所述第一钝化层和互连层表面沉积黏附层的步骤。
所述黏附层为钽和/或氮化钽，采用物理气相淀积工艺形成。
所述黏附层的厚度为
Figure G200710040249501D00022
所述第二钝化层为氮化硅或氮氧化硅。
另一方面提供了一种半导体器件，所述半导体器件具有导线层和互连层，所述半导体器件包括在顶层互连层表面形成的第一钝化层；在所述第一钝化层中形成的铝焊盘和引线；在所述焊盘和引线表面形成第二钝化层。
优选地，所述第一钝化层为叠层结构。所述叠层结构包括氧化硅、氮化硅和/或氮氧化硅。在所述顶层互连层表面还包括覆盖层。所述覆盖层为含碳氧化硅或氮化硅。
在所述第一钝化层和互连层表面还具有黏附层。
所述黏附层为钽和/或氮化钽。
所述黏附层的厚度为
Figure G200710040249501D00031
所述第二钝化层为氮化硅或氮氧化硅。
与现有技术相比，上述技术方案本发明具有以下优点：
现有技术中焊盘与铜互连线的剥离现象在很大程度上是由于在退火时，由于金属铜和铝的热膨胀系数不同，升降温过程使铜和铝之间的附着力下降造成的。本发明的半导体器件及其制造方法将退火步骤调整到沉积钝化层之后、形成铝焊盘层之前进行，从而避免了金属铜和铝之间发生热膨胀反应的机会。此外，本发明上述技术方案采用叠层钝化层，使钝化层整体表现为无热应力和机械应力，大大降低了钝化层对铝布线层造成的力学影响。而且本发明的方法在铝布线层表面还形成一覆盖钝化层，进一步提高了铝焊盘和引线的抗拉强度，有利于封装时引线键合工艺的顺利进行。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1为半导体器件互连结构的简化剖面示意图；
图2为现有技术中半导体器件的焊盘与互连线发生剥离现象的剖面示意图；
图3为本发明半导体器件制造方法的流程图；
图4至图10为根据本发明实施例的工艺剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
图3为本发明半导体器件制造方法的流程图，如图3所示，本发明的半导体器件的制造方法首先在顶层互连层表面形成第一钝化层(S101)；随后执行热退火步骤(S102)；图案化所述第一钝化层(S103)；然后在所述第一钝化层和互连层表面沉积金属铝(S104)；图案化所述金属铝形成焊盘和引线(S105)后；在所述焊盘和引线表面形成第二钝化层(S106)。其中，热退火步骤在氢气和氮气的气氛中进行，热退火的温度为300℃～500℃，时间为10～90分钟。所述第一钝化层为叠层结构，采用等离子增强化学气相淀积工艺形成，所述叠层结构包括氧化硅、氮化硅和/或氮氧化硅。述金属铝的厚度为
Figure G200710040249501D00041
采用物理气相淀积工艺形成。所述第二钝化层为氮化硅或氮氧化硅。
优选地，上述方法还包括在顶层互连层表面形成覆盖层的步骤，所述覆盖层为含碳氧化硅或氮化硅，采用等离子增强化学气相淀积工艺形成。所述方法还包括在所述第一钝化层和互连层表面沉积黏附层的步骤。所述黏附层为钽和/或氮化钽，采用物理气相淀积工艺形成，厚度为
Figure G200710040249501D00042
图4至图10为根据本发明实施例的工艺剖面示意图。所述示意图只是实例，其在此不应限制本发明保护的范围。首先如图4所示，为简便起见，图4中仅示出了顶层互连结构，包括介质层10和其中的金属导线11，介质层12和双镶嵌铜互连线13，在互连层表面还形成有保护层15，用于保护介质层12不受化学机械研磨(CMP)等工艺的破坏。
在互连层的表面利用等离子增强化学气相淀积(PECVD)工艺，沉积介质层20。介质层20的材料为氧化硅(SiO2)，厚度为
Figure G200710040249501D00051
同样利用PECVD工艺在所述介质层20表面沉积介质层21，其材料为氮化硅(SiN)或氮氧化硅(SiON)，也可以是二者的组合，厚度为
Figure G200710040249501D00052
在本发明的优选实施例中，利用PECVD工艺在所述互连层的表面还沉积一覆盖层19，其材料为含碳的氧化硅(SiOC)，厚度为
Figure G200710040249501D00053
上述介质层20和21组成叠层钝化层。叠层钝化层比单层钝化层具有更好的热力学和机械特性。介质层20和21的材料和厚度能够保证每层的热膨胀系数和应力方向相互匹配。在封装过程中，叠层钝化层能够吸收和抵消引线键合时作用在铝引线和焊盘上的机械应力和热应力，确保封装时产生的各种应力不会对铝引线和焊盘造成的机械损伤和剥离。
随后在氢气和氮气的气氛中执行热退火步骤，热退火的温度为300℃～500℃，时间为10～90分钟。
接下来如图5所示，在所述叠层钝化层表面涂布光致抗蚀剂层，并利用曝光、显影等光刻工艺形成光致抗蚀剂图形22。然后如图6所示，以光致抗蚀剂图形为掩膜，采用等离子刻蚀工艺或反应离子刻蚀(RIE)工艺刻蚀所述叠层钝化层，形成图案化的叠层钝化层，以暴露出顶层互连层中的铜互连线13。在刻蚀过程中，刻蚀气体采用含氟(F)气体、氮气N2、氦气He和氧气O2的混合气体。刻蚀气体的流量为40-80sccm，等离子源输出功率200-2000W，衬底温度控制在20℃和80℃之间，腔体压力为5-50mTorr。然后采用灰化(ashing)或湿法清洗工艺去除光致抗蚀剂图形。
在接下来的工艺步骤中，如图7所示，为了防止互连线中铜向铝引线和焊盘中扩散，并提高铜和金属铝的黏附性，优选地，在图案化后的叠层钝化层表面，利用物理气相淀积(PVD)或溅射(sputtering)工艺沉积金属层23，其材料为钽(Ta)或氮化钽(TaN)，也可以是二者的混合物，其厚度为
Figure G200710040249501D00061
然后，如图8所示，利用PVD工艺在所述金属层23表面沉积金属铝24。铝层24覆盖上述叠层钝化层表面的厚度为
Figure G200710040249501D00062
随后，在铝层24表面涂布光刻胶，并利用曝光、显影等光刻工艺形成光刻胶图形，以光刻胶图形为掩膜，采用等离子刻蚀工艺或反应离子刻蚀(RIE)工艺刻蚀铝层24，形成分别与互连层中的铜互连线13和14相连接的铝焊盘25和引线24，如图9所示。在刻蚀过程中，刻蚀气体采用含氯(Cl)气体、溴(Br)、氦气He的混合气体。刻蚀气体的流量为60-100sccm，等离子源输出功率2000-5000W。然后采用灰化(ashing)或湿法清洗工艺去除光致抗蚀剂图形。
接下来在铝引线24和焊盘25表面，利用等离子增强化学气相淀积(PECVD)工艺，沉积介质层，其材料为氮化硅(SiN)或氮氧化硅(SiON)，厚度为
Figure G200710040249501D00063
然后在其表面涂布光刻胶，并利用曝光、显影等光刻工艺形成光刻胶图形，以光刻胶图形为掩膜刻蚀所述介质层，在铝焊盘25和引线24上形成另一钝化层26，如图10所示。该钝化层26能够对铝引线和焊盘层起到进一步的抗拉保护作用。
根据本发明实施例的半导体器件如图10所示，半导体器件包括导线层和互连层，在顶层互连层表面形成的第一钝化层(20、21)；在所述第一钝化层中形成的铝焊盘25和引线24；在所述焊盘25和引线24表面形成第二钝化层26。其中导线层包括介质层10、导线11，互连层包括介质层12和互连线13，以及保护层15。所述第一钝化层为叠层结构，包括氧化硅层20和氮化硅和/或氮氧化硅层21。作为优选，在所述顶层互连层表面还包括覆盖层19，材料为含碳氧化硅或氮化硅。作为优选，在所述第一钝化层和互连层表面还具有黏附层23，其材料为钽和/或氮化钽，厚度为
Figure G200710040249501D00071
所述第二钝化层26为氮化硅或氮氧化硅。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (13)

1.一种半导体器件的制造方法，包括：
在顶层互连层表面形成第一钝化层；
执行热退火步骤；
图案化所述第一钝化层；
在所述第一钝化层和互连层表面沉积金属铝；
图案化所述金属铝形成焊盘和引线；
在所述焊盘和引线表面形成第二钝化层。
2.如权利要求1所述的方法，其特征在于：所述热退火步骤在氢气和氮气的气氛中进行。
3.如权利要求2所述的方法，其特征在于：所述热退火的温度为300℃～500℃。
4.如权利要求3所述的方法，其特征在于：所述热退火的时间为10～90分钟。
5.如权利要求1所述的方法，其特征在于：所述第一钝化层为叠层结构，采用等离子增强化学气相淀积工艺形成。
6.如权利要求5所述的方法，其特征在于：所述叠层结构包括氧化硅、氮化硅和/或氮氧化硅。
7.如权利要求1所述的方法，其特征在于：所述金属铝的厚度为6000
Figure FSB00000030493000011
～2μm，采用物理气相淀积工艺形成。
8.如权利要求1所述的方法，其特征在于：所述方法还包括在顶层互连层表面形成覆盖层的步骤。
9.如权利要求8所述的方法，其特征在于：所述覆盖层为含碳氧化硅或氮化硅，采用等离子增强化学气相淀积工艺形成。
10.如权利要求1所述的方法，其特征在于：所述方法还包括在所述第一钝化层和互连层表面沉积黏附层的步骤。
11.如权利要求10所述的方法，其特征在于：所述黏附层为钽和/或氮化钽，采用物理气相淀积工艺形成。
12.如权利要求11所述的方法，其特征在于：所述黏附层的厚度为300
Figure FSB00000030493000021
～1000
Figure FSB00000030493000022
13.如权利要求1所述的方法，其特征在于：所述第二钝化层为氮化硅或氮氧化硅。
CN2007100402495A 2007-04-24 2007-04-24 半导体器件及其制造方法 Active CN101295656B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100402495A CN101295656B (zh) 2007-04-24 2007-04-24 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100402495A CN101295656B (zh) 2007-04-24 2007-04-24 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101295656A CN101295656A (zh) 2008-10-29
CN101295656B true CN101295656B (zh) 2010-09-29

Family

ID=40065824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100402495A Active CN101295656B (zh) 2007-04-24 2007-04-24 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN101295656B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882587B (zh) * 2009-05-04 2012-03-28 中芯国际集成电路制造(北京)有限公司 实现打线封装的结构及其制作方法
CN102157404A (zh) * 2010-02-11 2011-08-17 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN103531459B (zh) * 2012-07-03 2017-07-11 中国科学院微电子研究所 半导体器件制造方法
CN114203658A (zh) * 2020-09-17 2022-03-18 长鑫存储技术有限公司 焊盘结构、半导体结构、半导体封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239494B1 (en) * 1999-04-21 2001-05-29 Advanced Micro Devices, Inc. Wire bonding CU interconnects
CN1725457A (zh) * 2004-07-22 2006-01-25 中芯国际集成电路制造(上海)有限公司 除去半导体器件的焊盘区中的晶格缺陷的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239494B1 (en) * 1999-04-21 2001-05-29 Advanced Micro Devices, Inc. Wire bonding CU interconnects
CN1725457A (zh) * 2004-07-22 2006-01-25 中芯国际集成电路制造(上海)有限公司 除去半导体器件的焊盘区中的晶格缺陷的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 2003/0003703A1 ,说明书第0018-0023段、图1Ａ-1Ｏ.

Also Published As

Publication number Publication date
CN101295656A (zh) 2008-10-29

Similar Documents

Publication Publication Date Title
CN100461352C (zh) 互连结构及其形成方法
TW423140B (en) High-performance dual-damascene interconnect structures
JP2007019188A5 (zh)
CN100576499C (zh) 双镶嵌结构的形成方法
US8110342B2 (en) Method for forming an opening
CN101355047B (zh) 在低介电常数介质层中形成通孔的方法
CN101192533A (zh) 蚀刻阻挡层及其形成方法
CN101364565A (zh) 半导体器件的制造方法
CN101295656B (zh) 半导体器件及其制造方法
CN101330040B (zh) 半导体器件互连层顶层布线层及其形成方法
US7466027B2 (en) Interconnect structures with surfaces roughness improving liner and methods for fabricating the same
US20010045662A1 (en) Semiconductor device and method for manufacturing the same
JP3657576B2 (ja) 半導体装置の製造方法
US20050098892A1 (en) Structure and process of metal interconnects
US6803327B1 (en) Cost effective polymide process to solve passivation extrusion or damage and SOG delminates
TWI269352B (en) Method for fabricating semiconductor device
JP4747755B2 (ja) 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置
TWI543325B (zh) 金屬內連線結構以及製作金屬內連線結構的方法
KR20030074870A (ko) 반도체 소자의 금속 배선 형성 방법
KR100718451B1 (ko) 반도체 장치의 금속 배선 및 그 제조 방법
JP2010040772A (ja) 半導体装置の製造方法
KR100503381B1 (ko) 반도체 소자의 금속 배선과 그 형성 방법
JP2002184858A (ja) 半導体素子の製造方法
TW533546B (en) Damascene structure to improve metal diffusion barrier layer peeling-off problem and the manufacturing method thereof
KR100341848B1 (ko) 반도체소자의보호막형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant