CN102157404A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102157404A
CN102157404A CN2010101102080A CN201010110208A CN102157404A CN 102157404 A CN102157404 A CN 102157404A CN 2010101102080 A CN2010101102080 A CN 2010101102080A CN 201010110208 A CN201010110208 A CN 201010110208A CN 102157404 A CN102157404 A CN 102157404A
Authority
CN
China
Prior art keywords
passivation layer
layer
semiconductor device
opening
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101102080A
Other languages
English (en)
Inventor
刘达
王辛
沈旭昭
潘见
蔡颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010101102080A priority Critical patent/CN102157404A/zh
Publication of CN102157404A publication Critical patent/CN102157404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件的制造方法，该方法包括：提供具有金属互连线的半导体衬底；在所述半导体衬底上形成第一钝化层，并刻蚀所述第一钝化层形成第一开口，所述第一开口暴露出所述金属互连线；在所述第一钝化层上以及第一开口内形成金属层，并刻蚀所述金属层形成与所述金属互连线电连接的焊盘；执行合金工艺；在所述第一钝化层以及焊盘上形成第二钝化层，并刻蚀所述第二钝化层形成第二开口，所述第二开口暴露出所述焊盘，本发明可防止出现钝化层弯曲的现象，有利于封装工艺的顺利进行。

Description

半导体器件的制造方法
技术领域
本发明涉及集成电路制造领域，特别是涉及一种半导体器件的制造方法。
背景技术
随着半导体器件制造技术的飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体器件，在如此大规模集成电路中，通常采用多层互连结构，特别是利用双镶嵌工艺形成的多层互连结构，其预先在层间介质层中形成沟槽，然后用导电材料例如铜填充所述沟槽。
而对于与金属互连线电相连的焊盘结构(pad)而言，因其与多层金属互连线结构相比具有相对较大的尺寸，在兼顾器件性能与制作成本的情况下，仍广泛应用金属铝来制造所述焊盘结构。具体请参考图1A～1D，其为现有的半导体器件的制造方法的各步骤相应结构的剖面示意图。
请参考图1A，首先，提供半导体衬底100，所述半导体衬底100内已经形成有半导体器件结构以及其互连线路，为简便，仅仅表示出位于半导体衬底100的主动表面上、用于与外部电路互连的一层金属互连线(top metal)110，所述金属互连线的材料例如为金属铜。与传统的铝工艺相比，铜工艺的优点在于其电阻率较低，导电性能更好，由其制成的金属互连线可以在保持同等甚至更强电流承载能力的情况下做得更小、更密集。
请参考图1B，在半导体衬底100上形成第一钝化层120，所述第一钝化层120是由氮化硅层121、氧化硅层122以及氮氧化硅层123所组成的叠层结构，所述第一钝化层120可通过化学气相沉积的方式形成。
在实际生产中发现，由于在沉积第一钝化层120的过程中，会有升温和降温的过程，温度效应将致使第一钝化层120的各个膜层之间产生应力，且第一钝化层120与其它膜层之间也会由于热膨胀系数不同而产生应力，从而导致第一钝化层120出现一定程度的弯曲。
请参考图1C，刻蚀所述第一钝化层120形成第一开口120A，所述第一开口120A暴露出金属互连线110。
请参考图1D，在第一钝化层120上以及第一开口120A内形成金属层130，所述金属层130的材料例如为金属铝。
请参考图1E，刻蚀金属层130，形成与金属互连线110电连接的焊盘131。
请参考图1F，在第一钝化层120以及焊盘131上形成第二钝化层140，所述第二钝化层140是由氮化硅层141和氮氧化硅层142所组成的叠层结构，由于所述第一钝化层120已经出现了弯曲现象，导致随后形成的第二钝化层140也是不平整的。
请参考图1G，刻蚀第二钝化层140形成第二开口140A，第二开口140A暴露出所述焊盘131。
最后，执行合金(Alloy)工艺，所述合金工艺的温度通常为400～500摄氏度，时间大约为30分钟。所述合金工艺的目的是将半导体衬底100置于高温环境下，并通入氢气和氮气的混合气体，使氢离子与半导体衬底100内的半导体器件的游离态的悬空健结合，形成稳定的形态，同时释放各个膜层之间的应力。
但是，在实际生产中发现，由于第一钝化层120内存在应力，而导致第一钝化层120已经出现弯曲现象，并且在进行合金工艺时，第二钝化层140已经覆盖了第一钝化层120，使得所述合金工艺无法有效释放掉第一钝化层120内的压力，这将导致第一钝化层120和第二钝化层140对焊盘131造成力学影响，并且所述第一钝化层120和第二钝化层140均出现弯曲现象，将使得封装工艺无法顺利进行。
发明内容
本发明解决的问题是提供一种半导体器件的制造方法，以有效释放掉第一钝化层内的应力，防止出现钝化层弯曲的现象，确保封装工艺顺利进行。
为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括以下步骤：提供具有金属互连线的半导体衬底；在所述半导体衬底上形成第一钝化层，并刻蚀所述第一钝化层形成第一开口，所述第一开口暴露出所述金属互连线；在所述第一钝化层上以及第一开口内形成金属层，并刻蚀所述金属层形成与所述金属互连线电连接的焊盘；执行合金工艺；在所述第一钝化层以及焊盘上形成第二钝化层，并刻蚀所述第二钝化层形成第二开口，所述第二开口暴露出所述焊盘。
可选的，所述合金工艺的温度为400～500摄氏度，所述合金工艺在氢气和氮气的气氛中进行，所述合金工艺的时间为10～90分钟。
可选的，所述第一钝化层包括依次形成的氮化硅层、氧化硅层以及氮氧化硅层，所述第二钝化层包括依次形成的氮化硅层以及氮氧化硅层。
可选的，在所述第一钝化层上以及第一开口内形成金属层之前，还包括：在所述第一钝化层上以及第一开口内形成阻挡层。
可选的，所述阻挡层的材质为钽或氮化钽。
由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：
本发明将合金工艺调整到形成焊盘之后、形成第二钝化层之前进行，确保第一钝化层内的应力经合金工艺后被有效释放掉，进而确保后续形成的第二钝化层也较为平整，使得钝化层整体表现为无热应力和机械应力，降低了第一钝化层和第二钝化层对焊盘造成的力学影响，防止出现第一钝化层和第二钝化层弯曲的现象，有利于封装工艺的顺利进行。
附图说明
图1A～1G为现有半导体器件的制造方法的各步骤相应结构的剖面示意图；
图2为本发明实施例提供的半导体器件的制造方法的流程图；
图3A～3H为本发明实施例提供的半导体器件的制造方法的各步骤相应结构的剖面示意图。
具体实施方式
请参考图2，其为本发明实施例提供的半导体器件的制造方法的流程图，结合该图，该方法包括以下步骤：
步骤S200，提供具有金属互连线的半导体衬底；
步骤S210，在所述半导体衬底上形成第一钝化层，并刻蚀第一钝化层形成第一开口，所述第一开口暴露出所述金属互连线；
步骤S220，在所述第一钝化层上以及第一开口内形成金属层，并刻蚀所述金属层形成与所述金属互连线电连接的焊盘；
步骤S230，执行合金工艺；
步骤S240，在所述第一钝化层以及焊盘上形成第二钝化层，并刻蚀第二钝化层形成第二开口，所述第二开口暴露出所述焊盘。
本发明将合金工艺调整到形成焊盘之后、形成第二钝化层之前进行，确保第一钝化层内的应力经合金工艺后被释放掉，进而确保后续形成的第二钝化层也较为平整，使得钝化层整体表现为热应力和机械应力，降低了第一钝化层和第二钝化层对焊盘造成的力学影响，有利于封装工艺的顺利进行。
下面将结合剖面示意图对本发明的进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图3A，首先，提供半导体衬底300，所述半导体衬底300内已经形成有半导体器件结构以及其互连线路，为了附图的简单，省略附图中的半导体器件以及大部分的互连线路，仅仅表示出位于半导体衬底300的主动表面上、用于与外部电路互连的一层金属互连线(top metal)310，所述金属互连线的材料例如为金属铜。
请参考图3B，接着，在半导体衬底300上形成第一钝化层320，所述第一钝化层320是由氮化硅层321、氧化硅层322以及氮氧化硅层323所组成的叠层结构，所述氮化硅层321的厚度可以为500～
Figure GSA00000033381200051
氧化硅层322的厚度可以为2000～氮氧化硅层323的厚度可以为2000～
Figure GSA00000033381200053
所述第一钝化层320可通过化学气相沉积的方式形成。
其中，所述氮化硅层321用作刻蚀停止层，并用于防止铜扩散渗透；所述氮氧化硅层323较为致密，其可防止器件的结构免于机械方式的损害，例如刮伤，以及化学方式的损害，例如水气或其它污染源的侵入；所述氧化硅层322材质较软，可作为氮化硅层321与氮氧化硅层323的缓冲层。
发明人研究认为，由于在形成第一钝化层320的过程中，会有升温和降温的过程，温度效应将致使第一钝化层320的各个膜层之间产生应力，且第一钝化层320与其它膜层之间也会由于热膨胀系数不同而产生应力，从而导致第一钝化层320出现一定程度的弯曲。
请参考图3C，在第一钝化层320上形成光刻胶层，并通过曝光和显影的方法形成光刻胶图案，以所述光刻胶图案为掩膜，刻蚀所述第一钝化层320，以在与金属互连线310对应的位置形成第一开口320A，所述第一开口320A暴露出金属互连线310。
请参考图3D，在第一钝化层320上以及第一开口320A内形成金属层330，所述金属层330的材料例如为金属铝，其厚度可以为5000～
Figure GSA00000033381200054
所述金属层330可通过物理气相沉积的方式形成。
请参考图3E，在金属层330上形成光刻胶层，并通过曝光，显影的方法形成光刻胶图案，以所述光刻胶图案为掩膜，刻蚀所述金属层330，以形成与金属互连线310电连接的焊盘331。
本发明的关键步骤是，在形成焊盘331之后、形成第二钝化层之前执行合金工艺，所述合金工艺是将半导体衬底300置于高温环境下，并通入氢气和氮气的混合气体，使氢离子与半导体衬底300内半导体器件的游离态的悬空健结合，形成稳定的形态，同时释放第一钝化层320的各个膜层之间的应力，以及第一钝化层320与其它膜层之间的应力。如图3F所示，所述合金工艺后，第一钝化层320将变得较为平整，大大降低了第一钝化层320对焊盘331的力学影响，并确保在封装过程中产生的各种应力不会对焊盘331造成机械损伤和剥离。
优选的，所述合金工艺的温度为400～500摄氏度，所述合金工艺的时间为10～90分钟。当然，本发明并不对具体的合金温度和合金时间进行限定，因为所述合金工艺的具体工艺条件会根据器件结构不同而不同，本领域技术人员通过试验即可获得经验数值。
请参考图3G，在第一钝化层320以及焊盘331上形成第二钝化层340，所述第二钝化层340包括依次形成的氮化硅层341以及氮氧化硅层342，所述氮化硅层341的厚度可以为2000～
Figure GSA00000033381200061
所述氮氧化硅层342的厚度可以为2000～
Figure GSA00000033381200062
所述第二钝化层可通过化学气相沉积或物理气相沉积的方式形成。
由于在形成第二钝化层340之前，已经进行了合金工艺，所述合金工艺已经释放第一钝化层320的各个膜层之间以及第一钝化层320与其它膜层之间的应力，使得第一钝化层320变得较为平整，因此第二钝化层340也会相应的非常平整，所述第二钝化层能够进一步的对焊盘331起到抗拉保护作用，从而使得钝化层整体表现为无热应力和机械应力，有利于封装工艺的顺利进行。
请参考图3H，最后，在第二钝化层340上形成光刻胶层，并通过曝光，显影的方法形成光刻胶图案，以所述光刻胶图案为掩膜，刻蚀第二钝化层340形成第二开口340A，所述第二开口340A暴露出所述焊盘。
需要说明的是，在本发明的其它实施例中，为了防止金属互连线310中的铜向焊盘331中扩散，并提高金属铜和铝的粘附性，在刻蚀第一钝化层320之后、形成金属层之前，还可在第一钝化层320上以及第一开口320A内形成阻挡层(未图示)，所述阻挡层的材质为钽或氮化钽，也可以为二者的混合物，所述阻挡层的厚度可以为200～
Figure GSA00000033381200063
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种半导体器件的制造方法，包括：
提供具有金属互连线的半导体衬底；
在所述半导体衬底上形成第一钝化层，并刻蚀所述第一钝化层形成第一开口，所述第一开口暴露出所述金属互连线；
在所述第一钝化层上以及第一开口内形成金属层，并刻蚀所述金属层形成与所述金属互连线电连接的焊盘；
执行合金工艺；
在所述第一钝化层以及焊盘上形成第二钝化层，并刻蚀所述第二钝化层形成第二开口，所述第二开口暴露出所述焊盘。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述合金工艺的温度为400～500摄氏度。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述合金工艺在氢气和氮气的气氛中进行。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述合金工艺的时间为10～90分钟。
5.如权利要求1或4所述的半导体器件的制造方法，其特征在于，所述第一钝化层包括依次形成的氮化硅层、氧化硅层以及氮氧化硅层。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述第二钝化层包括依次形成的氮化硅层以及氮氧化硅层。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述第一钝化层上以及第一开口内形成金属层之前，还包括：在所述第一钝化层上以及第一开口内形成阻挡层。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述阻挡层的材质为钽或氮化钽。
CN2010101102080A 2010-02-11 2010-02-11 半导体器件的制造方法 Pending CN102157404A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101102080A CN102157404A (zh) 2010-02-11 2010-02-11 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101102080A CN102157404A (zh) 2010-02-11 2010-02-11 半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN102157404A true CN102157404A (zh) 2011-08-17

Family

ID=44438804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101102080A Pending CN102157404A (zh) 2010-02-11 2010-02-11 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN102157404A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579192A (zh) * 2012-07-26 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种新型的通孔链测试结构及其测试方法
CN103681316A (zh) * 2012-09-14 2014-03-26 北大方正集团有限公司 一种深沟槽肖特基二极管及其工艺制作方法
CN109285822A (zh) * 2017-07-21 2019-01-29 中芯国际集成电路制造(北京)有限公司 一种焊盘、半导体器件及其制作方法、电子装置
CN112542435A (zh) * 2020-12-04 2021-03-23 上海擎茂微电子科技有限公司 一种防止表面金属层脱焊的半导体装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070182007A1 (en) * 2006-02-06 2007-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Solder bump on a semiconductor substrate
CN101295656A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101645409A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(北京)有限公司 焊盘形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070182007A1 (en) * 2006-02-06 2007-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Solder bump on a semiconductor substrate
CN101295656A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101645409A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(北京)有限公司 焊盘形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579192A (zh) * 2012-07-26 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种新型的通孔链测试结构及其测试方法
CN103681316A (zh) * 2012-09-14 2014-03-26 北大方正集团有限公司 一种深沟槽肖特基二极管及其工艺制作方法
CN109285822A (zh) * 2017-07-21 2019-01-29 中芯国际集成电路制造(北京)有限公司 一种焊盘、半导体器件及其制作方法、电子装置
CN109285822B (zh) * 2017-07-21 2021-02-26 中芯国际集成电路制造(北京)有限公司 一种焊盘、半导体器件及其制作方法、电子装置
CN112542435A (zh) * 2020-12-04 2021-03-23 上海擎茂微电子科技有限公司 一种防止表面金属层脱焊的半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
TWI550812B (zh) 用於積體電路的結構與積體電路的製作方法
US11177130B2 (en) Patterning material film stack with metal-containing top coat for enhanced sensitivity in extreme ultraviolet (EUV) lithography
US7449785B2 (en) Solder bump on a semiconductor substrate
CN105590900A (zh) 半导体装置及其制造方法
US8445184B2 (en) Pattern formation method
US10714386B2 (en) Integrated circuit interconnect structure having metal oxide adhesive layer
CN102157404A (zh) 半导体器件的制造方法
CN101197315B (zh) 半导体器件的金属线路图案及其制造方法
CN102800628A (zh) 防止图形倒塌的双大马士革结构制备方法
CN102237296A (zh) 通孔刻蚀方法
US20190362977A1 (en) Semiconductor structures having low resistance paths throughout a wafer
CN103646883B (zh) 一种铝衬垫制备方法
US20200006263A1 (en) Device containing and method of providing carbon covered copper layer
TWI713093B (zh) 具有鈍化層之半導體裝置及其製造方法
CN100576501C (zh) 金属连接器件的形成方法
CN102820260A (zh) 提高通孔图形性能表现的方法
TWI742138B (zh) 半導體互連中的通孔及間隙
CN104022068A (zh) 半导体结构及其形成方法
EP1282164A2 (en) Method to improve the adhesion of dielectric layers to copper
CN102646626B (zh) 一种导电插塞的形成方法
US11315890B2 (en) Methods of forming microvias with reduced diameter
CN102194734A (zh) 扩大金属互连的光刻工艺窗口的方法
CN102339785A (zh) 金属镶嵌结构的制造方法
KR100837539B1 (ko) 반도체 소자의 금속 패턴 형성 방법
US20120313221A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110817