CN109285822A - 一种焊盘、半导体器件及其制作方法、电子装置 - Google Patents

Abstract

本发明提供一种焊盘、半导体器件及其制作方法、电子装置，该焊盘包括：包括：焊盘本体和位于所述焊盘本体边缘的若干焊盘侧墙，所述焊盘侧墙间隔分布在所述焊盘本体的外周。采用该焊盘结构的半导体器件可以降低相邻焊盘之间的钝化层发送破裂的风险。该半导体器件的制作方法和电子装置具体类似的优点。

Description

一种焊盘、半导体器件及其制作方法、电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种焊盘、半导体器件及其制作方法、电子装置。

背景技术

在集成电路制造中不仅需要形成诸如NMOS、PMOS、CMOS等各种晶体管器件，而且还需要形成互连结构来实现这些器件之间以及器件与外部信号之间的连接。当制作完互连结构后，即在其上形成用于与封装基板连接的焊盘和覆盖器件互连结构并暴露焊盘的钝化层。

目前在65nm和55nm的逻辑器件中，在使用比较高的焊盘厚度(例如28k)，同时具有很小的焊盘空间(例如小于3um)的产品中发现钝化层破裂问题，并且通过对出现缺陷的器件进行测试分析发现钝化层破裂发生在较大的铝图形区域(这些区域形成有焊盘以及互连线)附近。

因此，需要提出一种焊盘、半导体器件及其制作方法、电子装置，以至少部分地解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种焊盘及半导体器件及其制作方法、电子装置，其可以克服目前的半导体器件相邻焊盘之间的空间区域中的钝化层容易发送破裂的问题。

为了克服目前存在的问题，本发明一方面提供一种用于半导体器件的焊盘，其特征在于，包括：焊盘本体和位于所述焊盘本体边缘的若干焊盘侧墙，所述焊盘侧墙间隔分布在所述焊盘本体的外周上。

可选地，所述焊盘上的相邻的所述焊盘侧墙的间距大于等于3um。

可选地，所述焊盘侧墙长度为1um～2um。

可选地，所述焊盘侧墙的宽度为3um～5um。

根据本发明的焊盘，由于焊盘侧墙间隔分布在焊盘本体上，与一体结构的焊盘侧墙相比，使得整个焊盘的面积减小，这样可以降低焊盘所产生的应力。

根据本发明的另一方面，提供一种半导体器件，其包括：

半导体衬底，在所述半导体衬底上形成有如上所述的焊盘。

可选地，相邻的所述焊盘上的所述焊盘侧墙交错分布。

可选地，还包括：形成在所述半导体衬底上的第一钝化层，在所述第一钝化层中形成有暴露下方金属层的第一开口，所述焊盘本体位于所述第一开口中并与所述金属层电连接，所述焊盘侧墙位于所述第一钝化层表面上。

可选地，在所述第一钝化层上形成有第二钝化层，所述第二钝化层覆盖所述焊盘侧墙并具有暴露所述焊盘本体的第二开口。

根据本发明的半导体器件，由于焊盘侧墙间隔分布在焊盘本体上，与一体结构的焊盘侧墙相比，使得整个焊盘的面积减小，降低了焊盘所产生的应力，并且由于焊盘侧墙间隔分布，还使得相邻焊盘未形成焊盘侧墙的区域之间的距离增大，这样减小了焊盘之间钝化层所承受的应力，从而降低了钝化层破裂的风险。

进一步地，由于相邻焊盘的焊盘侧墙交错分布，每个毫安侧墙面对的是相邻焊盘无焊盘侧墙的区域，因而使得相邻焊盘之间的距离增大，从而减小了焊盘之间钝化层所承受的应力，进而降低了钝化层破裂的风险。

根据本发明的又一方面，提供一种半导体器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底上形成焊盘，所述焊盘包括焊盘本体和位于所述焊盘本体边缘的焊盘侧墙，所述焊盘侧墙间隔分布在所述焊盘本体的外周上。

可选地，形成所述焊盘的步骤包括：

在所述半导体衬底上形成第一钝化层，并在所述第一钝化层中形成暴露下方金属层的第一开口；

形成填充所述第一开口并覆盖所述第一钝化层的金属材料层；

图形化所述金属材料层以形成焊盘；

其中，所述焊盘本体形成在所述第一开口中，所述焊盘侧墙形成在所述第一钝化层的表面上。

可选地，还包括：

在所述第一钝化层上形成第二钝化层，所述第二钝化层覆盖所述焊盘侧墙并具有暴露所述焊盘本体的第二开口。

可选地，相邻的所述焊盘上的所述焊盘侧墙交错分布。

可选地，同一个所述焊盘上的相邻的所述焊盘侧墙的间距大于等于3um。

根据本发明的半导体器件的制作方法，由于焊盘侧墙间隔分布在焊盘本体上，与一体结构的焊盘侧墙相比，使得整个焊盘的面积减小，降低了焊盘所产生的应力，并且由于焊盘侧墙间隔分布，还使得相邻焊盘未形成焊盘侧墙的区域之间的距离增大，这样减小了焊盘之间钝化层所承受的应力，从而降低了钝化层破裂的风险。

进一步地，由于相邻焊盘的焊盘侧墙交错分布，每个毫安侧墙面对的是相邻焊盘无焊盘侧墙的区域，因而使得相邻焊盘之间的距离增大，从而减小了焊盘之间钝化层所承受的应力，进而降低了钝化层破裂的风险。

根据本发明的再一方面，提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。

本发明提出的电子装置，由于具有上述半导体器件性能和良率提高，因而具有类似的优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了相邻焊盘之间的空间区域发生钝化层破裂的示意图；

图2A示出了目前的焊盘结构的示意性俯视图；

图2B示出两个相邻的图2A所示焊盘的示意性俯视图；

图3A示出了根据本发明的一实施方式的焊盘结构的示意性俯视图；

图3B为示出两个相邻的图3A所示焊盘的示意性俯视图；

图4示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图；

图5示出了根据本发明一实施方式的电子装置的结构示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了更好地理解本发明，首先对钝化层发生破裂的原因进行分析。图1其示出了相邻焊盘之间的空间区域发生钝化层破裂的示意图。如图1所示，在半导体衬底100上形成有互连结构，所述互连结构包括金属层M1～M5以及顶部金属层UTM，在金属层之间形成有介质层101以隔离各层金属层，在顶部金属层UTM上形成有焊盘102，焊盘102之间以及焊盘102与顶部金属层UTM之间形成有钝化层103，焊盘102之间的空间区域中的钝化层103容易发生破裂。经过分析得出以下结论：1)两侧金属区域面积(焊盘面积)越大，对旁边的介质材料(钝化层)的应力越大；2)两个金属区域中间的距离越小，对这两个金属区域中间的钝化层的应力越大(例如目前发生钝化层破裂的器件两个焊盘之间的距离为2.5um，而两个焊盘之间距离为3um时则不会出现钝化层破裂)；3)2D模拟证明应力最大的地方是角落(或边缘)的地方，这也与目前出现失效的位置一致；4)应力主要源于金属(铝或铜)的热胀冷缩。

本发明基于上述分析，对目前的焊盘结构及制作方法进行了改进，主要在于：1)减小钝化层/介质层两侧的金属区域的面积；2)增加相邻两个金属区域之间的距离，通过这两种方式来减小相邻两个金属区域之间的钝化层/介质层所承受的应力，从而增大了钝化层破裂的窗口，降低了钝化层破裂的风险。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面将参图2A和图2B以及图3A和图3B对根据本发明一实施方式的焊盘做详细描述。

如图2A所示，目前的焊盘200一般包括焊盘本体201和位于所述焊盘本体外周并与所述焊盘本体连接的焊盘侧墙202，这种焊盘结构如前所述会由于面积较大以及相邻焊盘的间距D较小而容易发生钝化层破裂，如图2B所示，当相邻焊盘的间距D为2.5um时容易发生钝化层破裂，而当相邻焊盘的间距D为3um时则不会发生钝化层破裂。本实施例为克服这种问题对目前的焊盘结构进行了改进。

如图3A所示，本实施例提供的焊盘200A包括焊盘本体201A和位于焊盘本体201A边缘的焊盘侧墙202A，焊盘侧墙202A间隔分布在焊盘本体201A的外周上。也即，相邻的焊盘侧墙202A形成暴露下方第一钝化层300的凹槽203。这样，如图3B所示，由于焊盘侧墙202A间隔分布，并且优选地，相邻焊盘上的焊盘侧墙交错分布，例如在图3B中第一焊盘PAD1和第二焊盘PAD2上的焊盘侧墙彼此交错分布，即相互靠近的焊盘侧墙彼此错开而不是位于同一直线上，这使得相邻焊盘之间的间距D增加，例如如果焊盘侧墙202A长度L1为2um时，采用图2B所示焊盘结构可以使得原来间距D为2.5um的相邻的焊盘(即图2B所示)的间距D增加至最大6.5um(即图3B所示)，这样便大大降低了焊盘对钝化层的应力作用，降低了钝化层破裂的风险。并且，由于焊盘侧墙呈间隔分布，而不是如图2A或图3A呈一个整体，也相应降低了整个焊盘的面积，减小了焊盘对周围钝化层的应力作用，降低了钝化层破裂的风险。

进一步地，如图3A所示，为了进一步降低焊盘对钝化层的应力作用，对于同一个焊盘200A上的焊盘侧墙202A，优选地，相邻的焊盘侧墙202A之间距离d大于等于3um，以避免由于相邻焊盘侧墙202A之间的距离过小而增加了对钝化层的应力作用，并且优选地，焊盘侧墙202A采用光滑的圆弧形边缘，以降低应力作用。此外，焊盘侧墙202A长度L1为1～2um，宽度L2为3～5um。在此将焊盘侧墙202A从焊盘本体201A的边缘延伸出来的尺寸称为焊盘侧墙202A的长度，与之相对的焊盘侧墙202A沿焊盘本体201A边缘方向的尺寸称为焊盘侧墙202A的宽度。

根据本实施例的焊盘，由于焊盘侧墙间隔分布在焊盘本体上，与一体结构的焊盘侧墙相比，使得整个焊盘的面积减小，这样可以降低焊盘所产生的应力，并且相邻焊盘的焊盘侧墙交错分布，而且增大了相邻焊盘之间的距离，这样减小了焊盘之间钝化层所承受的应力，从而降低了钝化层破裂的风险。

实施例二

本发明的另一个实施例提供一种半导体器件的制作方法，如图4所示，包括：

步骤401，提供半导体衬底，在所述半导体衬底上形成第一钝化层，所述第一钝化层具有暴露下方金属层的第一开口。

其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

第一钝化层可以采用各种合适的介质材料，例如氧化物、氮化物或氮氧化物等。示例性地，在本实施例中，第一钝化层采用氧化硅。第一钝化层可以通过PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等，并且当沉积完第一钝化层之后，通过光刻刻蚀等图形化工艺形成暴露下方金属层的第一开口，以便后续形成的焊盘与下方金属层电连接。

步骤402，形成填充所述第一开口并覆盖所述第一钝化层的金属材料层。

金属材料层可以铝或铜等常用金属，并通过溅射、PVD、CVD等方法形成。示例性地，在本实施例中，金属材料层采用铝。

步骤403，图形化所述金属材料层以形成焊盘，其中，所述焊盘包括位于所述第一开口中的焊盘本体和位于所述第一钝化层之上并与所述焊盘本体连接的焊盘侧墙，所述焊盘侧墙间隔分布在所述焊盘本体的外周上。

金属材料层的图形化通过本领域常用的光刻、刻蚀工艺完成，在此不再赘述。通过在焊盘本体外周设置焊盘侧墙可以增加焊盘的键合能力，并且在本实施例中，优选地，相邻的所述焊盘上的所述焊盘侧墙交错分布，并且同一个所述焊盘上的相邻的所述焊盘侧墙的间距大于等于3um，这样可以降低焊盘对钝化层的应力作用，降低钝化层破裂的风险。

步骤404，在所述第一钝化层上形成第二钝化层，所述第二钝化层覆盖所述焊盘侧墙并具有暴露所述焊盘本体的第二开口。

第二钝化层可以采用各种合适的介质材料，例如氧化物、氮化物或氮氧化物等。示例性地，在本实施例中，第二钝化层采用氧化硅。第二钝化层可以通过PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等，并且当沉积完第二钝化层之后，通过光刻刻蚀等图形化工艺形成暴露焊盘本体的第二开口，以便后续封装。

根据本实施例的半导体器件的制作方法，由于焊盘侧墙间隔分布在焊盘本体上，与一体结构的焊盘侧墙相比，使得整个焊盘的面积减小，降低了焊盘所产生的应力，并且由于焊盘侧墙间隔分布，还使得相邻焊盘未形成焊盘侧墙的区域之间的距离增大，这样减小了焊盘之间钝化层所承受的应力，从而降低了钝化层破裂的风险。

进一步地，由于相邻焊盘的焊盘侧墙交错分布，每个毫安侧墙面对的是相邻焊盘无焊盘侧墙的区域，因而使得相邻焊盘之间的距离增大，从而减小了焊盘之间钝化层所承受的应力，进而降低了钝化层破裂的风险。

实施例三

本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，在所述半导体衬底上成有至少一个焊盘，所述焊盘包括焊盘本体和位于所述焊盘本体边缘的焊盘侧墙，所述焊盘侧墙间隔分布在所述焊盘本体的外周上。

其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

可选地，相邻的所述焊盘上的所述焊盘侧墙交错分布，并且同一个所述焊盘上的相邻的所述焊盘侧墙的间距大于等于3um，这样可以进一步降低焊盘对钝化层的应力作用，降低钝化层破裂的风险。

其中，该电子组件，可以为分立器件、集成电路等任何电子组件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。

其中，图5示出手机的示例。手机500的外部设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。

本发明实施例的电子装置，由于所包含的半导体器件可以避免钝化层破裂，良率和性能提高，因此该电子装置同样具有类似的优点。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种用于半导体器件的焊盘，其特征在于，包括：焊盘本体和位于所述焊盘本体边缘的若干焊盘侧墙，所述焊盘侧墙间隔分布在所述焊盘本体的外周上。

2.根据权利要求1所述的半导体器件，其特征在于，所述焊盘上的相邻的所述焊盘侧墙的间距大于等于3um。

3.根据权利要求1所述的半导体器件，其特征在于，所述焊盘侧墙长度为1um～2um。

4.根据权利要求1所述的半导体器件，其特征在于，所述焊盘侧墙的宽度为3um～5um。

5.一种半导体器件，其特征在于，包括半导体衬底，在所述半导体衬底上形成有至少一个如权利要求1-4中的任意一项所述的焊盘。

6.根据权利要求5所述的半导体器件，其特征在于，相邻的所述焊盘上的所述焊盘侧墙交错分布。

7.根据权利要求5所述的半导体器件，其特征在于，还包括：形成在所述半导体衬底上的第一钝化层，在所述第一钝化层中形成有暴露下方金属层的第一开口，所述焊盘本体位于所述第一开口中并与所述金属层电连接，所述焊盘侧墙位于所述第一钝化层表面上。

8.根据权利要求7所述的半导体器件，其特征在于，在所述第一钝化层上形成有第二钝化层，所述第二钝化层覆盖所述焊盘侧墙并具有暴露所述焊盘本体的第二开口。

9.一种半导体器件的制作方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底上形成焊盘，所述焊盘包括焊盘本体和位于所述焊盘本体边缘的焊盘侧墙，所述焊盘侧墙间隔分布在所述焊盘本体的外周上。

10.根据权利要求9所述的制作方法，其特征在于，形成所述焊盘的步骤包括：

在所述半导体衬底上形成第一钝化层，并在所述第一钝化层中形成暴露下方金属层的第一开口；

形成填充所述第一开口并覆盖所述第一钝化层的金属材料层；

图形化所述金属材料层以形成焊盘；

其中，所述焊盘本体形成在所述第一开口中，所述焊盘侧墙形成在所述第一钝化层的表面上。

11.根据权利要求10所述的制作方法，其特征在于，还包括：

在所述第一钝化层上形成第二钝化层，所述第二钝化层覆盖所述焊盘侧墙并具有暴露所述焊盘本体的第二开口。

12.根据权利要求9或10所述的制作方法，其特征在于，相邻的所述焊盘上的所述焊盘侧墙交错分布。

13.根据权利要求9或10所述的制作方法，其特征在于，同一个所述焊盘上的相邻的所述焊盘侧墙的间距大于等于3um。

14.一种电子装置，其特征在于，包括如权利要求5-8中的任意一项所述的半导体器件以及与所述半导体器件相连接的电子组件。