CN104576582A - 一种接合焊盘结构 - Google Patents

一种接合焊盘结构 Download PDF

Info

Publication number
CN104576582A
CN104576582A CN201310482869.XA CN201310482869A CN104576582A CN 104576582 A CN104576582 A CN 104576582A CN 201310482869 A CN201310482869 A CN 201310482869A CN 104576582 A CN104576582 A CN 104576582A
Authority
CN
China
Prior art keywords
metal layer
bond pad
layer
pad
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310482869.XA
Other languages
English (en)
Other versions
CN104576582B (zh
Inventor
彭冰清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310482869.XA priority Critical patent/CN104576582B/zh
Publication of CN104576582A publication Critical patent/CN104576582A/zh
Application granted granted Critical
Publication of CN104576582B publication Critical patent/CN104576582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种接合焊盘结构，包括：按从上到下的顺序设置的焊盘金属层、顶部金属层和底部金属层，其中所述焊盘金属层、顶部金属层和底部金属层的面积逐渐增大。所述焊盘金属层、顶部金属层和底部金属层呈环形结构，并且所述焊盘金属层、顶部金属层和底部金属层的面积逐渐增大，在中间部位形成应力释放通道，以便在所述接合焊盘上进行线接合过程中产生的应力吸收、消除，阻止所述应力往下传到，造成对固体接合焊盘层和下面的金属互联层和介电层的叠层造成损坏，解决了现有技术中存在的弊端。

Description

一种接合焊盘结构
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种接合焊盘结构。
背景技术
随着半导体制造技术不断进步、晶体管中栅极尺寸不断缩小，使集成电路装置尺寸的不断缩小。在后段制程（The back end of line,BEOL）中焊接线接合技术是一种广泛使用的方法，用于将具有电路的半导体管芯连接到原件封装上的引脚，实现I/O（in/out）连接，其中所述线接合焊盘（wire bond pads）的尺寸以及所述引线的设置和布局决定了集成电路装置的最终尺寸。有源区接合（Bond Over Active，BOA）技术能够使有源器件、静电放电电路（Electro-Static discharge，ESD）、电源以及接地总线下面焊线垫确保模具的尺寸减小。
焊接线接合技术是一种广泛使用的方法，用于将具有电路的半导体管芯连接到原件封装上的引脚。由于半导体制造技术的进步，半导体的几何尺寸不断缩小，因此线接合焊盘的尺寸变得较小。特别是半导体器件在发展到纳米级别以后，越来越小的焊盘尺寸给焊线接合以及封装过程带来挑战。
随着半导体制造技术的进步，半导体的几何尺寸不断缩小，线接合焊盘的尺寸变得较小。在实现同集成电路的物理线接合连接时，较小的接合焊盘区域导致了针对接合焊盘结构应力的增加，很容易导致焊盘结构中以及位于焊盘下方的金属层或者及介电层碎裂。
在半导体器件尺寸不断缩小过程中，为了提高器件的性能，在半导体器件制备过程中通常用到低介电常数（低K）材料，并且随着器件的缩小，超低K材料也得到广泛的应用，先进的低介电常数（低K）材料典型地呈现出低模量，降低了接合焊盘结构的强度，特别地，利用铜互连金属化和低模量电介质制造的接合焊盘结构在线接合过程中易于机械损坏。
特别是在制备纳米级的器件时，选用超低K材料层会导致封装时比较困难，封装过程也非常具有挑战性，因为该过程中选用的超低K材料由于所述材料多孔以及具有较低的机械应力，因此在封装过程中很容易产生裂痕或损坏。
现有技术中焊盘结构如图1所示，所述焊盘结构顶部包括3层，分别为焊盘金属层101、顶部金属层102以及底部金属层103，所述顶部金属层102和所述底部金属层103之间通过顶部金属通孔104连接，其中，所述顶部金属层102和所述底部金属层103之间的顶部金属通孔104均匀的分布与位于所述顶部金属层102的下方，并且所述顶部金属通孔104设置较为密集，在实现同集成电路的物理线接合连接时，较小的接合焊盘区域导致了针对接合焊盘结构应力的增加，需要较大的竖直方向的应力才能保证接合线和所述焊盘金属层101具有较大的粘附力，而且目前焊盘金属层101具有较大的固体面积，因此很容易将所述应力往下传到，而较大的应力将会导致所述低K或者超低K介电层发生碎裂，或者导致焊盘层之间脱落。
因此，现有技术中接合焊盘随着半导体器件的不断缩小以及低K、超低K材料的使用，使得接合焊盘在进行线接合的过程中容易导致所述低K、超低K材料的碎裂或者焊盘中各层之间的脱落，导致接合焊盘失效，所述弊端成为制约接合焊盘发展到关键因素，需要进行改进。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前在集成电路封装过程中存在的问题，提供了一种接合焊盘结构，包括：
按从上到下的顺序设置的焊盘金属层、顶部金属层和底部金属层，其中作为优选，所述顶部金属层和底部金属层为环形结构。
作为优选，所述顶部金属层和底部金属层的中心位置设置有空腔，所述顶部金属层和所述底部金属层中的空腔依次减小，所述焊盘金属层、所述顶部金属层和所述底部金属层的面积逐渐增大。
作为优选，所述环形结构的顶部金属层和底部金属层的中心部位填充有绝缘层。
作为优选，所述绝缘层与所述第一钝化层共同形成应力释放通道。
作为优选，所述焊盘金属层的顶部和底部都呈“凸”形。
作为优选，所述焊盘金属层的顶部和底部呈鼓起呈弧形结构，以增加接触面积。
作为优选，所述焊盘金属层的中心部位与所述顶部金属层之间设置有第一钝化层。
作为优选，所述焊盘金属层的顶部四周设置有第二钝化层。
作为优选，所述顶部金属层和底部金属层之间通过顶部通孔连接。
作为优选，所述焊盘金属层选用金属材料铝。
作为优选，所述顶部金属层和底部金属层选用金属材料铜。
本发明为了解决现有接合焊盘中存在应力传导后造成焊盘结构下方介电层碎裂或者脱落，提供了一种新的焊盘结构，所述焊盘结构包括焊盘金属层、顶部金属层和底部金属层3层，所述顶部金属层和底部金属层呈环形结构，并且所述焊盘金属层、顶部金属层和底部金属层的面积逐渐增大，在中间部位形成应力释放通道，以便在所述接合焊盘上进行线接合过程中产生的应力吸收、消除，阻止所述应力往下传到，造成对固体接合焊盘层和下面的金属互联层和介电层的叠层造成损坏，解决了现有技术中存在的弊端。
此外，为了解决现有技术中接合线和所述接合焊盘之间粘附力小，造成所述接合线容易脱落的问题，改变了现有技术中接合焊盘顶部焊盘金属层上表面的形状，将上表面形状由“凹”形变为“凸”形，以增加所述接合线和所述接合焊盘的接触面积，增加所述接合线和所述接合焊盘的粘附力，提高半导体器件的稳定性和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术中接合焊盘的结构示意图；
图2为现有技术中接合焊盘顶部表面的结构示意图；
图3为现有技术中接合焊盘顶部表面受到应力时的应力传递示意图；图4为本发明的一具体实施方式中接合焊盘结构示意图；
图5为本发明的一具体实施方式中接合焊盘结构顶部表面的结构示意图；
图6为为本发明的一具体实施方式中接合焊盘结构顶部表面受到应力时的应力传递示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述焊盘结构。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
本发明为了解决现有接合焊盘中存在应力传导后造成焊盘结构下方介电层碎裂或者脱落，提供了一种新的焊盘结构，所述焊盘结构至少包括：
从上到下依次设置的焊盘金属层、顶部金属层和底部金属层，其中所述焊盘金属层、顶部金属层和底部金属层的面积逐渐增大。
其中，所述顶部金属层和底部金属层为环形结构，所述焊盘金属层的中心部位与所述顶部金属层之间设置有第一钝化层，所述环形结构的顶部金属层和底部金属层的中心部位填充有绝缘层，所述绝缘层与所述第一钝化层共同形成应力释放通道，可以通过所述应力释放通道释放。
为了解决现有技术中存在的问题，对焊盘结构中顶部的三层进行了改进，其中改变现有技术中所述第一金属层、顶部金属层在该层中设置为一体的方式，在所述第一金属层、顶部金属层的中间设置通道，通过位于中间的通道将所述第一金属层、顶部金属层分成位于两侧的两个部分，形成环形结构。
具体地，所述第一金属层中部设置有第一通道，以将所述第一金属层分隔为环形结构；
在所述顶部金属层中所述第一通道的上方设置有顶部通道，以将所述顶部金属层分隔为环形结构；
所述焊盘金属层中在所述顶部通道的上方设置有第一钝化层，所述环形结构的顶部金属层和底部金属层的中心部位填充有绝缘层，所述绝缘层与所述第一钝化层共同形成应力释放通道。
其中，所述焊盘金属层的底部设置有第一钝化层，所述第一钝化层镶嵌于所述焊盘金属层的底部，位于所述第一通道和顶部通道的上方，作为优选，位于所述第一通道和顶部通道的正上方。作为优选，所述焊盘金属层选用金属材料铝，但是并不局限于所述材料。
作为优选，所述第一钝化层的关键尺寸大于所述顶部通道的关键尺寸，所述顶部通道的关键尺寸大于所述第一通道的关键尺寸，通过所述设置在接合焊盘结构顶部三层中形成倒“凸”形通道，当所述接合焊盘上遭受应力时可以通过所述倒“凸”形通道释放，以避免所述应力往下传导，造成焊盘金属层下方的金属层、层间介电层的碎裂和脱落。
其中，所述顶部金属层和所述第一金属层之间设置有顶部金属通孔，以形成电连接，而所述焊盘金属层和所述顶部金属层中部设置有所述第一钝化层，而在所述第一钝化层的两侧，所述焊盘金属层和所述顶部金属层之间接触连接。
为了解决现有技术中接合线和所述接合焊盘之间粘附力小，造成所述接合线容易脱落的问题，改变了现有技术中接合焊盘顶部焊盘金属层上表面的形状，将上表面形状由“凹”形变为“凸”形，以增加所述接合线和所述接合焊盘的接触面积，增加所述接合线和所述接合焊盘的粘附力，提高半导体器件的稳定性和良率。
下面结合如图对本发明的一具体实施方式做进一步的说明。
首先参照图4，图4为本发明的一具体实施方式中接合焊盘结构示意图，在该实施例中所述接合焊盘顶部的焊盘金属层由金属形成，用于安置在集成电路的表面处，以实现所述接合焊盘到下面一个或多个金属层的电器连接。所述接合焊盘与集成电路的基板相连，
其中，所述基板为半导体基板，该基板上可以形成一个或多个有缘器件，所述有源器件可以为晶体管、二极管以及其他所述的已知的有缘器件，所述无源器件可以为电阻器、电容器和电感器以及其他已知的各种无源器件，所述基板与本发明的焊盘相连接来构成集成电路，但是所述基板并不会对本发明的焊盘结构带来关键影响，因此在此不再赘述。
具体地，所述接合焊盘结构中至少包含焊盘金属层201、顶部金属层202以及底部金属层203，其中所述焊盘金属层201安置在集成电路的表面处，以实现所述接合焊盘到下面一个或多个金属层的电器连接，因此所述焊盘金属层201大都选用金属材料，在该实施例中所述焊盘金属层201选用金属铝，但是并不局限于所述材料。
所述顶部金属层202以及底部金属层203可以选用常用的金属材料，但是为了降低制作成本以及金属互联工艺，在该实施例中所述顶部金属层202以及底部金属层203选用金属材料铜，但并不局限于所述材料，该实施例仅仅是示例性的。
所述焊盘金属层201的底部设置有第一钝化层205，所述第一钝化层205镶嵌于所述焊盘金属层201的底部，位于所述第一通道20和顶部通道10的上方，所述第一钝化层205的高度小于所述焊盘金属层201的厚度，因此所述焊盘金属层201的顶部和底部均为凸形。作为优选，位于所述第一通道20和顶部通道10的正上方。作为优选，所述焊盘金属层选用金属材料铝，但是并不局限于所述材料。
所述第一钝化层205为选自PESIN层、PETEOS层、SiN层和TEOS层中的一种或者多种，作为优选，所述第一钝化层205为选自PESIN层、PETEOS层、SiN层和TEOS层的组合。
所述底部金属层203、顶部金属层202之间通过顶部通孔204连接，所述顶部通孔204的形成方法为首先图案化所述底部金属层203、顶部金属层202之间的介电层，形成通孔，然后填充金属材料并平坦化，形成所述顶部通孔204，但是所述方法仅仅是示例性的。其中所述顶部金属层202中间设置有顶部通道10，所述顶部通道10将各所述顶部金属层分为相互隔离的两个部分，不为一体设置，使所述顶部金属层202形成环状结构，以更好的释放接合焊盘受到的应力。其中，所述顶部通道10可以为一般开口、沟槽或者通孔等，所述通道中还设置有介电材料，所述介电材料可以选用本领域常用的材料，优选为硅氧化物，例如SiO2，SiON等，更优选为SiO2。
同样，所述底部金属层203中间设置有第一通道20，所述第一通道20将各所述顶部金属层分为相互隔离的两个部分，不为一体设置，以更好的释放接合焊盘受到的应力。其中，所述第一通道20可以为一般开口、沟槽或者通孔等，所述通道中还设置有介电材料，所述介电材料可以选用本领域常用的材料，优选为硅氧化物，例如SiO2，SiON等，更优选为SiO2。
所述顶部通道10的关键尺寸大于所述第一通道20的关键尺寸，所述第一钝化层205的关键尺寸大于所述顶部通道10的关键尺寸，通过所述设置在接合焊盘结构顶部三层中形成倒“凸”形通道，如图5所示，当所述接合焊盘上遭受应力时可以通过所述倒“凸”形通道释放，以避免所述应力往下传导，造成焊盘金属层下方的金属层、层间介电层的碎裂和脱落。而现有技术中，当所述接合焊盘上遭受应力时，其受力直接往下传导，因此所述接合焊盘结构改变了所述应力的传导。
其中，所述第一通道20的形成方法为首先在沉积层间介电层，然后图案化所述层间介电层，在所述层间介电层上相互隔的沟槽，最后在所述相互隔离的沟槽中填充金属材料，并平坦化，以形成相互隔离的所述底部金属层203，在形成所述底部金属层203之后位于中间的起到隔离作用的层间介电层形成所述第一通道20。所述顶部通道10的形成方法类似。
作为优选，所述环形结构的顶部金属层202和底部金属层203的中心部位填充有绝缘层，所述绝缘层与所述第一钝化层共同形成应力释放通道。
作为优选，所述焊盘结构还包括第二钝化层206，所述第二钝化层206间隔的镶嵌于所述焊盘金属层201顶部的两侧，第二钝化层206为选自PESIN层、PETEOS层、SiN层和TEOS层中的一种或者多种，作为优选，所述第二钝化层206为选自PESIN层、PETEOS层、SiN层和TEOS层的组合。
作为优选，所述底部金属层203下方设置有金属层和通孔交替组成的叠层，所述多个金属层为一体设置，相邻金属层之间通过通孔连接，在该实施例中，在所述底部金属层203下方设置有5层金属层，所述5层金属层之间通过通孔连接。
所述金属层以及通孔形成方法为在层间介电层中形成最底层金属层，具体步骤包括图案化，在绝缘层中蚀刻沟槽开口，形成阻挡层以排列开口，利用金属填充开口以及进行平坦化工艺，将填充金属进行平坦化，在平坦化之后形成通孔，通孔位于所述最底层金属层上方，用于电气连接位于通孔上方的倒数第二金属层，所述通孔材料可以为任何传到材料，具体地，可以为金属材料，例如铜、铝等。在所述的倒数第二金属层上方为另外一层通孔，在该通孔上方再次形成金属层，依次类推，可以根据需要设置额外的金属层和通孔，以形成叠层。
本发明中所述接合焊盘结构中的层间介电层可以采用低K材料，所述低K材料的介电常数典型的小于4的材料，作为优选，所述低K材料可以选用低模量或高模量的材料，一般的所述低模量材料为小于80Gpa的材料，所述高模量材料为大于80Gpa的材料。
本发明为了解决现有接合焊盘中存在应力传导后造成焊盘结构下方介电层碎裂或者脱落，提供了一种新的焊盘结构，所述焊盘结构包括焊盘金属层、顶部金属层和底部金属层3层，所述顶部金属层和底部金属层呈环形结构，并且所述焊盘金属层、顶部金属层和底部金属层的面积逐渐增大，在中间部位形成应力释放通道，以便在所述接合焊盘上进行线接合过程中产生的应力吸收、消除，阻止所述应力往下传到，造成对固体接合焊盘层和下面的金属互联层和介电层的叠层造成损坏，解决了现有技术中存在的弊端。
此外，为了解决现有技术中接合线和所述接合焊盘之间粘附力小，造成所述接合线容易脱落的问题，改变了现有技术中接合焊盘顶部焊盘金属层上表面的形状，将上表面形状由“凹”形变为“凸”形，以增加所述接合线和所述接合焊盘的接触面积，增加所述接合线和所述接合焊盘的粘附力，提高半导体器件的稳定性和良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外，本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种接合焊盘结构，包括：
按从上到下的顺序设置的焊盘金属层、顶部金属层和底部金属层，其中所述焊盘金属层、顶部金属层和底部金属层的面积逐渐增大。
2.根据权利要求1所述的接合焊盘结构，其特征在于，所述顶部金属层和底部金属层为环形结构。
3.根据权利要求1或2所述的接合焊盘结构，其特征在于，所述顶部金属层和底部金属层的中心位置设置有空腔，所述顶部金属层和所述底部金属层中的空腔依次减小，所述焊盘金属层、所述顶部金属层和所述底部金属层的面积逐渐增大。
4.根据权利要求2所述的接合焊盘结构，其特征在于，所述环形结构的顶部金属层和底部金属层的中心部位填充有绝缘层。
5.根据权利要求4所述的接合焊盘结构，其特征在于，所述绝缘层与所述第一钝化层共同形成应力释放通道。
6.根据权利要求1所述的接合焊盘结构，其特征在于，所述焊盘金属层的顶部和底部都呈“凸”形。
7.根据权利要求6所述的接合焊盘结构，其特征在于，所述焊盘金属层的顶部和底部呈鼓起呈弧形结构，以增加接触面积。
8.根据权利要求1所述的接合焊盘结构，其特征在于，所述焊盘金属层的中心部位与所述顶部金属层之间设置有第一钝化层。
9.根据权利要求1所述的接合焊盘结构，其特征在于，所述焊盘金属层的顶部四周设置有第二钝化层。
10.根据权利要求1所述的接合焊盘结构，其特征在于，所述顶部金属层和底部金属层之间通过顶部通孔连接。
11.根据权利要求1所述的接合焊盘结构，其特征在于，所述焊盘金属层选用金属材料铝。
12.根据权利要求1所述的接合焊盘结构，其特征在于，所述顶部金属层和底部金属层选用金属材料铜。
CN201310482869.XA 2013-10-15 2013-10-15 一种接合焊盘结构 Active CN104576582B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310482869.XA CN104576582B (zh) 2013-10-15 2013-10-15 一种接合焊盘结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310482869.XA CN104576582B (zh) 2013-10-15 2013-10-15 一种接合焊盘结构

Publications (2)

Publication Number Publication Date
CN104576582A true CN104576582A (zh) 2015-04-29
CN104576582B CN104576582B (zh) 2017-09-01

Family

ID=53092286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310482869.XA Active CN104576582B (zh) 2013-10-15 2013-10-15 一种接合焊盘结构

Country Status (1)

Country Link
CN (1) CN104576582B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321137A (zh) * 2017-01-17 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
CN108573945A (zh) * 2017-03-13 2018-09-25 联发科技股份有限公司 焊盘结构和集成电路晶粒
CN109285822A (zh) * 2017-07-21 2019-01-29 中芯国际集成电路制造(北京)有限公司 一种焊盘、半导体器件及其制作方法、电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522021B2 (en) * 2000-06-29 2003-02-18 Kabushiki Kaisha Toshiba Semiconductor device
CN1505140A (zh) * 2002-12-03 2004-06-16 台湾积体电路制造股份有限公司 接合垫区的结构
CN103208479A (zh) * 2012-05-29 2013-07-17 珠海越亚封装基板技术股份有限公司 具有一体化阶梯状堆叠结构的多层电子结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522021B2 (en) * 2000-06-29 2003-02-18 Kabushiki Kaisha Toshiba Semiconductor device
CN1505140A (zh) * 2002-12-03 2004-06-16 台湾积体电路制造股份有限公司 接合垫区的结构
CN103208479A (zh) * 2012-05-29 2013-07-17 珠海越亚封装基板技术股份有限公司 具有一体化阶梯状堆叠结构的多层电子结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321137A (zh) * 2017-01-17 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
CN108573945A (zh) * 2017-03-13 2018-09-25 联发科技股份有限公司 焊盘结构和集成电路晶粒
US10910330B2 (en) 2017-03-13 2021-02-02 Mediatek Inc. Pad structure and integrated circuit die using the same
CN109285822A (zh) * 2017-07-21 2019-01-29 中芯国际集成电路制造(北京)有限公司 一种焊盘、半导体器件及其制作方法、电子装置
CN109285822B (zh) * 2017-07-21 2021-02-26 中芯国际集成电路制造(北京)有限公司 一种焊盘、半导体器件及其制作方法、电子装置

Also Published As

Publication number Publication date
CN104576582B (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
US11145564B2 (en) Multi-layer passivation structure and method
US8378495B2 (en) Integrated circuit (IC) having TSVS with dielectric crack suppression structures
CN101504935B (zh) 焊垫结构
TWI402957B (zh) 半導體元件及其製法
CN101740544B (zh) 半导体测试垫结构
CN101908522B (zh) 半导体晶圆及制造半导体装置的方法
KR20190055770A (ko) 패키지 구조물에서의 수동 소자 집적
US11380639B2 (en) Shielding structures
US20120092806A1 (en) Protection structure for metal-oxide-metal capacitor
US7867887B2 (en) Structure and method for enhancing resistance to fracture of bonding pads
US9831140B2 (en) Wafer having pad structure
US20110241184A1 (en) Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same
CN104576582A (zh) 一种接合焊盘结构
US8853858B2 (en) Curing low-k dielectrics for improving mechanical strength
KR20000018729A (ko) 다층 금속배선을 갖는 반도체소자의 패드 및 그 제조방법
US11069627B2 (en) Scribe seals and methods of making
CN101378047B (zh) 互连结构
CN103579166A (zh) 一种焊盘结构
CN104576581A (zh) 一种接合焊盘结构
CN106783801A (zh) 高密度soi封装基板及其制备方法
US8030781B2 (en) Bond pad structure having dummy plugs and/or patterns formed therearound
US11855022B2 (en) Shielding structures
CN104347581B (zh) 半导体互连结构、包括其的半导体器件及它们的制备方法
CN109411407A (zh) 一种半导体器件及其制作方法
JP2006019312A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant