CN109244059A - 一种半导体器件及其制作方法、电子装置 - Google Patents

一种半导体器件及其制作方法、电子装置 Download PDF

Info

Publication number
CN109244059A
CN109244059A CN201710558133.4A CN201710558133A CN109244059A CN 109244059 A CN109244059 A CN 109244059A CN 201710558133 A CN201710558133 A CN 201710558133A CN 109244059 A CN109244059 A CN 109244059A
Authority
CN
China
Prior art keywords
pole plate
dielectric layer
capacitor
semiconductor devices
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710558133.4A
Other languages
English (en)
Inventor
韦亚婷
宋春
许亮
曾红林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710558133.4A priority Critical patent/CN109244059A/zh
Publication of CN109244059A publication Critical patent/CN109244059A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成电容器，所述电容器包括第一极板、第二极板以及位于所述第一极板和所述第二极板之间的介质层，其中，所述电容器和顶部通孔位于同一层中，且所述第一极板和所述第二极板与所述顶部通孔平行设置。该制作方法可以克服目前的铜互连结构中的MIM工艺复杂、成本高、容易出现等离子损伤，以及存在台阶高度(step high)的问题。该半导体器件和电子装置具有类似的优点。

Description

一种半导体器件及其制作方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
在集成电路制作中，不仅需要形成NMOS、PMOS等晶体管，很多时候还需形成电阻、电容器等器件。目前电容器的制作工艺(MIM工艺)一般集成在铜线工艺(铜互连结构)的，在顶部通孔(top via，TV)和顶部金属层(TM)形成之前沉积制作MIM电容器。如图1所示，MIM电容器包括形成在金属间介质层100上的底板101、介质层102和顶板103，底板101和顶板103通过顶部通孔104与顶部金属层105连接，其中底板101一般采用金属铝，介质层102采用氮化硅或二氧化硅，顶板103采用氮化钽(TaN)。这种铜线工艺中的MIM工艺阶段一般需要三个光刻步骤，一个是打开对准标记的光刻步骤，另一个是MIM顶板金属的光刻步骤，另一个是MIM底板金属的光刻步骤，不仅工艺复杂，而且在MIM顶板金属和底板金属的刻蚀过程需要很好地控制，否则很容易出现等离子刻蚀损伤，造成电容器损坏或失效。此外，由于MIM电容器采用堆叠结构(即，底板101、介质层102和顶板103沿垂直衬底方向堆叠)，在后续工艺总会存在由于台阶高度(step high)导致的问题。
因此有必要提出一种新的半导体器件的制作方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以克服目前的铜互连结构中的MIM工艺复杂、成本高、容易出现等离子损伤，以及存在台阶高度(stephigh)的问题。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成电容器，所述电容器包括第一极板、第二极板以及位于所述第一极板和所述第二极板之间的介质层，其中，所述电容器和顶部通孔位于同一层中，且所述第一极板和所述第二极板与所述顶部通孔平行设置。
可选地，所述电容器包括多个彼此交错布置的所述第一极板和第二极板，多个所述第一极板之间彼此电连接，多个所述第二极板之间彼此电连接。
可选地，所述第一极板和所述第二极板呈梳状结构，所述梳状结构包括相交设置的梳把部和梳齿部，所述第一极板的所述梳齿部和所述第二极板的所述梳齿部彼此交错布置，所述介质层形成在所述梳齿部之间。
可选地，所述介质层采用高K电介质，所述高K电介质的介电常数大于等于7。
可选地，所述顶部通孔形成在顶部金属层和次顶部金属层之间。
可选地，形成所述电容器的步骤包括：
在所述半导体衬底上形成层间介电层，所述层间介电层包括互连区域和电容器区域，在所述层间介电层的互连区域中形成顶部通孔，在所述层间介电层的电容器区域中形成开口；
在所述顶部通孔和所述开口中填充金属材料，以在所述层间介电层的互连区域中形成插塞，在所述层间介电层的电容器区域中形成所述第一极板和第二极板；
去除所述第一极板和所述第二极板之间的所述层间介电层，以在所述第一极板和所述第二极板之间形成沟槽；
在所述沟槽中填充所述介质层。
可选地，还包括：
在所述沟槽的侧壁上形成阻挡层。
可选地，形成所述电容器的步骤包括：
在所述半导体衬底上形成所述介质层，所述介质层包括互连区域和电容器区域，在所述介质层中的互连区域形成顶部通孔，在所述介质层的电容器区域中形成开口；
在所述顶部通孔和所述开口中填充金属材料，以在所述介质层的互连区域中形成互插塞，在所述介质层的电容器区域中形成所述第一极板和第二极板；
去除所述第一极板和所述第二极板之外的所述介质层；
在所述第一极板和所述第二极板之外的区域形成层间介电层。
可选地，还包括：
在所述开口的侧壁上形成阻挡层。
根据本发明的半导体器件的制作方法，电容器不仅和顶部通孔位于同一层，而且电容器的极板和顶部通孔平行，这样便可以将将电容器的极板融合在顶部通孔的制作工艺中，即同步制作电容器的极板和顶部通孔，不仅简化了工艺，降低了成本，而且可以避免等离子损伤，具有较高的良率。
进一步地，由于采用高K电介质材料作为MIM电容器的电介质使得更容易控制MIM电容器的值。
本发明另一方面提供一种半导体器件，该半导体器件包括：
半导体衬底，在所述半导体衬底上形成有电容器，所述电容器包括第一极板、第二极板以及位于所述第一极板和所述第二极板之间的介质层，其中，所述电容器设置在所述半导体衬底上用于形成顶部通孔的层间介电层中，且所述第一极板和所述第二极板与所述顶部通孔平行设置。
可选地，所述电容器包括多个彼此交错布置的所述第一极板和第二极板，多个所述第一极板之间彼此电连接，多个所述第二极板之间彼此电连接。
可选地，所述电容器包括第一极板、第二极板以及位于所述第一极板和所述第二极板之间的介质层，其中，所述电容器设置在所述半导体衬底上用于形成顶部通孔的层间介电层中，且所述第一极板和所述第二极板与所述顶部通孔平行设置。
可选地，所述介质层采用高K电介质，所述高K电介质的介电常数大于等于7。
本发明提出的半导体器件，电容器不仅和顶部通孔位于同一层，而且电容器的极板和顶部通孔平行，这样便可以将电容器的极板融合在顶部通孔的制作工艺中，不仅简化了工艺，降低了成本，而且可以避免等离子损伤，具有较高的良率。
进一步地，由于采用高K电介质材料作为MIM电容器的电介质使得MIM电容器的值更容易被控制。
本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出目前一种半导体器件中的MIM电容器的剖面示意图；
图2A示出根据本发明一实施方式的半导体器件中的MIM电容器的剖面示意图；
图2B示出图2A所示MIM电容器极板的示意性俯视图；
图3示出根据本发明一实施方式的半导体器件的制作方法的步骤流程图；
图4A～图4D示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；
图5示出根据本发明另一实施方式的半导体器件的制作方法的步骤流程图；
图6A～图6D示出了根据本发明另一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；
图7示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本实施例提出一种半导体器件，如图2A所示，该半导体器件包括：半导体衬底(未示)，在半导体衬底上形成有MIM电容器，所述MIM电容器包括极板201以及位于极板201之间的介质层203，极板201与顶部金属层中的金属线连接，以出与外部电信号实现电连接。在本实施例中，极板201形成和顶部通孔位于同一层中，即位于同一层间介电层中，并且所述极板201平行顶部通孔设置，即在本实施例中MIM电容器为平行布置方式，而不是图1所示的堆叠结构，或者说，在本实施例中，MIM电容器沿平行于衬底的方向堆叠，而不是沿垂直于衬底的方向堆叠，这样MIM电容器将不存在台阶高度，也因此避免了后续工艺由于台阶高度导致的问题。
进一步地，在本实施例中，由于极板201平行顶部通孔设置，使得MIM电容器的极板制作可以融合在顶部通孔的制作工艺中，也即在制作顶部通孔时，同时制作极板201。即极板201的制作通过层间介电层的刻蚀以及金属材料(例如铜)的填充形成，因此与图1所示结构相比不仅节省了两个极板的掩膜，而且由于无需再对极板金属进行等离子干法刻蚀，因而可以避免等离子损伤。
进一步地，如图2B所示，在本实施例中，极板201可以包括第一极板201A和第二极板201B，并且MIM电容器包括多个交错堆叠的第一极板201A和第二极板201B。所述多个第一极板201A彼此电连接，所述多个第二极板201B彼此电连接。更具体地，所述多个第一极板201A可以通过上方的互连线彼此电连接，所述多个第二极板201B可以通过上方的互连线彼此电连接。
又或者，如图2B所示，在第一极板201A和第二极板201B位于同一侧的一端彼此连接在一起。换言之，第一极板201A和第二极板201B呈梳状结构，所述梳状结构包括相交设置的梳把部和梳齿部，其中梳齿部用作极板，梳把部用作各个极板的连接部，且所述第一极板201A的所述梳齿部和所述第二极板201B的所述梳齿部彼此交错布置，所述介质层203形成在所述梳齿部之间。以这种方式设置，增加了极板201的面积，从而相应地增大了MIM电容器的电容器值，或者说，便于在较小的区域内实现较大的电容器。
进一步地，介质层203采用高K介质层，例如采用二氧化钛、三氧化二铝等高K电介质材料。通过高K电介质可以更容易地控制MIM电容器的电容器值。应当理解，在其它实施例中，也可以采用其他材料的高K电介质，只要所述高K电介质的介电常数大于等于7即可。
需要说明的是，所述顶部通孔指的是连接顶部金属层(TM)和下层金属层(TM-1)的通孔，且在本实施例中出于简洁目的，仅示出顶部通孔下方的层间介电层200，而未进一步示出其他层间介电层以及金属层、半导体衬底和器件，本领域技术人员应当理解这些部件或结构的存在。
根据本实施例的半导体器件，由于MIM电容器的极板融合在顶部通孔的制作工艺中，不仅简化了工艺，降低了成本，而且可以避免等离子损伤，具有较高的良率。此外，由于采用高K电介质材料作为MIM电容器的电介质使得MIM电容器的值更容易被控制。
实施例二
本实施例提出一种半导体器件的制作方法，用于制作如图2A和图2B所示的MIM电容器，其采用high K last工艺，下面将参照图3以及图4A～图4D对本发明一实施方式的半导体器件的制作方法做详细描述。
根据本实施例的半导体器件的制作方法包括：
步骤301，提供半导体衬底，在所述半导体衬底上形成层间介电层401，所述层间介电层401包括互连区域和电容器区域，在所述层间介电层401的互连区域形成顶部通孔，在所述层间介电层401的电容器区域中形成开口402，所形成的结构如图4A所示。
其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。
需要说明的是，在本实施例中，图4A～图4D中的半导体衬底于简洁目的仅示出其上形成的层间介电层400，而未示出各层金属层、及半导体衬底及其中形成的器件等结构，并且在图4A～图4D中仅示出用于制作MIM电容器的区域，其他用于制作顶部通孔的区域同本领域的常规方法的情形一致。
层间介电层401可以采用常用的介电层材料，例如氧化物、低K介电层或超低K介电层，示例性地为未掺杂硅玻璃、掺氟硅玻璃等。
顶部通孔通过本领域常用的光刻、刻蚀工艺形成，不同之处在于在本实施例中，在制作顶部通孔时掩膜需要同时具备互连区域的顶部通孔的图形和电容器区域的开口402的图形，其中电容器区域的开口402的图形根据MIM电容器极板的形状确定。示例性地，在本实施例中MIM电容器的极板采用梳妆结构，因此电容器区域的开口402的形状示例性与图2B所示的极板的形状一致。
步骤302，在所述顶部通孔和所述开口402中填充金属材料，以在所述层间介电层401的互连区域中形成插塞，在所述层间介电层的电容器区域中形成第一极板403A和第二极板403B，所形成的结构如图4B所示。
示例性地，金属材料采用金属铜，其采用本领域常规的工艺进行填充，例如首先在顶部通孔和开口402的侧壁和底部形成粘附层/种子层，然后通过电镀(ECP)工艺进行填充。并且应当理解，本步骤还可以包括诸如CMP(化学机械抛光)的平坦化工艺，以去除高于层间介电层401表面的金属材料。
在本实施例中，由于MIM电容器的极板是通过电介质(层间介电层401)的刻蚀以及金属材料的填充形成，不存在金属极板的等离子刻蚀过程，因此可以避免MIM电容器的等离子损伤问题。
步骤303，去除所述第一极板403A和所述第二极板403B之间的所述层间介电层，以在所述第一极板403A和所述第二极板403B之间形成沟槽404，所形成的结构如图4C所示。
示例性地，沟槽404可以通过光刻、刻蚀等步骤形成。例如，首先以图形化的光刻胶层遮蔽MIM电容器之外的区域，并暴露MIM电容器区域，然后通过合适的湿法或干法刻蚀工艺去除第一极板403A和第二极板403B之间的所述层间介电层，示例性地，例如通过氢氟酸湿法工艺去除第一极板403A和第二极板403B之间的所述层间介电层，从而在第一极板403A和第二极板403B之间形成沟槽404。
步骤304，在所述沟槽中填充介质层406，所形成的结构如图4D所示。
示例性地，介质层406的形成过程为：首先在沟槽404的侧壁和/或底面上(也即至少在沟槽404的侧壁上)形成阻挡层405，示例性地阻挡层405采用TaN，其可以阻挡第一极板403A和第二极板403B的金属材料，例如铜向介质层406的扩撒。阻挡层405可以通过PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等工艺形成；然后在沟槽404中填充介质层406，从而形成MIM电容器。介质层406示例性地，采用高K材料，以便更容易控制MIM电容器的电容器值。示例性地，介质层406采用二氧化钛、三氧化二铝等高K电介质材料。
同样地，本步骤还可以包括诸如CMP的平坦化工艺，以去除高于层间介电层401的介质层406。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，比如还可以包括形成顶部金属层，所述顶部金属层包括与顶部通孔，以及与MIM电容器的第一极板和第二极板电连接的互连线/金属线，其都包括在本实施制作方法的范围内。
根据本实施例的半导体器件的制作方法，由于将MIM电容器的极板融合在顶部通孔的制作工艺中，不仅简化了工艺，降低了成本，而且可以避免等离子损伤，具有较高的良率。此外，由于采用高K电介质材料作为MIM电容器的电介质使得更容易控制MIM电容器的值。
实施例三
本实施例提出一种半导体器件的制作方法，用于制作如图2A和图2B所示的MIM电容器，其采用high K first工艺，下面将参照图5以及图6A～图6D对本发明一实施方式的半导体器件的制作方法做详细描述。
根据本实施例的半导体器件的制作方法包括：
步骤501，提供半导体衬底，在所述半导体衬底上形成介质层601，所述介质层601包括互连区域和电容器区域，在所述介质层601的互连区域中形成顶部通孔，在所述介质层601的电容器区域中形成开口602，所形成的结构如图6A所示。
其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。
需要说明的是，在本实施例中，图6A～图6D中的半导体衬底于简洁目的仅示出其上形成的层间介电层600，而未示出介质层601之下的各层金属层、半导体衬底及其中形成的器件等结构，并且在图6A～图6D中仅示出用于制作MIM电容器的区域，其他用于制作顶部通孔的区域同本领域的常规方法的情形一致。
介质层601示例性地采用高K材料，以便更容易控制MIM电容器的电容器值。示例性地，介质层601采用二氧化钛、三氧化二铝等高K电介质材料。介质层601可以通过PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等工艺形成。
顶部通孔和开口602通过本领域常用的光刻、刻蚀工艺形成，不同之处在于在本实施例中，在制作顶部通孔时掩膜需要同时具备互连区域的顶部通孔和开口602的图形和电容器区域的顶部通孔的图形，其中电容器区域的顶部通孔的图形根据MIM电容器极板的形状确定。示例性地，在本实施例中MIM电容器的极板采用如前所述的梳妆结构，因此电容器区域的开口602的形状示例性与图2B所示的极板的形状一致。
步骤502，在所述顶部通孔和所述开口602中填充金属材料，以在所述介质层601的互连区域中形成插塞，在所述介质层601的电容器区域中形成第一极板604A和第二极板604B，所形成的结构如图6B所示。
示例性地，金属材料采用金属铜，其采用本领域常规的工艺进行填充，例如首先在顶部通孔和开口602的侧壁和底部形成粘附层/种子层，然后通过电镀(ECP)工艺进行填充。并且应当理解，本步骤还可以包括诸如CMP(化学机械抛光)的平坦化工艺，以去除高于介质层601表面的金属材料。
在本实施例中，由于MIM电容器的极板是通过电介质(介质层601)的刻蚀以及金属材料的填充形成，不存在金属极板的等离子刻蚀过程，因此可以避免MIM电容器的等离子损伤问题。
进一步地，在填充金属材料之前可选地还可以在开口602的侧壁上形成阻挡层603。阻挡层603示例性地采用TaN，其可以阻挡第一极板604A和第二极板604B的金属材料，例如铜向介质层601的扩撒。阻挡层603可以通过PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等工艺形成。并且阻挡层603至少形成在顶部通孔602的侧壁上，示例性地，在本实施例中，阻挡层603形成在顶部通孔602的侧壁和底面上。
步骤503，去除所述第一极板604A和所述第二极板604B之外的所述介质层601，所形成的结构如图6C所示。
示例性地，通过合适的湿法或干法刻蚀工艺去除所述第一极板604A和所述第二极板604B之外的所述介质层601，即除了所述第一极板604A和所述第二极板604B之间的介质层601A，其余的介质层601均被去除。例如，首先以图形化的光刻胶层遮蔽MIM电容器所在区域，然后通过合适的湿法工艺去除所述第一极板604A和所述第二极板604B之外的所述介质层601。
步骤504，在所述第一极板604A和所述第二极板604B之外的区域形成层间介电层605，所形成的结构如图6D所示。
层间介电层605可以采用常用的介电层材料，例如氧化物、低K介电层或超低K介电层，示例性地为未掺杂硅玻璃、掺氟硅玻璃等。层间介电层605可以通过PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等工艺形成。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，比如还可以包括形成顶部金属层，所述顶部金属层包括与顶部通孔，以及与MIM电容器的第一极板和第二极板电连接的互连线/金属线，其都包括在本实施制作方法的范围内。
根据本实施例的半导体器件的制作方法，由于将MIM电容器的极板融合在顶部通孔的制作工艺中，不仅简化了工艺，降低了成本，而且可以避免等离子损伤，具有较高的良率。此外，由于采用高K电介质材料作为MIM电容器的电介质使得更容易控制MIM电容器的值。
实施例四
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：所述电容器包括第一极板、第二极板以及位于所述第一极板和所述第二极板之间的介质层，其中，所述电容器设置在所述半导体衬底上用于形成顶部通孔的层间介电层中，且所述第一极板和所述第二极板与所述顶部通孔平行设置。
其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。在本实施例中，半导体衬底的构成材料选用单晶硅。
可选地，所述电容器包括多个彼此交错布置的所述第一极板和第二极板，多个所述第一极板之间彼此电连接，多个所述第二极板之间彼此电连接。
可选地，所述第一极板和所述第二极板呈梳状结构，所述梳状结构包括相交设置的梳把部和梳齿部，所述第一极板的所述梳齿部和所述第二极板的所述梳齿部彼此交错布置，所述介质层形成在所述梳齿部之间。
可选地，所述介质层采用高K电介质，例如三氧化二铝等。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图7示出手机的示例。手机700的外部设置有包括在外壳701中的显示部分702、操作按钮703、外部连接端口704、扬声器705、话筒706等。
本发明实施例的电子装置，由于所包含的半导体器件MIM电容器的极板融合在顶部通孔的制作工艺中，不仅简化了工艺，降低了成本，而且可以避免等离子损伤，具有较高的良率。此外，由于采用高K电介质材料作为MIM电容器的电介质使得MIM电容器的值更容易被控制。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种半导体器件的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成电容器，所述电容器包括第一极板、第二极板以及位于所述第一极板和所述第二极板之间的介质层，其中，所述电容器和顶部通孔位于同一层中，且所述第一极板和所述第二极板与所述顶部通孔平行设置。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述电容器包括多个彼此交错布置的所述第一极板和第二极板，多个所述第一极板之间彼此电连接，多个所述第二极板之间彼此电连接。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第一极板和所述第二极板呈梳状结构，所述梳状结构包括相交设置的梳把部和梳齿部，所述第一极板的所述梳齿部和所述第二极板的所述梳齿部彼此交错布置，所述介质层形成在所述梳齿部之间。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述介质层采用高K电介质，所述高K电介质的介电常数大于等于7。
5.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述顶部通孔形成在顶部金属层和次顶部金属层之间。
6.根据权利要求1-5中的任意一项所述的半导体器件的制作方法，其特征在于，形成所述电容器的步骤包括：
在所述半导体衬底上形成层间介电层，所述层间介电层包括互连区域和电容器区域，在所述层间介电层的互连区域中形成顶部通孔，在所述层间介电层的电容器区域中形成开口；
在所述顶部通孔和所述开口中填充金属材料，以在所述层间介电层的互连区域中形成插塞，在所述层间介电层的电容器区域中形成所述第一极板和第二极板；
去除所述第一极板和所述第二极板之间的所述层间介电层，以在所述第一极板和所述第二极板之间形成沟槽；
在所述沟槽中填充所述介质层。
7.根据权利要求6所述的半导体器件的制作方法，其特征在于，还包括：
在所述沟槽的侧壁上形成阻挡层。
8.根据权利要求1-5中的任意一项所述的半导体器件的制作方法，其特征在于，形成所述电容器的步骤包括：
在所述半导体衬底上形成所述介质层，所述介质层包括互连区域和电容器区域，在所述介质层的互连区域中形成顶部通孔，在所述介质层的电容器区域中形成开口；
在所述顶部通孔和所述开口中填充金属材料，以在所述介质层的互连区域中形成插塞，在所述介质层的电容器区域中形成所述第一极板和第二极板；
去除所述第一极板和所述第二极板之外的所述介质层；
在所述第一极板和所述第二极板之外的区域形成层间介电层。
9.根据权利要求8所述的半导体器件的制作方法，其特征在于，还包括：
在所述开口的侧壁上形成阻挡层。
10.一种半导体器件，其特征在于，包括：
半导体衬底，在所述半导体衬底上形成有电容器，所述电容器包括第一极板、第二极板以及位于所述第一极板和所述第二极板之间的介质层，其中，所述电容器设置在所述半导体衬底上用于形成顶部通孔的层间介电层中，且所述第一极板和所述第二极板与所述顶部通孔平行设置。
11.根据权利要求10所述的半导体器件，其特征在于，所述电容器包括多个彼此交错布置的所述第一极板和第二极板，多个所述第一极板之间彼此电连接，多个所述第二极板之间彼此电连接。
12.据权利要求10所述的半导体器件，其特征在于，所述第一极板和所述第二极板呈梳状结构，所述梳状结构包括相交设置的梳把部和梳齿部，所述第一极板的所述梳齿部和所述第二极板的所述梳齿部彼此交错布置，所述介质层形成在所述梳齿部之间。
13.根据权利要求10所述的半导体器件，所述介质层采用高K电介质，所述高K电介质的介电常数大于等于7。
14.一种电子装置，其特征在于，包括如权利要求10-13中的任意一项所述的半导体器件以及与所述半导体器件连接的电子组件。
CN201710558133.4A 2017-07-10 2017-07-10 一种半导体器件及其制作方法、电子装置 Pending CN109244059A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710558133.4A CN109244059A (zh) 2017-07-10 2017-07-10 一种半导体器件及其制作方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710558133.4A CN109244059A (zh) 2017-07-10 2017-07-10 一种半导体器件及其制作方法、电子装置

Publications (1)

Publication Number Publication Date
CN109244059A true CN109244059A (zh) 2019-01-18

Family

ID=65083026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710558133.4A Pending CN109244059A (zh) 2017-07-10 2017-07-10 一种半导体器件及其制作方法、电子装置

Country Status (1)

Country Link
CN (1) CN109244059A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416191A (zh) * 2019-07-11 2019-11-05 南通沃特光电科技有限公司 一种集成mim电容器及其制造方法
CN110459534A (zh) * 2019-07-11 2019-11-15 南通沃特光电科技有限公司 一种集成mim电容器的背金工艺
CN113764377A (zh) * 2020-06-04 2021-12-07 联发科技（新加坡）私人有限公司 半导体装置
WO2024146036A1 (zh) * 2023-01-05 2024-07-11 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006005670A1 (de) * 2004-07-13 2006-01-19 Infineon Technologies Ag Verfahren zur herstellung einer kondensatoranordnung sowie zugehörige kondensatoranordnung
US20100096726A1 (en) * 2008-10-21 2010-04-22 Chin-Sheng Yang Metal capacitor and method of making the same
CN105074916A (zh) * 2013-03-05 2015-11-18 高通股份有限公司 具有增强电容的金属-氧化物-金属(mom)电容器
US20160358999A1 (en) * 2010-10-27 2016-12-08 Infineon Technologies Ag Capacitors in Integrated Circuits and Methods of Fabrication Thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006005670A1 (de) * 2004-07-13 2006-01-19 Infineon Technologies Ag Verfahren zur herstellung einer kondensatoranordnung sowie zugehörige kondensatoranordnung
US20100096726A1 (en) * 2008-10-21 2010-04-22 Chin-Sheng Yang Metal capacitor and method of making the same
US20160358999A1 (en) * 2010-10-27 2016-12-08 Infineon Technologies Ag Capacitors in Integrated Circuits and Methods of Fabrication Thereof
CN105074916A (zh) * 2013-03-05 2015-11-18 高通股份有限公司 具有增强电容的金属-氧化物-金属(mom)电容器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416191A (zh) * 2019-07-11 2019-11-05 南通沃特光电科技有限公司 一种集成mim电容器及其制造方法
CN110459534A (zh) * 2019-07-11 2019-11-15 南通沃特光电科技有限公司 一种集成mim电容器的背金工艺
CN113764377A (zh) * 2020-06-04 2021-12-07 联发科技（新加坡）私人有限公司 半导体装置
US11798878B2 (en) 2020-06-04 2023-10-24 Mediatek Singapore Pte. Ltd. Semiconductor device with capacitor element
WO2024146036A1 (zh) * 2023-01-05 2024-07-11 长鑫存储技术有限公司 半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
US10950689B2 (en) Semiconductor device with a through-substrate via hole having therein a capacitor and a through-substrate via conductor
TWI667774B (zh) 具有貫穿階梯接觸的立體儲存裝置及其形成方法
TWI668805B (zh) 三維記憶體裝置
WO2018161839A1 (en) Interconnect structure of three-dimensional memory device
US20220208749A1 (en) Semiconductor devices and methods of manufacture thereof
US10211147B2 (en) Metal-insulator-metal capacitors with dielectric inner spacers
CN109244059A (zh) 一种半导体器件及其制作方法、电子装置
CN105448898B (zh) 一种半导体器件及其制造方法和电子装置
CN109473486B (zh) 一种电容器结构及其制作方法
TW201739000A (zh) 用於共用基板的電路的隔離結構
TW202125718A (zh) 半導體裝置及其形成方法
TWI574349B (zh) 加厚之應力緩衝及功率分配層
US7109090B1 (en) Pyramid-shaped capacitor structure
US9786607B2 (en) Interconnect structure including middle of line (MOL) metal layer local interconnect on ETCH stop layer
JP2022539106A (ja) ３次元メモリデバイスのローカルコンタクトおよびそれを形成するための方法
CN107293513A (zh) 一种半导体器件及其制造方法和电子装置
CN110416214A (zh) Otp存储器件及其制作方法、电子装置
US20170098574A1 (en) Integrated Circuit With Conductive Line Having Line-Ends
CN107993978A (zh) 一种半导体器件及其制作方法、电子装置
CN105097662A (zh) 一种半导体器件及其制造方法、电子装置
CN108735711A (zh) 一种半导体器件及其制备方法、电子装置
US20160365314A1 (en) Capacitors
CN108022932A (zh) 一种半导体器件及其制作方法、电子装置
US7759189B2 (en) Method of manufacturing a dual contact trench capacitor
CN105460883A (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190118