CN109473486B - 一种电容器结构及其制作方法 - Google Patents
一种电容器结构及其制作方法 Download PDFInfo
- Publication number
- CN109473486B CN109473486B CN201811216535.7A CN201811216535A CN109473486B CN 109473486 B CN109473486 B CN 109473486B CN 201811216535 A CN201811216535 A CN 201811216535A CN 109473486 B CN109473486 B CN 109473486B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- groove
- layer
- substrate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 115
- 238000004519 manufacturing process Methods 0.000 title abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000708 deep reactive-ion etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种电容器结构及其制作方法，通过刻蚀衬底形成若干具有高深宽比的沟槽，以剩余衬底作为电容的第一极板，然后在所述沟槽内壁形成电容介质层，最后于所述沟槽内形成导电层作为电容的第二极板。本发明提供的电容器结构的制作方法，可通过调节沟槽的刻蚀深度，增大电容的有效面积，进而提高电容器单位面积上的电容密度。而且本发明工艺步骤简单，与现有CMOS工艺流程匹配，有效降低生产成本。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种电容器结构及其制作方法。
背景技术
随着各种功能电路集成度的迅速提高以及对功能模块和元器件小型化的需要，集成无源技术成为一种取代分立无源器件以达到器件小型化的解决方案。在各种典型电路中，80％的组件为无源器件，它们占去了印刷电路板上的近50％的面积，而电容器作为基板上最常见也是分布最多的元器件，使电容器的集成技术成为集成无源技术的关键技术。
集成电路芯片中的电容器结构多种多样，如MOS场效应管电容，PIP(poly-insulator-poly)电容，可变结电容以及后段互连中的MIM(metal-insulator-metal)电容和MOM(metal-oxide-metal)电容。存在于后段互连层中的电容结构不占用器件层的面积，且电容的线性特征要远好于其他类型的电容。
随着芯片尺寸的减少及性能对大电容的需求，如何在有限的面积下获得高密度的电容成为一个非常有吸引力的课题。为了获得较高单位面积的电容密度，通常采用的方法有三种：第一、采用更高介电常数的介电材料来提高电容密度。但是目前可用的高介电材料有限，可以与现有后段工艺结合的更少，因此换用高介电常数材料的提升电容密度的方法运用较少。第二、根据物理学电容计算原理，减少两极板的距离也可以增大电容。而在具体制造过程中就是减少介质层的厚度。但是很显然的是，介质层厚度降低，则在同等工作电压下，介质材料所承受的电场强度也相应增加。而介质材料的耐击穿程度是一定的，为了获得可靠的器件减少击穿损坏的危险，通常利用减少介质的厚度来实现电容密度提高的程度是有限的，而且牺牲了耐击穿的可靠性。第三、在单层电容器的结构下，利用起伏的形貌或者半球状晶粒，增加单位面积上的电容极板面积，但是这种方法所能提高的幅度有限，而且高低起伏的形貌对工艺带来很大难度。
发明内容
为解决上述问题，本发明提供一种电容器结构及其制作方法，以提高单位面积上的电容密度。
本发明提供一种电容器结构的制作方法，包括：
提供一衬底；
刻蚀所述衬底，形成若干沟槽，以剩余衬底作为电容器的一极板；
于所述沟槽内壁形成电容介质层；
于所述沟槽内形成导电层，以所述导电层作为电容器的另一极板。
可选的，所述沟槽具有高深宽比，所述沟槽的深宽比为：20:1～50:1。
可选的，所述导电层的材质为钨或多晶硅。
可选的，所述导电层的形成包括：
于所述沟槽内填充导电材料至覆盖所述衬底的上表面；
采用化学机械研磨去除所述衬底上表面的导电材料。
可选的，所述电容介质层的材质为氧化硅或氮化硅。
可选的，采用热氧化法形成所述电容介质层。
可选的，所述电容介质层的厚度为
可选的，采用BOSCH刻蚀工艺刻蚀所述衬底以形成若干沟槽。
可选的，所述电容器的制作方法还包括，通过互连工艺将各所述沟槽内导电层进行连接。
进一步的，本发明提供一种电容器结构，包括：
第一极板，所述第一极板内设置有若干沟槽；
电容介质层，所述电容介质层位于所述沟槽内壁；
第二极板，所述第二极板位于所述沟槽内，通过所述电容介质层与所述第一极板隔离。
可选的，所述沟槽具有高深宽比，所述沟槽的深宽比为：30:1。
可选的，所述第一极板内设置的若干沟槽采用BOSCH刻蚀工艺同步形成。
可选的，所述第一极板的材质为硅。
可选的，所述电容介质层的材质为氧化硅或氮化硅。
可选的，所述第二极板的材质为钨或多晶硅。
可选的，所述第二极板通过金属互联工艺进行连接。
综上所述，本发明提供的一种电容器结构的制作方法，通过刻蚀衬底形成若干沟槽，以剩余衬底作为电容器的第一极板，然后在所述沟槽内壁形成电容介质层，最后于所述沟槽内形成导电层作为电容器的第二极板。本发明提供的电容器结构的制作方法，可通过调节沟槽的刻蚀深度，增大电容器的有效面积，进而提高电容器单位面积上的电容密度。而且本发明工艺步骤简单，与现有CMOS工艺流程匹配，有效降低生产成本。
附图说明
图1为现有工艺制作的一种电容器结构；
图2a-2d为现有工艺制作一种电容器结构所对应的结构示意图；
图3为本发明实施例一所提供的一种电容器结构的制作方法的流程图；
图4a-图4c为本发明实施例一所提供的一种电容器结构的制作过程中相关步骤所对应的结构示意图；
图5为本发明实施例二所提供的一种电容器结构的制作方法的流程图；
图6a-图6d为本发明实施例二所提供的一种电容器结构的制作过程中相关步骤所对应的结构示意图。
具体实施方式
在现有工艺制作电容器，若想增大电容的电容值，由于介电常数的改变不大，因此需要改变电容的有效面积，也就是说，需要增大电容上/下极板的面积。现有制作的电容器的工艺流程为：首先在衬底10上刻蚀沟槽，然后沉积电介质层11和导电极板12，并根据工艺许可重复沉积电介质层(13、15)和导电极板(14、16)，如图1所示。现有工艺通过不同的光刻掩模，刻蚀出不同导电极板的连接通孔(17-20)，形成立体电容；或者如图2a-2c所示的一种电容器的制作方法，首先在衬底20上刻蚀沟槽，形成一介质层21，然后沉积极板层22，接着沉积介质层并整片刻蚀，形成介质侧壁31，并可根据工艺条件多次重复形成介质侧壁32-35(图2a所示)；然后化学机械研磨后(图2b所示)，利用酸液腐蚀去除介质侧壁31-35(图2c所示)，并沉积电容介质层40，沉积上层导电极板，刻蚀不同层次极板通孔41-43(图2d所示)，形成电容。可见上述现有电容器的制作工艺，需要多层光刻刻蚀工艺，制作过程比较复杂。
本发明提供一种电容器结构的制作方法，通过在衬底上刻蚀若干沟槽，以剩余衬底作为电容器的第一个极板，在所述沟槽内形成电容介质层，并在所述沟槽内形成导电层，以所述导电层作为电容器的第二极板。本发明提供的电容器结构的制作方法，可通过调节沟槽的刻蚀深度，增大电容的有效面积，进而提高电容器单位面积上的电容密度。而且本发明工艺步骤简单，与现有CMOS工艺流程匹配，有效降低生产成本。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
实施例一
图3是本实施例所提供的一种电容器结构的制作方法的流程图，如图3所示，本发明提供一种电容器结构的制作方法，包括以下步骤：
S01：提供一衬底；
S02：刻蚀所述衬底，形成若干沟槽，以剩余衬底作为电容器的一极板；
S03：于所述沟槽内壁形成电容介质层；
S04：于所述沟槽内形成导电层，以所述导电层作为电容器的另一极板。
图4a-图4c是本实施例提供的一种电容结构的制作过程中相关步骤所对应的结构示意图，请参考图3并结合图4a-图4c，详细说明本实施例提供的一种电容器结构的制作方法。
执行步骤S01，提供一衬底100，所述衬底100可以是硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的至少一种。作为优选，本实施例中衬底100为硅衬底。
执行步骤S02，刻蚀所述衬底100，形成若干个具有高深宽比的沟槽110。首先，采用光刻工艺在衬底上定义出需要刻蚀的区域。通常，光刻工艺形成的光刻胶图形中，光刻胶打开的区域作为需要刻蚀的区域，光刻胶覆盖的区域作为保护的区域。然后，采用BOSCH刻蚀工艺对定义的区域进行深硅刻蚀，形成若干个具有高深宽比的沟槽110。所述BOSCH刻蚀工艺由聚合物沉积工艺、聚合物刻蚀工艺和硅刻蚀工艺交替往复循环进行，在硅刻蚀工艺中，聚合物覆盖在沟槽的侧壁作为刻蚀阻挡层。作为优选，所述BOSCH刻蚀工艺的刻蚀气体采用SF6，钝化气体采用C4F8。最后，剥离去除光刻胶，在衬底100上形成高深宽比沟槽110。所述沟槽110的形成也可以采用其他深反应离子刻蚀(Deep Reactive Ion Etching，DRIE)工艺，如低温刻蚀深沟槽技术，对此本实施例不做具体限定。所述沟槽110的深宽比为20:1～50:1，当然也可以根据具体工艺条件和工艺需求形成具有一定深宽比的沟槽。作为优选，本实施例中所述沟槽110的深宽比为30:1。
执行步骤S03，于所述沟槽110内壁形成电容介质层101，如图4b所示。所述电容介质层101为具有高台阶覆盖能力的介电材料，如氧化硅或氮化硅，本实施例中优选为氧化硅，所述电容介质层101可以采用热氧化工艺或者化学气相沉积工艺生成。所述电容介质层101的厚度为
本实施例优选为
执行步骤S04，于所述沟槽110内形成导电层102。首先通过化学气相沉积于所述沟槽110内填充导电材料，所述导电材料覆盖所述衬底的上表面，然后通过化学机械研磨工艺去除衬底上表面多余的导电材料，在所述沟槽内形成导电层102。所述导电材料一般采用具有高宽深比填充能力的钨或多晶硅等，本实施例中优选为钨。
另外，本实施例提供的电容器结构的制作方法，还包括：通过互连工艺将所述沟槽110内导电层102进行连接，即在所述导电层102上形成连接通孔(图中未示)，并经由连接通孔与金属互连层相连或晶体管漏区相连。
进一步的，本实施例提供一种电容器结构，包括：第一极板，所述第一极板内设置有若干沟槽；电容介质层，所述电容介质层位于所述沟槽内壁；第二极板，所述第二极板位于所述沟槽内，通过所述电容介质层与所述第一极板隔离。
其中，所述第一极板的材质优选为硅，所述沟槽110具有较高的深宽比，所述沟槽110深宽比为20:1～50:1，本实施例中优选为30:1。所述第一极板内设置的若干沟槽可以采用BOSCH刻蚀工艺同步形成，也可以采用其他深反应离子刻蚀(Deep Reactive IonEtching，DRIE)工艺形成，如低温刻蚀深沟槽技术。
所述电容介质层为具有高台阶覆盖能力的介电材料，优选为氧化硅或氮化硅，所述第二极板为填充于所述沟槽内的导电层，其材质优选为钨或多晶硅。另外，本实施例中，所述第二极板上设置有连接通孔，并经由所述连接通孔与金属互连层相连或晶体管漏区相连。
本实施例提供的一种电容器结构及其制作方法，通过刻蚀衬底形成若干沟槽，以剩余衬底作为电容的第一极板，然后在所述沟槽内壁形成电容介质层，最后于所述沟槽内形成导电层作为电容的第二极板。本发明提供的电容器结构的制作方法，可通过调节沟槽的刻蚀深度，增大电容的有效面积，进而提高电容器单位面积上的电容密度。而且本发明工艺步骤简单，与现有CMOS工艺流程匹配，有效降低生产成本。
实施例二
图5是本实施例所提供的一种电容器结构的制作方法的流程图，图6a-图6d是本实施例提供的一种电容器结构的制作过程中相关步骤所对应的结构示意图。请参考图5并结合图6a-图6d，本实施例提供了另一种电容器结构的制作方法，包括：
步骤S11：提供一衬底，刻蚀所述衬底以形成凹槽；
步骤S12：于所述凹槽内沉积多晶硅层；
步骤S13：刻蚀所述多晶硅，形成若干沟槽，以剩余多晶硅为电容器的第一极板；
步骤S14：于所述沟槽内壁形成电容介质层；
步骤S15：于所述沟槽内形成导电层，以所述导电层作为电容器的第二极板。
具体的，首先提供一衬底200，刻蚀所述衬底200形成一凹槽210，在所述凹槽210的内壁形成一隔离介质层201。所述隔离介质层201的材质优选为氧化硅。之后在所述凹槽210内沉积多晶硅，并通过化学机械研磨去除多余多晶硅，在所述凹槽210内形成多晶硅层202如图6a所示。作为优选，本实施例中在所述凹槽210内沉积多晶硅为高掺杂多晶硅。
接着，对所述凹槽210内的多晶硅层202进行刻蚀，形成若干具有高深宽比的沟槽220，如图6b所示。刻蚀剩余的多晶硅层202为电容器的第一极板。所述沟槽220的深宽比为20:1～50:1，当然也可以根据具体工艺条件和工艺需求形成具有一定深宽比的沟槽。作为优选，本实施例中所述沟槽110的深宽比为30:1。
然后，于所述沟槽220内壁形成电容介质层203，如图6c所示。所述电容介质层203为具有高台阶覆盖能力的介电材料，如氧化硅或氮化硅，本实施例中优选为氧化硅，所述电容介质层203可以采用热氧化法或化学气相沉积工艺形成。
最后，在所述沟槽220内形成导电层204作为电容器的第二极板，如图6d所示。所述导电层204的材质一般采用具有高宽深比填充能力的钨或多晶硅等，本实施例中优选为多晶硅。
另外，本实施例提供一种电容器结构的制作方法，还包括：通过互连工艺将所述沟槽220内导电层204进行连接，即在所述导电层204上形成连接通孔，并经由连接通孔与金属互连层相连或晶体管漏区相连。
本实施例提供一种电容器其制作方法，通过在衬底上刻蚀形成凹槽，并填充多晶硅层；然后对所述凹槽内多晶硅层进行刻蚀，形成若干具有高深宽比的沟槽，以凹槽内剩余多晶硅层作为电容器的第一极板；接着在所述沟槽内形成电容介质层；最后，在所述沟槽内填充导电层，以所述导电层作为电容器的第二极板。本发明提供的电容器结构的制作方法，通过调节沟槽的刻蚀深度，增大电容器两极板的有效面积，进而提高单位面积上的电容密度。而且本发明工艺步骤简单，与现有CMOS工艺流程匹配，有效降低生产成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (13)
1.一种电容器结构的制作方法，其特征在于，包括：
提供一衬底，刻蚀所述衬底以形成凹槽；
于所述凹槽内沉积多晶硅层；
刻蚀所述多晶硅层，形成若干沟槽，以剩余多晶硅层作为电容器的第一极板；
于所述沟槽内壁形成电容介质层；
于所述沟槽内形成导电层，以所述导电层作为电容器的第二极板。
2.根据权利要求1所述的电容器结构的制作方法，其特征在于，所述沟槽具有高深宽比，所述沟槽的深宽比为：20:1～50:1。
3.根据权利要求1所述的电容器结构的制作方法，其特征在于，所述导电层的材质为钨或多晶硅。
4.根据权利要求1所述的电容器结构的制作方法，其特征在于，所述导电层的形成包括：
于所述沟槽内填充导电材料至覆盖所述衬底的上表面；
采用化学机械研磨去除所述衬底上表面的导电材料。
5.根据权利要求1所述的电容器结构的制作方法，其特征在于，所述电容介质层的材质为氧化硅或氮化硅。
6.根据权利要求1所述的电容器结构的制作方法，其特征在于，采用热氧化法形成所述电容介质层。
7.根据权利要求1所述的电容器结构的制作方法，其特征在于，所述电容介质层的厚度为
8.根据权利要求1所述的电容器结构的制作方法，其特征在于，所述电容器的制作方法还包括，通过互连工艺将各所述沟槽内导电层进行连接。
9.一种电容器结构，其特征在于，包括：
衬底，所述衬底内设置有一凹槽，所述凹槽内沉积有多晶硅层；
第一极板，位于所述凹槽内，且通过刻蚀所述多晶硅层形成若干沟槽后，以剩余多晶硅层作为电容器的第一极板；
电容介质层，所述电容介质层位于所述沟槽内壁；
第二极板，所述第二极板位于所述沟槽内，通过所述电容介质层与所述第一极板隔离。
10.根据权利要求9所述的电容器结构，其特征在于，所述沟槽具有高深宽比，所述沟槽的深宽比为：30:1。
11.根据权利要求9所述的电容器结构，其特征在于，所述电容介质层的材质为氧化硅或氮化硅。
12.根据权利要求9所述的电容器结构，其特征在于，所述第二极板的材质为钨或多晶硅。
13.根据权利要求9所述的电容器结构，其特征在于，所述第二极板通过金属互联工艺进行连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811216535.7A CN109473486B (zh) | 2018-10-18 | 2018-10-18 | 一种电容器结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811216535.7A CN109473486B (zh) | 2018-10-18 | 2018-10-18 | 一种电容器结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109473486A CN109473486A (zh) | 2019-03-15 |
| CN109473486B true CN109473486B (zh) | 2022-04-15 |
Family
ID=65664204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811216535.7A Active CN109473486B (zh) | 2018-10-18 | 2018-10-18 | 一种电容器结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109473486B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110310997B (zh) * | 2019-05-20 | 2022-09-09 | 中国电子科技集团公司第五十五研究所 | 一种高电容密度的mis芯片电容 |
| CN111969111B (zh) * | 2020-08-26 | 2023-04-18 | 上海华虹宏力半导体制造有限公司 | 一种电容器及其制造方法 |
| CN112397479B (zh) * | 2020-11-25 | 2022-07-22 | 思瑞浦微电子科技（苏州）股份有限公司 | 隔离电容及其制备方法 |
| CN113270547A (zh) * | 2021-05-19 | 2021-08-17 | 上海华虹宏力半导体制造有限公司 | 一种pip电容及其制作方法 |
| CN116209352B (zh) * | 2023-04-27 | 2023-07-18 | 北京超弦存储器研究院 | 半导体器件及其制造方法、存储器、电子设备 |
| CN116544283B (zh) * | 2023-04-28 | 2024-06-14 | 上海朗矽科技有限公司 | 嵌入式电容器及嵌入式电容器的制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101587832A (zh) * | 2008-05-23 | 2009-11-25 | 中芯国际集成电路制造(北京)有限公司 | 电容器及其制作方法 |
| CN103208415A (zh) * | 2013-03-22 | 2013-07-17 | 上海宏力半导体制造有限公司 | 电容及其形成方法 |
| US8722503B2 (en) * | 2010-07-16 | 2014-05-13 | Texas Instruments Incorporated | Capacitors and methods of forming |
| CN104377191A (zh) * | 2014-11-17 | 2015-02-25 | 上海集成电路研发中心有限公司 | 与集成电路工艺兼容的电容结构及其制备方法 |
| US9595521B2 (en) * | 2013-11-27 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitive device |
| CN107437530A (zh) * | 2017-09-12 | 2017-12-05 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2074848C (en) * | 1992-07-29 | 1998-02-10 | Joseph P. Ellul | Method of forming electrodes for trench capacitors |
| KR20020058529A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 반도체소자 제조 방법 |
| US6849529B2 (en) * | 2002-10-25 | 2005-02-01 | Promos Technologies Inc. | Deep-trench capacitor with hemispherical grain silicon surface and method for making the same |
| TWI278069B (en) * | 2005-08-23 | 2007-04-01 | Nanya Technology Corp | Method of fabricating a trench capacitor having increased capacitance |
| US7332392B2 (en) * | 2006-04-11 | 2008-02-19 | United Microelectronics Corp. | Trench-capacitor DRAM device and manufacture method thereof |
| CN106449606A (zh) * | 2016-10-12 | 2017-02-22 | 上海华虹宏力半导体制造有限公司 | 一种mim电容器结构及其制作方法 |
-
2018
- 2018-10-18 CN CN201811216535.7A patent/CN109473486B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101587832A (zh) * | 2008-05-23 | 2009-11-25 | 中芯国际集成电路制造(北京)有限公司 | 电容器及其制作方法 |
| US8722503B2 (en) * | 2010-07-16 | 2014-05-13 | Texas Instruments Incorporated | Capacitors and methods of forming |
| CN103208415A (zh) * | 2013-03-22 | 2013-07-17 | 上海宏力半导体制造有限公司 | 电容及其形成方法 |
| US9595521B2 (en) * | 2013-11-27 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitive device |
| CN104377191A (zh) * | 2014-11-17 | 2015-02-25 | 上海集成电路研发中心有限公司 | 与集成电路工艺兼容的电容结构及其制备方法 |
| CN107437530A (zh) * | 2017-09-12 | 2017-12-05 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109473486A (zh) | 2019-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109473486B (zh) | 一种电容器结构及其制作方法 | |
| US10950689B2 (en) | Semiconductor device with a through-substrate via hole having therein a capacitor and a through-substrate via conductor | |
| US7560795B2 (en) | Semiconductor device with a capacitor | |
| KR100698089B1 (ko) | 커패시터를 갖는 반도체 소자 및 이의 제조방법 | |
| KR100572829B1 (ko) | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 | |
| US7678659B2 (en) | Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof | |
| US6387750B1 (en) | Method of forming MIM capacitor | |
| KR20060076400A (ko) | 커패시터 구조 및 그 제조방법 | |
| CN112259522B (zh) | 包含mim电容的后端结构及其制作方法 | |
| KR100644526B1 (ko) | 엠보싱형 커패시터의 제조 방법 | |
| KR100816247B1 (ko) | Ｍｉｍ 캐패시터 및 그 제조방법 | |
| KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
| KR100515378B1 (ko) | 박막 커패시터 제조 방법 | |
| KR100965215B1 (ko) | 반도체 소자의 ｍｉｍ 커패시터 제조 방법 | |
| KR101159112B1 (ko) | 가변 용량 캐패시터 및 그 제조방법 | |
| US20070145599A1 (en) | Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same | |
| KR20100079205A (ko) | Ｍｉｍ 커패시터를 가지는 반도체 소자 및 방법 | |
| US20230395649A1 (en) | Metal-insulator-metal (mim) capacitor module | |
| CN113517273B (zh) | 电容器阵列结构及其制备方法和半导体存储器件 | |
| CN112259523B (zh) | Mim电容的形成方法和后端结构 | |
| CN107644866B (zh) | 一种mip平板电容结构及其形成方法 | |
| CN113257783B (zh) | 存储器装置及其制造方法 | |
| KR20090069543A (ko) | Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법 | |
| KR100322882B1 (ko) | 3전극 구조의 안티퓨즈 및 그 통합 메모리로직 반도체 소자 제조방법 | |
| JP2006253268A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |