CN112542435A - 一种防止表面金属层脱焊的半导体装置及其制造方法 - Google Patents
一种防止表面金属层脱焊的半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN112542435A CN112542435A CN202011415145.XA CN202011415145A CN112542435A CN 112542435 A CN112542435 A CN 112542435A CN 202011415145 A CN202011415145 A CN 202011415145A CN 112542435 A CN112542435 A CN 112542435A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- metal
- passivation layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 105
- 239000002184 metal Substances 0.000 title claims abstract description 105
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000002161 passivation Methods 0.000 claims abstract description 58
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 14
- 239000010937 tungsten Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000010936 titanium Substances 0.000 claims abstract description 10
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 10
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 11
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- -1 aluminum silicon copper Chemical compound 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000005275 alloying Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 176
- 230000008569 process Effects 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000002210 silicon-based material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910001414 potassium ion Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910001415 sodium ion Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种防止表面金属层脱焊的半导体装置，包括表面具有绝缘介质层的半导体器件，半导体器件的表面设有接触孔，接触孔内侧面上设置有一层由金属钛材料制成的接触层，接触层的表面设有一层由氮化钛材料制成的阻挡层，接触孔内侧面还设置有一层由金属钨材料制成的侧壁保护层，接触孔内及半导体器件的表面还设置有金属互联层，金属互联层的上方设有第一钝化层和第二钝化层。本发明的防止表面金属层脱焊的半导体装置，其键合后表面金属层不易脱落、剥离，可靠性高。此外本发明还涉及该半导体装置的制造方法。
Description
技术领域
本发明涉及一种半导体装置，尤其涉及一种防止表面金属层脱焊的半导体装置，此外本发明还涉及该半导体装置的制造方法。
背景技术
在半导体制造过程中，半导体结构表面的金属工艺和钝化工艺是关键技术。其中，在封装工艺中，在对导线做压焊工艺时，一般器件表面金属层会承受很大的应力。为了避免金属导线的应力对半导体器件性能造成影响，一般采用多层金属层或者较厚金属层以缓冲应力。此外，通过在半导体结构表面形成钝化层，可以减少半导体结构内部氧化层中的各种电荷，增强半导体结构对金属离子(如钠离子或钾离子)玷污的阻挡能力，保护半导体结构的内部器件不受损伤，也保护了导体结构的良好的电特性。
然而，在半导体功率器件中，经常会出现芯片键合时铝线与芯片表面金属层的焊接可靠性不足，芯片键合后表面金属层(铝、铜、铝硅铜合金或铝铜合金等)脱落、剥离，甚至芯片表面的ILD(绝缘层间介质)层也被破坏的现象，这严重影响了功率器件芯片的可靠性。
发明内容
为解决上述技术问题，本发明的目的是提供一种可靠性高的防止表面金属层脱焊的半导体装置及其制造方法。
本发明的防止表面金属层脱焊的半导体装置，包括表面具有绝缘介质层的半导体器件，半导体器件的表面设有接触孔，其特征在于：接触孔内侧面上设置有一层由金属钛材料制成的接触层，接触层的表面设有一层由氮化钛材料制成的阻挡层，接触孔内侧面还设置有一层由金属钨材料制成的侧壁保护层，接触孔内及半导体器件的表面还设置有金属互联层，金属互联层的上方设有第一钝化层。
进一步的，本发明的防止表面金属层脱焊的半导体装置，所述接触孔的左侧面、右侧面及底部转角处分别设置有侧壁保护层。
进一步的，本发明的防止表面金属层脱焊的半导体装置，所述第一钝化层的表面设置有第二钝化层。
进一步的，本发明的防止表面金属层脱焊的半导体装置，所述金属互联层由铝铜合金或铝硅铜合金制成，所述第一钝化层由氧化硅制成，第二钝化层由氮化硅制成。
借由上述方案，本发明至少具有以下优点：本发明的防止表面金属层脱焊的半导体装置，其接触孔内依次设置有由金属钛制成的接触层，由氮化钛制成的阻挡层，由金属钨制成的侧壁保护层，半导体器件表面还设置有金属互联层，金属互联层上方还设置有第一钝化层，通过上述接触层、阻挡层、侧壁保护层、金属互联层及第一和第二钝化层的设置，使得该半导体装置在压焊时，其表面的金属层不易脱焊，从而提高了半导体器件的可靠性。
综上所述，本发明的防止表面金属层脱焊的半导体装置，其键合后表面金属层不易脱落、剥离，可靠性高。
一种上述半导体装置的制造方法，包括如下步骤：
S1：在半导体器件表面沉积由金属钛制成且厚度为
的接触层；
S2：在接触层表面沉积由氮化钛制成且厚度为
的阻挡层，并进行退火处理，退火温度为600℃～1000℃，退火时间为30～100S。
S3：在阻挡层上方沉积厚度为
的金属钨，并对金属钨进行回刻形成侧壁保护层；
S4：在阻挡层表面沉积一层由铝铜合金或铝硅铜合金制成且厚度为3um～7um的厚顶层金属层，即金属互联层；
S5：对金属互联层进行刻蚀和退火合金化处理。
进一步的，本发明的半导体装置的制造方法，在步骤S5之后还包括如下步骤：
S6：在顶层金属层的表面沉积第一钝化层，第一钝化层为氧化硅层，其厚度为
进一步的，本发明的半导体装置的制造方法，在步骤S6之后还包括如下步骤：
S7：在第一钝化层的表面沉积第二钝化层，第二层钝化层为氮化硅层，其厚度为
进一步的，本发明的半导体装置的制造方法，在步骤S7之后还包括如下步骤：
S8：对第一钝化层和第二钝化层进行刻蚀，暴露出最顶层的金属结合区。
通过本发明制成的半导体装置，其键合后表面金属层不易脱落、剥离，可靠性高。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是防止表面金属层脱焊的半导体装置的局部剖视图；
图中，绝缘介质层1，半导体器件2，接触孔3，接触层4，阻挡层5，金属互联层6，第一钝化层7，侧壁保护层8，第二钝化层9。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
参见图1，本发明一较佳实施例的防止表面金属层脱焊的半导体装置，包括表面具有绝缘介质层1的半导体器件2，半导体器件的表面设有接触孔3，接触孔内侧面上设置有一层由金属钛材料制成的接触层4，接触层的表面设有一层由氮化钛材料制成的阻挡层5，接触孔内侧面还设置有一层由金属钨材料制成的侧壁保护层8，接触孔内及半导体器件的表面还设置有金属互联层6，金属互联层的上方设有第一钝化层7。
本发明防止表面金属层脱焊的半导体装置，其接触孔内依次设置有由金属钛制成的接触层，由氮化钛制成的阻挡层，接触孔内侧面还设置有一层由金属钨材料制成的侧壁保护层，接触孔内及半导体器件的表面还设置有金属互联层，金属互联层上方还设置有第一钝化层，优选的，第一层上方还可设置第二钝化层，通过上述接触层、阻挡层、金属互联层及第一和第二钝化层的设置，使得该半导体装置在压焊时，其表面的金属层不易脱焊，从而提高了半导体器件的可靠性。
其中，接触层为钛层，该钛层的厚度为
该接触层厚度较薄，与硅材料的接触电阻小。
阻挡层为氮化钛层，该氮化钛层的厚度为
该阻挡层的作用是加强附着并阻止扩散。
金属互联层为铝铜合金层或铝硅铜合金层，该金属层的厚度为3um～7um；金属互联层采用溅射工艺沉积，温度为100℃-450℃。由于最顶层的金属层直接与外部电路相连，所承受的电流负荷较大，因此最顶层金属层的厚度远大于接触层和阻挡层金属的厚度，采用较厚的最顶层金属层。更重要的是，铝铜合金能承受更大的打线力度，避免表面金属层脱焊现象的发生。
第一钝化层为氧化硅层，其厚度为
第一钝化层的设置可以减少半导体结构内部氧化层中的各种电荷，增强半导体结构对金属离子如钠离子或钾离子玷污的阻挡能力，保护半导体结构的内部器件不受损伤。
作为优选，本发明防止表面金属层脱焊的半导体装置，接触孔的左侧面、右侧面以及底部转角处分别设置有侧壁保护层8。
侧壁保护层为钨层，该钨层的厚度为
由于铝和硅容易发生互融，而钨金属熔点高，侧壁保护层的设置能有效的阻止铝和铜向硅材料中扩散，以防止顶层金属层与半导体衬底发生互溶或形成硅刺。
作为优选，本发明防止表面金属层脱焊的半导体装置，第一钝化层的表面设置有第二钝化层9。
第二钝化层的设置进一步提高了该半导体装置的钝化效果。本实施例中，第二层钝化层为氮化硅层，其厚度为
作为优选，本发明防止表面金属层脱焊的半导体装置，金属互联层由铝铜合金或铝硅铜合制成，第一钝化层由氧化硅制成，第二钝化层由氮化硅制成。
本实施例的防止表面金属层脱焊的半导体装置，其制造方法如下描述：
1、在半导体器件表面沉积由金属钛制成且厚度为
的接触层；
该接触层厚度较薄，与硅材料的接触电阻小。
2、在接触层表面沉积由氮化钛制成且厚度为
的阻挡层，并进行退火处理，退火温度为600℃～1000℃，退火时间为30～100S。
该阻挡层的作用是加强附着并阻止扩散。经过退火处理后，硅表面形成钛硅化物，能更好的降低接触电阻，形成欧姆接触。接触层位于接触孔的底壁和侧壁处；阻挡层形成于接触层之上；
3、在阻挡层上方形成由金属钨制成且厚度为
的侧壁保护层；
其主要步骤包括：
在阻挡层表面沉积一层金属钨层；
对金属钨层进行回刻从而形成侧壁保护层。
通过调节刻蚀工艺，可使侧壁保护层仅形成于接触孔左右两侧的侧壁上和底部转角位置，以防止金属互联层与半导体衬底发生互溶或形成硅刺。由于铝和硅容易发生互融，而钨金属熔点高，其能有效阻止铝和铜向硅材料中扩散。
4、在阻挡层表面沉积一层由铝铜合金或铝硅铜合金制成且厚度为3um～7um的厚顶层金属层，即金属互联层；
金属互联层采用溅射工艺沉积形成，其温度为100℃-450℃。由于最顶层的金属互联层直接与外部电路相连，所承受的电流负荷较大，因此最顶层的金属互联层的厚度远大于接触层和阻挡层的厚度。同时，较厚的最顶层金属互联层能承受更大的打线力度，避免表面金属层脱焊现象的发生。
5、对金属互联层进行刻蚀和退火合金化处理；
其具体步骤为：
5.1在金属互联层的表面涂覆光刻胶，并进行曝光和显影，形成光刻胶图案；
5.2以光刻胶图案为掩膜对金属互联层进行刻蚀；
5.3进行退火合金化处理，其退火合金化的温度为300℃～450℃，退火时间为30～60分钟。
该步骤的目的是为了减小合金成分的偏析，使铝铜合金成分均匀化，并修复金属刻蚀工艺中产生的电荷，减少漏电，提高器件的可靠性。
6、在顶层金属层的表面沉积第一钝化层，第一钝化层为氧化硅层，其厚度为
7、在第一钝化层的表面沉积第二钝化层，第二层钝化层为氮化硅层，其厚度为
8、对第一钝化层和第二钝化层进行刻蚀，暴露出最顶层的金属结合区；
其具体步骤为：
8.1在第二钝化层的表面涂覆光刻胶，并进行曝光和显影，形成光刻胶图案；
8.2以光刻胶图案为掩膜对第一钝化层和第二钝化层进行干法刻蚀；
8.3对第一钝化层和第二钝化层进行退火处理。
这样能释放其内部的应力，使表面金属层铝硅铜或铝铜合金与下层芯片主体能更加紧密的结合在一起，防止表面金属层脱落，增强功率器件芯片的可靠性和提高良率。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，本领域技术人员能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的保护范围由所附权利要求而不是上述说明限定。
此外，以上仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。同时，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (8)
1.一种防止表面金属层脱焊的半导体装置，包括表面具有绝缘介质层(1)的半导体器件(2)，半导体器件的表面设有接触孔(3)，其特征在于：接触孔内侧面上设置有一层由金属钛材料制成的接触层(4)，接触层的表面设有一层由氮化钛材料制成的阻挡层(5)，接触孔内侧面还设置有一层由金属钨材料制成的侧壁保护层(8)，接触孔内及半导体器件的表面还设置有金属互联层(6)，金属互联层的上方设有第一钝化层(7)。
2.根据权利要求1所述的防止表面金属层脱焊的半导体装置，其特征在于：所述接触孔的左侧面、右侧面及底部转角处分别设置有侧壁保护层(8)。
3.根据权利要求2所述的防止表面金属层脱焊的半导体装置，其特征在于：所述第一钝化层的表面设置有第二钝化层(9)。
4.根据权利要求3所述的防止表面金属层脱焊的半导体装置，其特征在于：所述金属互联层由铝铜合金或铝硅铜合金制成，所述第一钝化层由氧化硅制成，第二钝化层由氮化硅制成。
5.一种如权利要求4所述的半导体装置的制造方法，其特征在于，包括如下步骤：
S1：在半导体器件表面沉积由金属钛制成且厚度为
的接触层；
S2：在接触层表面沉积由氮化钛制成且厚度为
的阻挡层，并进行退火处理，退火温度为600℃～1000℃，退火时间为30～100S。
S3：在阻挡层上方沉积厚度为
的金属钨，并对金属钨进行回刻形成侧壁保护层；
S4：在阻挡层表面沉积一层由铝铜合金或铝硅铜合金制成且厚度为3um～7um的厚顶层金属层，即金属互联层；
S5：对金属互联层进行刻蚀和退火合金化处理。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于：
在步骤S5之后还包括如下步骤：
S6：在顶层金属层的表面沉积第一钝化层，第一钝化层为氧化硅层，其厚度为
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，在步骤S6之后还包括如下步骤：
S7：在第一钝化层的表面沉积第二钝化层，第二层钝化层为氮化硅层，其厚度为
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，在步骤S7之后还包括如下步骤：
S8：对第一钝化层和第二钝化层进行刻蚀，暴露出最顶层的金属结合区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011415145.XA CN112542435A (zh) | 2020-12-04 | 2020-12-04 | 一种防止表面金属层脱焊的半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011415145.XA CN112542435A (zh) | 2020-12-04 | 2020-12-04 | 一种防止表面金属层脱焊的半导体装置及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112542435A true CN112542435A (zh) | 2021-03-23 |
Family
ID=75016339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011415145.XA Pending CN112542435A (zh) | 2020-12-04 | 2020-12-04 | 一种防止表面金属层脱焊的半导体装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112542435A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140223A (en) * | 1997-11-25 | 2000-10-31 | Samsung Electronics Co., Ltd. | Methods of forming contacts for integrated circuits using chemical vapor deposition and physical vapor deposition |
| CN101303987A (zh) * | 2007-05-11 | 2008-11-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN102157404A (zh) * | 2010-02-11 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN104538347A (zh) * | 2014-12-31 | 2015-04-22 | 上海华虹宏力半导体制造有限公司 | 接触孔的工艺方法 |
-
2020
- 2020-12-04 CN CN202011415145.XA patent/CN112542435A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140223A (en) * | 1997-11-25 | 2000-10-31 | Samsung Electronics Co., Ltd. | Methods of forming contacts for integrated circuits using chemical vapor deposition and physical vapor deposition |
| CN101303987A (zh) * | 2007-05-11 | 2008-11-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN102157404A (zh) * | 2010-02-11 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN104538347A (zh) * | 2014-12-31 | 2015-04-22 | 上海华虹宏力半导体制造有限公司 | 接触孔的工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100658547B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100647760B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN100485929C (zh) | 有利于提高抗水性和抗氧化性的半导体器件 | |
| CN102222647B (zh) | 半导体裸片及形成导电元件的方法 | |
| US5920794A (en) | Electromigration resistant metallization process microcircuit interconnections with RF-reactively sputtered titanium tungsten and gold | |
| JP4373866B2 (ja) | 半導体装置の製造方法 | |
| US7132726B2 (en) | Integrated semiconductor circuit having a logic and power metallization without intermetal dielectric | |
| EP0421735A2 (en) | Method of Manufacturing a Semiconductor Device | |
| JPH0719841B2 (ja) | 半導体装置 | |
| JP2001319928A (ja) | 半導体集積回路装置およびその製造方法 | |
| US8163629B2 (en) | Metallization for chip scale packages in wafer level packaging | |
| US20090102032A1 (en) | Electronic Device | |
| JP2010508673A (ja) | 終端アルミニウム金属層のないメタライゼーション層積層体 | |
| EP3358616B1 (en) | Bond pad protection for harsh media applications | |
| JPH11330231A (ja) | 金属被覆構造 | |
| US20150194398A1 (en) | Conductive Lines and Pads and Method of Manufacturing Thereof | |
| CN111092050B (zh) | 金属互连结构及其制作方法 | |
| JP2006114827A (ja) | 半導体装置 | |
| JP2001015549A (ja) | 半導体装置およびその製造方法 | |
| JPH06252091A (ja) | 半導体装置およびその製造方法 | |
| CN112542435A (zh) | 一种防止表面金属层脱焊的半导体装置及其制造方法 | |
| US7569937B2 (en) | Technique for forming a copper-based contact layer without a terminal metal | |
| WO2008054680A2 (en) | A metallization layer stack without a terminal aluminum metal layer | |
| US6995082B2 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JP3394155B2 (ja) | 金属薄膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210323 |