CN103646883B - 一种铝衬垫制备方法 - Google Patents

一种铝衬垫制备方法 Download PDF

Info

Publication number
CN103646883B
CN103646883B CN201310625197.3A CN201310625197A CN103646883B CN 103646883 B CN103646883 B CN 103646883B CN 201310625197 A CN201310625197 A CN 201310625197A CN 103646883 B CN103646883 B CN 103646883B
Authority
CN
China
Prior art keywords
layer
aluminium
aluminium liner
film layer
silicon oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310625197.3A
Other languages
English (en)
Other versions
CN103646883A (zh
Inventor
胡彬彬
韩晓刚
陈建维
张旭升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310625197.3A priority Critical patent/CN103646883B/zh
Publication of CN103646883A publication Critical patent/CN103646883A/zh
Application granted granted Critical
Publication of CN103646883B publication Critical patent/CN103646883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种铝衬垫制备方法，通过使用AL/Ti双层膜形成铝衬垫以及使用氮氧化硅作为抗反射层，从而回避了现有技术中刻蚀氮化钛薄膜作为抗反射层时的难以刻蚀问题，又解决了使用氮氧化硅薄膜作为单铝层铝衬垫的抗反射层时造成的钝化层刻蚀中的铝表面损伤问题，避免了在集成电路的后续酸洗工艺中铝衬垫会被酸腐蚀而在表面形成腐蚀坑的现象发生，提高集成电路芯片可靠性。

Description

一种铝衬垫制备方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种铝衬垫制备方法。
背景技术
在半导体后段的钝化层(passivationlayer)工艺中，需要一层图形化的铝衬垫(Alpad)结构，铝衬垫形成在金属互连层上端，作为测试电性连接和封装的引线端。现有的铝衬垫工艺主要有两种：
一是采用AL/Ti/TiN薄膜结构作为铝衬垫，具体制备流程如下：
1)请参考图1A所示，在铝/钛/氮化钛(AL/Ti/TiN)薄膜形成的铝衬垫上生长钝化层；
2)请参考图1B所示，在钝化层需要开口的地方进行光阻曝光显影；
3)请参考图1C所示，钝化层刻蚀，露出铝衬垫用于后续的封装引线。
二是采用AL/SiON抗反射层薄膜结构作为铝衬垫，具体制备流程如下：
1)请参考图2A所示，在铝/SiON抗反射层薄膜形成的铝衬垫上生长钝化层；
2)请参考图2B所示，在钝化层需要开口的地方进行光阻曝光显影；
3)请参考图2C所示，钝化层刻蚀，露出铝衬垫用于后续的封装引线。
上述两种工艺均存在缺陷，具体如下：
第一种工艺制得的铝衬垫上使用氮化钛TiN薄膜作为抗反射层，但在钝化层刻蚀的步骤中需要将铝薄膜上面的氮化钛薄膜一起刻蚀，而氮化钛薄膜的刻蚀工艺会产生难以挥发的生成物，容易造成刻蚀工艺设备的颗粒异常，影响集成电路芯片的良率；
第二种工艺的针对氮化钛薄膜的缺点，使用氮氧化硅SiON薄膜作为铝衬垫的抗反射层，但在钝化层刻蚀的步骤中会造成铝薄膜表面损伤，在集成电路的后续酸洗工艺中会被酸腐蚀，在表面形成腐蚀坑(如图3所示)，造成集成电路芯片可靠性降低。
因而需要一种新的铝衬垫制备方法，以避免上述缺陷。
发明内容
本发明的目的在于提供一种铝衬垫制备方法，能够克服AL/Ti/TiN结构中TiN难以刻蚀而容易造成颗粒缺陷的问题，以及AL/SiON抗反射层结构中铝衬垫被后续酸处理工艺刻蚀的问题。
为解决上述问题，本发明提出一种铝衬垫制备方法，包括：
所述制备方法包括：
提供衬底，在所述衬底上形成铝薄膜层、钛薄膜层和氮氧化硅抗反射层，刻蚀氮氧化硅抗反射层、钛薄膜层和铝薄膜层以形成铝衬垫，所述铝衬垫包括铝薄膜层及其上方的钛薄膜层；
在所述铝衬垫、氮氧化硅抗反射层以及衬底上方依次形成钝化层、光阻层，并在钝化层需要开口的地方进行光阻层曝光显影，形成开口；
以所述光阻层为掩膜，在所述开口内依次进行钝化层、氮氧化硅抗反射层刻蚀，暴露出所述铝衬垫顶面；
或者所述制备方法包括:
提供衬底，在所述衬底上形成铝薄膜层和钛薄膜层，刻蚀所述钛薄膜层和铝薄膜层以形成铝衬垫，所述铝衬垫包括铝薄膜层及其上方的钛薄膜层；
在所述铝衬垫以及衬底上方依次形成氮氧化硅抗反射层、钝化层、光阻层，并在钝化层需要开口的地方进行光阻层曝光显影，形成开口；
以所述光阻层为掩膜，在所述开口内依次进行钝化层、氮氧化硅抗反射层刻蚀，暴露出所述铝衬垫顶面。
进一步的，所述铝薄膜层的厚度为1微米到10微米。
进一步的，所述钛薄膜层的厚度为50埃米到300埃米。
进一步的，通过物理气相沉积工艺或者化学气相沉积工艺或者金属溅射沉积工艺分别形成铝薄膜层和钛薄膜层。
进一步的，所述氮氧化硅抗反射层的厚度为100埃米到1000埃米。
进一步的，所述钝化层为氧化硅或氮化硅或氮氧化硅或它们的组合。
进一步的，所述钝化层的厚度为1微米到10微米。
进一步的，采用等离子体刻蚀工艺刻蚀钝化层、氮氧化硅抗反射层以露出铝衬垫用于后续的封装引线；；或者采用等离子体刻蚀工艺刻蚀钝化层、氮氧化硅抗反射层和部分铝衬垫表面以露出铝衬垫表面以用于后续的封装引线。
进一步的，在所述衬底上形成铝衬垫层之前，还在所述衬底中形成金属互连结构，所述铝衬垫与所述金属互连结构电连接。
进一步的，暴露出所述铝衬垫顶面之后还包括：去除光阻层。
与现有技术相比，本发明的铝衬垫制备方法，通过使用AL/Ti双层膜形成铝衬垫以及使用氮氧化硅作为抗反射层，从而回避了现有技术中刻蚀氮化钛薄膜作为抗反射层时的难以刻蚀问题，又解决了使用氮氧化硅薄膜作为单铝层铝衬垫的抗反射层时造成的钝化层刻蚀中的铝表面损伤问题，避免了在集成电路的后续酸洗工艺中铝衬垫会被酸腐蚀而在表面形成腐蚀坑的现象发生，提高集成电路芯片可靠性。
附图说明
图1A至1C所示为现有技术中一种铝衬垫制备工艺中的器件结构示意图；
图2A至2C所示为现有技术中另一种铝衬垫制备工艺中的器件结构示意图；
图3所示为现有技术中一种铝衬垫表面腐蚀的电镜扫描图；
图4所示为本发明具体实施例的铝衬垫制备方法流程图；
图5A至5C所示为本发明具体实施例的铝衬垫制备方法的器件结构示意图。
具体实施方式
本发明的核心思想在于提出一种铝衬垫制备方法，使用AL/TI/SiON抗反射层的薄膜叠加结构来代替传统的AL/Ti/TiN和AL/SiON抗反射层的铝衬垫薄膜叠加结构，这种方法即克服了AL/Ti/TiN结构中TiN难以刻蚀而容易造成颗粒缺陷的问题，又解决了AL/SiON抗反射层结构中铝衬垫被后续酸处理工艺刻蚀的问题。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图4，本发明提供一种铝衬垫制备方法，包括：
S1，提供衬底，在所述衬底上形成铝薄膜层和钛薄膜层，刻蚀钛薄膜层和铝薄膜层以形成铝衬垫，所述铝衬垫包括铝薄膜层及其上方的钛薄膜层；
S2，在所述铝衬垫以及衬底上方依次形成氮氧化硅抗反射层、钝化层、光阻层，并在钝化层需要开口的地方进行光阻层曝光显影，形成开口；
S3，以所述光阻层为掩膜，在所述开口内依次进行钝化层、氮氧化硅抗反射层刻蚀，暴露出所述铝衬垫顶面。
在半导体集成电路的后端工艺中，最后一层需要形成图形化的铝衬垫结构，所述铝衬垫结构形成于铜互连层上，作为输入/输出(I/O)或者电源/接地信号提供连接；然后在铝衬垫的基础上形成重新布线层以满足封装的需求。因此请参考图5A，在步骤S1中，提供的衬底100中预先形成有铜互连结构100a，在所述衬底100上形成铝薄膜层和钛薄膜层，刻蚀部分铝薄膜层和钛薄膜层以形成铝衬垫101，所述铝衬垫101包括铝薄膜层101a及其上方的钛薄膜层101b。铝衬垫101形成的具体过程如下：
首先,提供一个半导体衬底100，所述半导体衬底100内包括金属互连层(结构)100a，其中，所述金属互连层100a的材质可以为铜。
接着，在半导体衬底100的表面形成铝薄膜层和钛薄膜层铝衬垫，铝衬垫铝薄膜层101a的厚度优选为1微米到10微米，例如5微米、3微米、8微米，钛薄膜层101b的厚度优选为50埃米到300埃米，例如是100埃米、120埃米、150埃米、200埃米或者250埃米，两层均可以通过物理气相沉积或者化学气相沉积或者金属溅射沉积工艺形成。
然后，在钛薄膜层铝衬垫的表面形成掩膜层，并图形化所述掩膜层，其中，所述掩膜层可以为光刻胶，均匀涂抹至钛薄膜层铝衬垫的表面，并经过光刻显影图形化。图形化后的掩膜层的位置与半导体衬底内的金属互连层100a相对应。
接着，以掩膜层为掩膜，对所述钛薄膜层、铝薄膜层铝衬垫进行等离子刻蚀，直至露出半导体衬底100的表面，形成铝衬垫101。其中，位于掩膜层底部的铝薄膜层、钛薄膜层铝衬垫由于受到保护，被保留作为铝衬垫101，而铝薄膜层、钛薄膜层铝衬垫的其余部分将被去除。所述铝衬垫101与底部的金属互连层100a直接接触，因此两者可视为电连接。
最后，去除掩膜层。
请参考图5B，在步骤S2中，在半导体衬底100以及铝衬垫101的表面上形成氮氧化硅抗反射层102、钝化层103和光阻层104。其中，氮氧化硅抗反射层102的厚度为100埃米到1000埃米，所述钝化层103可以为单层结构，也可以为多层复合结构。所述钝化层的厚度为1微米到10微米。本实施例中，所述钝化层103为复合层，自半导体衬底起向上依次包括氮化硅-氧化硅-氮化硅-氧化硅的四层结构，可以通过化学气相沉积逐层淀积而成。具体的，第一层氮化硅的厚度范围为第二层氧化硅可以通过化学气相沉积形成的厚度范围为的正硅酸乙脂(PETEOS膜)；第三层氮化硅的厚度范围可以与第一层氮化硅相同，第四层氧化硅的形成方法可以与第二层氧化硅相同，但沉积的PETEOS膜的厚度较薄，范围为在步骤S2中，光阻层104均匀涂抹至钝化层103的表面，并经过光刻显影图形化。图形化后的光阻层的位置与铝衬垫101相对应。
请参考图5C，在步骤S3中，以光阻层104为掩膜，对所述钝化层103、氮氧化硅抗反射层102进行等离子刻蚀，直至露出铝衬垫101的表面。在此过程中可以进行一定的过刻蚀，即采用等离子体刻蚀工艺刻蚀钝化层103、氮氧化硅抗反射层102和部分铝衬垫101表面以露出铝衬垫表面以用于后续的封装引线。
在本发明的其他实施例中，氮氧化硅抗反射层也可以与铝衬垫一起形成，即在步骤S1中，在所述衬底上依次形成铝薄膜层、钛薄膜层和氮氧化硅抗反射层，刻蚀部分铝薄膜层、钛薄膜层和氮氧化硅抗反射层以形成铝衬垫，所述铝衬垫包括铝薄膜层及其上方的钛薄膜层。即一种铝衬垫制备方法，包括：
提供衬底，在所述衬底上形成铝薄膜层、钛薄膜层和氮氧化硅抗反射层，刻蚀氮氧化硅抗反射层、钛薄膜层和铝薄膜层以形成铝衬垫，所述铝衬垫包括铝层及其上方的钛薄膜层；
在所述铝衬垫、氮氧化硅抗反射层以及衬底上方依次形成、钝化层、光阻层，并在钝化层需要开口的地方进行光阻层曝光显影，形成开口；
以所述光阻层为掩膜，在所述开口内依次进行钝化层、氮氧化硅抗反射层刻蚀，暴露出所述铝衬垫顶面。
在本发明的其他实施例中，暴露出所述铝衬垫结构顶面之后还包括：去除光阻层。可以采用化学机械抛光工艺或者湿法腐蚀工艺去除光阻层。
在本发明的其他实施例中，由于钝化层在沉积时通常厚度较厚，而覆盖于整个半导体衬底以及铝衬垫，因此在去除光阻层之后，还可以采用化学机械抛光直接减薄钝化层，直至露出铝衬垫顶部为止。此外，也可以在整体区域内进行等离子刻蚀进行钝化层的减薄，直至露出铝衬垫的顶部，但等离子刻蚀易于损伤铝衬垫的顶部表面，因此上述方法仅在工艺允许范围内，作为特定条件下的可选方案。由于钝化层中氧化硅、氮化硅与铝的材质差异，因此在进行化学机械抛光时，具有较大的减薄速度差异，因此化学机械抛光容易停止于铝衬垫的顶部。且化学机械抛光，在减薄钝化层的同时，也提高了铝衬垫的顶部表面的平整度，进而去除铝衬垫上因为前述等离子刻蚀工艺可能形成的腐蚀缺陷。
本发明的铝衬垫制备方法，通过使用AL/Ti双层膜形成铝衬垫以及使用氮氧化硅作为抗反射层，从而回避了现有技术中刻蚀氮化钛薄膜作为抗反射层时的难以刻蚀问题，又解决了使用氮氧化硅薄膜作为单铝层铝衬垫的抗反射层时造成的钝化层刻蚀中的铝表面损伤问题，避免了在集成电路的后续酸洗工艺中铝衬垫会被酸腐蚀而在表面形成腐蚀坑的现象发生，提高集成电路芯片可靠性。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种铝衬垫制备方法，其特征在于，
所述制备方法包括：
提供衬底，在所述衬底上形成铝薄膜层、钛薄膜层和氮氧化硅抗反射层，刻蚀氮氧化硅抗反射层、钛薄膜层和铝薄膜层以形成铝衬垫，所述铝衬垫包括铝薄膜层及其上方的钛薄膜层；
在所述铝衬垫、氮氧化硅抗反射层以及衬底上方依次形成钝化层、光阻层，并在钝化层需要开口的地方进行光阻层曝光显影，形成开口；
以所述光阻层为掩膜，在所述开口内依次进行钝化层、氮氧化硅抗反射层刻蚀，暴露出所述铝衬垫顶面；
或者所述制备方法包括:
提供衬底，在所述衬底上形成铝薄膜层和钛薄膜层，刻蚀所述钛薄膜层和铝薄膜层以形成铝衬垫，所述铝衬垫包括铝薄膜层及其上方的钛薄膜层；
在所述铝衬垫以及衬底上方依次形成氮氧化硅抗反射层、钝化层、光阻层，并在钝化层需要开口的地方进行光阻层曝光显影，形成开口；
以所述光阻层为掩膜，在所述开口内依次进行钝化层、氮氧化硅抗反射层刻蚀，暴露出所述铝衬垫顶面。
2.如权利要求1所述的铝衬垫制备方法，其特征在于，所述铝薄膜层的厚度为1微米到10微米。
3.如权利要求1所述的铝衬垫制备方法，其特征在于，所述钛薄膜层的厚度为50埃米到300埃米。
4.如权利要求1所述的铝衬垫制备方法，其特征在于，通过物理气相沉积工艺或者化学气相沉积工艺或者金属溅射沉积工艺分别形成铝薄膜层和钛薄膜层。
5.如权利要求1或4所述的铝衬垫制备方法，其特征在于，所述氮氧化硅抗反射层的厚度为100埃米到1000埃米。
6.如权利要求1所述的铝衬垫制备方法，其特征在于，所述钝化层为氧化硅或氮化硅或氮氧化硅或它们的组合。
7.如权利要求1或6所述的铝衬垫制备方法，其特征在于，所述钝化层的厚度为1微米到10微米。
8.如权利要求1所述的铝衬垫制备方法，其特征在于，采用等离子体刻蚀工艺刻蚀钝化层、氮氧化硅抗反射层以露出铝衬垫表面以用于后续的封装引线；或者采用等离子体刻蚀工艺刻蚀钝化层、氮氧化硅抗反射层和部分铝衬垫表面以露出铝衬垫表面以用于后续的封装引线。
9.如权利要求1所述的铝衬垫制备方法，其特征在于，在所述衬底上形成铝衬垫层之前，还在所述衬底中形成金属互连结构，所述铝衬垫与所述金属互连结构电连接。
10.如权利要求1所述的铝衬垫制备方法，其特征在于，暴露出所述铝衬垫顶面之后还包括：去除光阻层。
CN201310625197.3A 2013-11-28 2013-11-28 一种铝衬垫制备方法 Active CN103646883B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310625197.3A CN103646883B (zh) 2013-11-28 2013-11-28 一种铝衬垫制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310625197.3A CN103646883B (zh) 2013-11-28 2013-11-28 一种铝衬垫制备方法

Publications (2)

Publication Number Publication Date
CN103646883A CN103646883A (zh) 2014-03-19
CN103646883B true CN103646883B (zh) 2016-04-13

Family

ID=50252081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310625197.3A Active CN103646883B (zh) 2013-11-28 2013-11-28 一种铝衬垫制备方法

Country Status (1)

Country Link
CN (1) CN103646883B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984212A (zh) * 2014-05-27 2014-08-13 上海华力微电子有限公司 改善光阻曝光形貌的方法、图案化半导体衬底的方法
CN104465322A (zh) * 2014-11-26 2015-03-25 上海华力微电子有限公司 一种减小铝衬垫晶界损伤的方法
CN106553992B (zh) * 2015-09-25 2018-06-29 中芯国际集成电路制造(上海)有限公司 金属电极结构的制造方法
CN105609438B (zh) * 2016-02-16 2018-02-16 上海华虹宏力半导体制造有限公司 焊盘形成方法
CN109065462A (zh) * 2018-06-22 2018-12-21 上海华力微电子有限公司 一种铝衬垫的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153504A (en) * 1999-08-16 2000-11-28 Advanced Micro Devices, Inc. Method of using a silicon oxynitride ARC for final metal layer
CN1855467A (zh) * 2005-03-25 2006-11-01 三洋电机株式会社 半导体装置及其制造方法
CN101635266A (zh) * 2008-07-21 2010-01-27 台湾积体电路制造股份有限公司 晶粒与晶片间三维互连的接合结构与方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293951A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子電極構造
JPH098078A (ja) * 1995-06-16 1997-01-10 Matsushita Electron Corp 外部導出用パッドの形成方法
JP2007103593A (ja) * 2005-10-03 2007-04-19 Seiko Instruments Inc 半導体装置及びその製造方法
US7585754B2 (en) * 2008-01-10 2009-09-08 Winbond Electronics Corp. Method of forming bonding pad opening

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153504A (en) * 1999-08-16 2000-11-28 Advanced Micro Devices, Inc. Method of using a silicon oxynitride ARC for final metal layer
CN1855467A (zh) * 2005-03-25 2006-11-01 三洋电机株式会社 半导体装置及其制造方法
CN101635266A (zh) * 2008-07-21 2010-01-27 台湾积体电路制造股份有限公司 晶粒与晶片间三维互连的接合结构与方法

Also Published As

Publication number Publication date
CN103646883A (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
US10535696B2 (en) Pad structure exposed in an opening through multiple dielectric layers in BSI image sensor chips
US7880256B2 (en) Semiconductor device with passivation layer covering wiring layer
CN103646883B (zh) 一种铝衬垫制备方法
US8525354B2 (en) Bond pad structure and fabricating method thereof
US8653648B2 (en) Zigzag pattern for TSV copper adhesion
US9184207B2 (en) Pad structures formed in double openings in dielectric layers
US8956972B2 (en) Method for manufacturing semiconductor thick metal structure
CN104425453A (zh) 3dic互连装置和方法
CN101673692A (zh) 一种形成焊盘的两步刻蚀方法
JP2004282034A (ja) 半導体装置及びその製造方法
US11776924B2 (en) Method of manufacturing semiconductor device
US20080284023A1 (en) Semiconductor device and method for manufacturing boac/coa
US10204877B2 (en) Corrosion resistant aluminum bond pad structure
CN102130023A (zh) 铝垫的形成方法
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
TW548789B (en) Method of forming metal line
US8278754B2 (en) Metal line in semiconductor device and method for forming the same
KR100613573B1 (ko) 반도체 소자의 제조방법
CN105428310A (zh) Tsv孔的制作方法
CN102916018B (zh) 在介电层中的双开口中形成的焊盘结构
JP2005353980A (ja) 半導体装置の製造方法
US20080160663A1 (en) Method for manufacturing of cmos image sensor
CN105129725A (zh) 重布线层制造方法及mems器件制造方法
KR100850143B1 (ko) 이미지 센서 제조 방법
CN101819943A (zh) 铜互连层上的熔丝制程方法及其半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant