JPH098078A - 外部導出用パッドの形成方法 - Google Patents
外部導出用パッドの形成方法Info
- Publication number
- JPH098078A JPH098078A JP15020195A JP15020195A JPH098078A JP H098078 A JPH098078 A JP H098078A JP 15020195 A JP15020195 A JP 15020195A JP 15020195 A JP15020195 A JP 15020195A JP H098078 A JPH098078 A JP H098078A
- Authority
- JP
- Japan
- Prior art keywords
- film
- external lead
- forming
- dry etching
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 パッシベーション膜堆積後、１回のマスク工
程で、ポリイミド樹脂膜を開口した外部導出用パッドを
形成でき、工程数を削減することによりコスト低減と歩
留りの向上も実現できる外部導出用パッドの形成方法を
提供する。 【構成】 層間絶縁膜１上にＡＬ膜２を堆積し、さらに
ハレーション防止膜としてTiN膜７またはTi膜を堆積し
た後、第１のドライエッチングにより、配線部８を形成
する。パッシベーション膜としてプラズマナイトライド
膜３を堆積した後、ポリイミドパターン６を形成する。
ポリイミドパターン６に覆われていない部分のプラズマ
ナイトライド膜３を、CHF3/O2の２元系ガス，またはCF4
/CHF3/O2の３元系ガスの第２のドライエッチングにより
エッチングし、TiN膜７を露出させる。さらにこのまま
例えば真空度１Torrの減圧雰囲気でCF4/O2系ガスのドラ
イエッチングにより、TiN膜７をエッチングし、外部導
出用パッド５を形成する。
程で、ポリイミド樹脂膜を開口した外部導出用パッドを
形成でき、工程数を削減することによりコスト低減と歩
留りの向上も実現できる外部導出用パッドの形成方法を
提供する。 【構成】 層間絶縁膜１上にＡＬ膜２を堆積し、さらに
ハレーション防止膜としてTiN膜７またはTi膜を堆積し
た後、第１のドライエッチングにより、配線部８を形成
する。パッシベーション膜としてプラズマナイトライド
膜３を堆積した後、ポリイミドパターン６を形成する。
ポリイミドパターン６に覆われていない部分のプラズマ
ナイトライド膜３を、CHF3/O2の２元系ガス，またはCF4
/CHF3/O2の３元系ガスの第２のドライエッチングにより
エッチングし、TiN膜７を露出させる。さらにこのまま
例えば真空度１Torrの減圧雰囲気でCF4/O2系ガスのドラ
イエッチングにより、TiN膜７をエッチングし、外部導
出用パッド５を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、フォトレジストを用い
た外部導出用パッドの形成方法に関するものである。
た外部導出用パッドの形成方法に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路の高密度化，高集
積化に伴い、微細加工技術の向上が必要になっている。
このため、半導体装置の設備投資が増えたり、工程数も
増えてコストが増大している。従来の外部導出用パッド
の形成方法を図１３〜図１６を用いて説明する。図１３
〜図１６は従来の外部導出用パッドの形成方法を示す工
程断面図である。図１３に示すように、半導体基板の層
間絶縁膜１上に厚さ約７００ｎｍのアルミニウム（Ａ
Ｌ）膜を堆積した後、第１のドライエッチングにより、
配線部２を形成する。次に、図１４に示すように、パッ
シベーション膜として厚さ約１０００ｎｍのプラズマナ
イトライド膜３を堆積した後、ホトレジストパターン４
を形成する。次に、図１５に示すように、ホトレジスト
パターン４に覆われていない部分のプラズマナイトライ
ド膜３を、ＣＨＦ3 ／Ｏ2 の２元系ガスの第２のドライ
エッチングによりエッチングし、外部導出用パッド５を
形成する。次に、図１６に示すように、外部導出用パッ
ド５を開口したポリイミド樹脂膜パターン６を形成す
る。
積化に伴い、微細加工技術の向上が必要になっている。
このため、半導体装置の設備投資が増えたり、工程数も
増えてコストが増大している。従来の外部導出用パッド
の形成方法を図１３〜図１６を用いて説明する。図１３
〜図１６は従来の外部導出用パッドの形成方法を示す工
程断面図である。図１３に示すように、半導体基板の層
間絶縁膜１上に厚さ約７００ｎｍのアルミニウム（Ａ
Ｌ）膜を堆積した後、第１のドライエッチングにより、
配線部２を形成する。次に、図１４に示すように、パッ
シベーション膜として厚さ約１０００ｎｍのプラズマナ
イトライド膜３を堆積した後、ホトレジストパターン４
を形成する。次に、図１５に示すように、ホトレジスト
パターン４に覆われていない部分のプラズマナイトライ
ド膜３を、ＣＨＦ3 ／Ｏ2 の２元系ガスの第２のドライ
エッチングによりエッチングし、外部導出用パッド５を
形成する。次に、図１６に示すように、外部導出用パッ
ド５を開口したポリイミド樹脂膜パターン６を形成す
る。
【０００３】
【発明が解決しようとする課題】このような従来の方法
では、パッシベーション膜を堆積後、ポリイミド膜を開
口した外部導出用パッドを形成するのに、２回のマスク
工程が必要となるという問題がある。このため、処理が
煩雑で合理化できず、製造コストが高いという問題があ
った。すなわち、ホトレジストパターン４とポリイミド
樹脂膜パターン６を形成するときの２回、マスク工程が
必要となる。
では、パッシベーション膜を堆積後、ポリイミド膜を開
口した外部導出用パッドを形成するのに、２回のマスク
工程が必要となるという問題がある。このため、処理が
煩雑で合理化できず、製造コストが高いという問題があ
った。すなわち、ホトレジストパターン４とポリイミド
樹脂膜パターン６を形成するときの２回、マスク工程が
必要となる。
【０００４】本発明は、前記従来の問題を解決するた
め、パッシベーション膜堆積後、１回のマスク工程で、
ポリイミド膜を開口した外部導出用パッドを形成でき、
工程数を削減することによりコスト低減と歩留りの向上
も実現できる外部導出用パッドの形成方法を提供するこ
とを目的とする。
め、パッシベーション膜堆積後、１回のマスク工程で、
ポリイミド膜を開口した外部導出用パッドを形成でき、
工程数を削減することによりコスト低減と歩留りの向上
も実現できる外部導出用パッドの形成方法を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明の第１番目の外部導出用パッドの形成方法
は、半導体基板の層間絶縁膜上にアルミニウム（ＡＬ）
膜を堆積した後、第１のドライエッチングにより、配線
部を形成し、その表面にパッシベーション膜としてプラ
ズマナイトライド膜を堆積した後、ポリイミド樹脂膜パ
ターンを形成し、次いで前記ポリイミド樹脂膜パターン
に覆われていない部分のプラズマナイトライド膜を、第
２のドライエッチングによりエッチングし、外部導出用
パッドを形成するという構成を備えたものである。
め、本発明の第１番目の外部導出用パッドの形成方法
は、半導体基板の層間絶縁膜上にアルミニウム（ＡＬ）
膜を堆積した後、第１のドライエッチングにより、配線
部を形成し、その表面にパッシベーション膜としてプラ
ズマナイトライド膜を堆積した後、ポリイミド樹脂膜パ
ターンを形成し、次いで前記ポリイミド樹脂膜パターン
に覆われていない部分のプラズマナイトライド膜を、第
２のドライエッチングによりエッチングし、外部導出用
パッドを形成するという構成を備えたものである。
【０００６】また本発明の第２番目の外部導出用パッド
の形成方法は、半導体基板の層間絶縁膜上にアルミニウ
ム（ＡＬ）膜を堆積し、さらにハレーション防止膜とし
てＴｉＮ膜またはＴｉ膜を堆積した後、第１のドライエ
ッチングにより、配線部を形成し、パッシベーション膜
としてプラズマナイトライド膜を堆積した後、ポリイミ
ド樹脂膜パターンを形成し、次いでポリイミド樹脂膜パ
ターンに覆われていない部分のプラズマナイトライド膜
を、第２のドライエッチングによりエッチングし、Ｔｉ
Ｎ膜を露出させ、このまま減圧雰囲気でＣＦ4 ／Ｏ2 系
ガスの第３のドライエッチングにより、ＴｉＮ膜をエッ
チングし、外部導出用パッドを形成するという構成を備
えたものである。
の形成方法は、半導体基板の層間絶縁膜上にアルミニウ
ム（ＡＬ）膜を堆積し、さらにハレーション防止膜とし
てＴｉＮ膜またはＴｉ膜を堆積した後、第１のドライエ
ッチングにより、配線部を形成し、パッシベーション膜
としてプラズマナイトライド膜を堆積した後、ポリイミ
ド樹脂膜パターンを形成し、次いでポリイミド樹脂膜パ
ターンに覆われていない部分のプラズマナイトライド膜
を、第２のドライエッチングによりエッチングし、Ｔｉ
Ｎ膜を露出させ、このまま減圧雰囲気でＣＦ4 ／Ｏ2 系
ガスの第３のドライエッチングにより、ＴｉＮ膜をエッ
チングし、外部導出用パッドを形成するという構成を備
えたものである。
【０００７】また本発明の第３番目の外部導出用パッド
の形成方法は、層間絶縁膜上にＡＬ膜を堆積し、さらに
ハレーション防止膜としてＴｉＮ膜またはＴｉ膜を堆積
した後、第１のドライエッチングにより、配線部を形成
し、パッシベーション膜としてプラズマナイトライド膜
を堆積した後、ポリイミド樹脂膜パターンを形成し、ま
ずポリイミドパターンに覆われていない部分のプラズマ
ナイトライド膜を、第２のドライエッチングによりエッ
チングし、ＴｉＮ膜を露出させ、その後ウエットエッチ
ングによりＴｉＮ膜をエッチングし、外部導出用パッド
を形成するという構成を備えたものである。
の形成方法は、層間絶縁膜上にＡＬ膜を堆積し、さらに
ハレーション防止膜としてＴｉＮ膜またはＴｉ膜を堆積
した後、第１のドライエッチングにより、配線部を形成
し、パッシベーション膜としてプラズマナイトライド膜
を堆積した後、ポリイミド樹脂膜パターンを形成し、ま
ずポリイミドパターンに覆われていない部分のプラズマ
ナイトライド膜を、第２のドライエッチングによりエッ
チングし、ＴｉＮ膜を露出させ、その後ウエットエッチ
ングによりＴｉＮ膜をエッチングし、外部導出用パッド
を形成するという構成を備えたものである。
【０００８】また本発明の第４番目の外部導出用パッド
の形成方法は、層間絶縁膜上にＡＬ膜を堆積し、さらに
ハレーション防止膜としてＴｉＮ膜またはＴｉ膜を堆積
した後、第１のドライエッチングにより、配線部を形成
し、しかも同時に、配線部上に外部導出用パッドを形成
しておく工程と、パッシベーション膜としてプラズマナ
イトライド膜を堆積した後、ポリイミドパターンを形成
する工程と、ポリイミドパターンに覆われていない部分
のプラズマナイトライド膜を、第２のドライエッチング
によりエッチングし、再度、外部導出用パッドを露出さ
せるという構成を備えたものである。
の形成方法は、層間絶縁膜上にＡＬ膜を堆積し、さらに
ハレーション防止膜としてＴｉＮ膜またはＴｉ膜を堆積
した後、第１のドライエッチングにより、配線部を形成
し、しかも同時に、配線部上に外部導出用パッドを形成
しておく工程と、パッシベーション膜としてプラズマナ
イトライド膜を堆積した後、ポリイミドパターンを形成
する工程と、ポリイミドパターンに覆われていない部分
のプラズマナイトライド膜を、第２のドライエッチング
によりエッチングし、再度、外部導出用パッドを露出さ
せるという構成を備えたものである。
【０００９】前記第１〜４番目の発明においては、第２
のドライエッチングが、ＣＨＦ3 ／Ｏ2 の２元系ガス，
またはＣＦ4 ／ＣＨＦ3 ／Ｏ2 の３元系ガスを用いるエ
ッチングであることが好ましい。ドライエッチング効率
が優れているからである。
のドライエッチングが、ＣＨＦ3 ／Ｏ2 の２元系ガス，
またはＣＦ4 ／ＣＨＦ3 ／Ｏ2 の３元系ガスを用いるエ
ッチングであることが好ましい。ドライエッチング効率
が優れているからである。
【００１０】また前記第３番目の発明においては、ウエ
ットエッチングが水酸化アンモニウム／過酸化水素系水
溶液を用いることが好ましい。また前記構成において
は、ウエットエッチングが温度４０〜１００℃の範囲で
あることが好ましい。さらに好ましくは、ウエットエッ
チングは、ＲＣＡボイル（ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2
Ｏ＝１：１：８、温度７０℃）程度である。
ットエッチングが水酸化アンモニウム／過酸化水素系水
溶液を用いることが好ましい。また前記構成において
は、ウエットエッチングが温度４０〜１００℃の範囲で
あることが好ましい。さらに好ましくは、ウエットエッ
チングは、ＲＣＡボイル（ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2
Ｏ＝１：１：８、温度７０℃）程度である。
【００１１】
【作用】前記した本発明の第１〜４番目の外部導出用パ
ッドの形成方法によれば、パッシベーション膜堆積後、
１回のマスク工程で、ポリイミド樹脂膜を開口した外部
導出用パッドを形成でき、工程数を削減することにより
コスト低減と歩留りの向上も実現できる外部導出用パッ
ドの形成方法を実現できる。すなわち、この発明によれ
ば、パッシベーション膜堆積後、１回のマスク工程で、
外部導出用パッドを形成でき、工程数を削減することに
よりコスト低減と歩留りの向上も実現できる。
ッドの形成方法によれば、パッシベーション膜堆積後、
１回のマスク工程で、ポリイミド樹脂膜を開口した外部
導出用パッドを形成でき、工程数を削減することにより
コスト低減と歩留りの向上も実現できる外部導出用パッ
ドの形成方法を実現できる。すなわち、この発明によれ
ば、パッシベーション膜堆積後、１回のマスク工程で、
外部導出用パッドを形成でき、工程数を削減することに
よりコスト低減と歩留りの向上も実現できる。
【００１２】
【実施例】以下実施例を用いて本発明をさらに具体的に
説明する。 （実施例１）図１〜図３は本発明の第１の実施例の外部
導出用パッドの形成方法を示す工程断面図である。な
お、図１〜図３において、図１３〜図１６と同一部分に
は同一番号を付してある。
説明する。 （実施例１）図１〜図３は本発明の第１の実施例の外部
導出用パッドの形成方法を示す工程断面図である。な
お、図１〜図３において、図１３〜図１６と同一部分に
は同一番号を付してある。
【００１３】図１に示すように、半導体基板の層間絶縁
膜１上に厚さ約７００ｎｍのアルミニウム（ＡＬ）膜を
堆積した後、第１のドライエッチングにより、配線部２
を形成した。
膜１上に厚さ約７００ｎｍのアルミニウム（ＡＬ）膜を
堆積した後、第１のドライエッチングにより、配線部２
を形成した。
【００１４】次に、図２に示すように、パッシベーショ
ン膜（保護膜）として厚さ約１０００ｎｍのプラズマナ
イトライド膜３を堆積した後、ポリイミド樹脂膜パター
ン６を形成した。
ン膜（保護膜）として厚さ約１０００ｎｍのプラズマナ
イトライド膜３を堆積した後、ポリイミド樹脂膜パター
ン６を形成した。
【００１５】次に、図３に示すように、ポリイミド樹脂
膜パターン６に覆われていない部分のプラズマナイトラ
イド膜３を、ＣＨＦ3 ／Ｏ2 の２元系ガス，またはＣＦ
4 ／ＣＨＦ3 ／Ｏ2 の３元系ガスの第２のドライエッチ
ングによりエッチングし、外部導出用パッド５を形成し
た。
膜パターン６に覆われていない部分のプラズマナイトラ
イド膜３を、ＣＨＦ3 ／Ｏ2 の２元系ガス，またはＣＦ
4 ／ＣＨＦ3 ／Ｏ2 の３元系ガスの第２のドライエッチ
ングによりエッチングし、外部導出用パッド５を形成し
た。
【００１６】前記２元系ガスを用いた場合の条件は、下
記の通りである。 （１）ガス流量：ＣＨＦ3 ＝９０[sccm]，Ｏ2 ＝２０[s
ccm] （２）真空度：３０[Pa] （３）ＲＦ（高周波）パワー：４００[W] （４）エッチング時間：２分 また前記３元系ガスを用いた場合の条件は、下記の通り
である。 （１）ガス流量：ＣＦ4 ＝９０[sccm]，ＣＨＦ3 ＝９０
[sccm]，Ｏ2 ＝３０[sccm] （２）真空度：３０[Pa] （３）ＲＦ（高周波）パワー：４５０[W] （４）エッチング時間：１分４５秒 以上の条件により、良好な外部導出用パッド５が形成で
きた。
記の通りである。 （１）ガス流量：ＣＨＦ3 ＝９０[sccm]，Ｏ2 ＝２０[s
ccm] （２）真空度：３０[Pa] （３）ＲＦ（高周波）パワー：４００[W] （４）エッチング時間：２分 また前記３元系ガスを用いた場合の条件は、下記の通り
である。 （１）ガス流量：ＣＦ4 ＝９０[sccm]，ＣＨＦ3 ＝９０
[sccm]，Ｏ2 ＝３０[sccm] （２）真空度：３０[Pa] （３）ＲＦ（高周波）パワー：４５０[W] （４）エッチング時間：１分４５秒 以上の条件により、良好な外部導出用パッド５が形成で
きた。
【００１７】以上のように、この実施例によれば、パッ
シベーション膜堆積後、１回のマスク工程で、外部導出
用パッド５を形成でき、工程数を削減することによりコ
スト低減と歩留りの向上も実現できた。
シベーション膜堆積後、１回のマスク工程で、外部導出
用パッド５を形成でき、工程数を削減することによりコ
スト低減と歩留りの向上も実現できた。
【００１８】（実施例２）図４〜図６は本発明の実施例
の外部導出用パッドの形成方法を示す工程断面図であ
る。なお、図４〜図６において、図１３〜図１６と同一
部分には同一番号を付してある。
の外部導出用パッドの形成方法を示す工程断面図であ
る。なお、図４〜図６において、図１３〜図１６と同一
部分には同一番号を付してある。
【００１９】図４に示すように、層間絶縁膜１上に厚さ
約７００ｎｍのＡＬ膜２を堆積し、さらにハレーション
防止膜として厚さ約３０ｎｍのＴｉＮ膜７（Ｔｉ膜でも
可）を堆積した後、第１のドライエッチングにより、配
線部８を形成した。
約７００ｎｍのＡＬ膜２を堆積し、さらにハレーション
防止膜として厚さ約３０ｎｍのＴｉＮ膜７（Ｔｉ膜でも
可）を堆積した後、第１のドライエッチングにより、配
線部８を形成した。
【００２０】次に、図５に示すように、パッシベーショ
ン膜として厚さ約１０００ｎｍのプラズマナイトライド
膜３を堆積した後、ポリイミド樹脂膜パターン６を形成
した。次に、図６に示すように、まずポリイミド樹脂膜
パターン６に覆われていない部分のプラズマナイトライ
ド膜３を、ＣＨＦ3 ／Ｏ2 の２元系ガス，またはＣＦ 4
／ＣＨＦ3 ／Ｏ2 の３元系ガスの第２のドライエッチン
グによりエッチングし、ＴｉＮ膜７を露出させた。さら
に、このまま減圧下（真空度：１Ｔｏｒｒ）雰囲気でＣ
Ｆ4 ／Ｏ2 系ガスの第３のドライエッチングにより、Ｔ
ｉＮ膜７をエッチングし、外部導出用パッド５を形成し
た。ドライエッチングの条件は実施例１と同様とした。
ン膜として厚さ約１０００ｎｍのプラズマナイトライド
膜３を堆積した後、ポリイミド樹脂膜パターン６を形成
した。次に、図６に示すように、まずポリイミド樹脂膜
パターン６に覆われていない部分のプラズマナイトライ
ド膜３を、ＣＨＦ3 ／Ｏ2 の２元系ガス，またはＣＦ 4
／ＣＨＦ3 ／Ｏ2 の３元系ガスの第２のドライエッチン
グによりエッチングし、ＴｉＮ膜７を露出させた。さら
に、このまま減圧下（真空度：１Ｔｏｒｒ）雰囲気でＣ
Ｆ4 ／Ｏ2 系ガスの第３のドライエッチングにより、Ｔ
ｉＮ膜７をエッチングし、外部導出用パッド５を形成し
た。ドライエッチングの条件は実施例１と同様とした。
【００２１】以上のように、この実施例によれば、第１
の実施例と同様、ハレーション防止膜が有る場合でも、
パッシベーション膜堆積後、１回のマスク工程で、外部
導出用パッド５を形成でき、工程数を削減することによ
りコスト低減と歩留りの向上も実現できる。
の実施例と同様、ハレーション防止膜が有る場合でも、
パッシベーション膜堆積後、１回のマスク工程で、外部
導出用パッド５を形成でき、工程数を削減することによ
りコスト低減と歩留りの向上も実現できる。
【００２２】（実施例３）図７〜図９は本発明の実施例
３の外部導出用パッドの形成方法を示す工程断面図であ
る。なお、図７〜図９において、図１３〜図１６と同一
部分には同一番号を付してある。
３の外部導出用パッドの形成方法を示す工程断面図であ
る。なお、図７〜図９において、図１３〜図１６と同一
部分には同一番号を付してある。
【００２３】図７に示すように、層間絶縁膜１上に厚さ
約７００ｎｍのＡＬ膜２を堆積し、さらにハレーション
防止膜として厚さ約３０ｎｍのＴｉＮ膜７（Ｔｉ膜でも
可）を堆積した後、第１のドライエッチングにより、配
線部８を形成した。
約７００ｎｍのＡＬ膜２を堆積し、さらにハレーション
防止膜として厚さ約３０ｎｍのＴｉＮ膜７（Ｔｉ膜でも
可）を堆積した後、第１のドライエッチングにより、配
線部８を形成した。
【００２４】次に図８に示すように、パッシベーション
膜として厚さ約１０００ｎｍのプラズマナイトライド膜
３を堆積した後、ポリイミド樹脂膜パターン６を形成し
た。次に、図９に示すように、まずポリイミド樹脂膜パ
ターン６に覆われていない部分のプラズマナイトライド
膜３を、ＣＨＦ3 ／Ｏ2 の２元系ガス，またはＣＦ 4 ／
ＣＨＦ3 ／Ｏ2 の３元系ガスの第２のドライエッチング
によりエッチングし、ＴｉＮ膜７を露出させた。さら
に、このままＲＣＡボイル（ＮＨ4 ＯＨ：Ｈ2Ｏ2 ：Ｈ
2 Ｏ＝１：１：８、温度７０℃）によるウエットエッチ
ングで、ＴｉＮ膜７をエッチングし、外部導出用パッド
５を形成した。ドライエッチングの条件は実施例１と同
様とした。
膜として厚さ約１０００ｎｍのプラズマナイトライド膜
３を堆積した後、ポリイミド樹脂膜パターン６を形成し
た。次に、図９に示すように、まずポリイミド樹脂膜パ
ターン６に覆われていない部分のプラズマナイトライド
膜３を、ＣＨＦ3 ／Ｏ2 の２元系ガス，またはＣＦ 4 ／
ＣＨＦ3 ／Ｏ2 の３元系ガスの第２のドライエッチング
によりエッチングし、ＴｉＮ膜７を露出させた。さら
に、このままＲＣＡボイル（ＮＨ4 ＯＨ：Ｈ2Ｏ2 ：Ｈ
2 Ｏ＝１：１：８、温度７０℃）によるウエットエッチ
ングで、ＴｉＮ膜７をエッチングし、外部導出用パッド
５を形成した。ドライエッチングの条件は実施例１と同
様とした。
【００２５】以上のように、この実施例によれば、第１
の実施例と同様、ハレーション防止膜が有る場合でも、
パッシベーション膜堆積後、１回のマスク工程で、外部
導出用パッド５を形成でき、工程数を削減することによ
りコスト低減と歩留りの向上も実現できた。
の実施例と同様、ハレーション防止膜が有る場合でも、
パッシベーション膜堆積後、１回のマスク工程で、外部
導出用パッド５を形成でき、工程数を削減することによ
りコスト低減と歩留りの向上も実現できた。
【００２６】（実施例４）図１０〜図１２は本発明の第
４の実施例の外部導出用パッドの形成方法を示す工程断
面図である。なお、図１０〜図１２において、図１３〜
図１６と同一部分には同一番号を付してある。
４の実施例の外部導出用パッドの形成方法を示す工程断
面図である。なお、図１０〜図１２において、図１３〜
図１６と同一部分には同一番号を付してある。
【００２７】図１０に示すように、層間絶縁膜１上に７
００ｎｍのＡＬ膜２を堆積し、さらにハレーション防止
膜として厚さ約３０ｎｍのＴｉＮ膜（Ｔｉ膜でも可）を
堆積した後、第１のドライエッチングにより、配線部７
を形成し、しかも同時に、配線部７上に外部導出用パッ
ド５を形成した。この時、マイクロローディング効果に
より、配線部５をあまりエッチングせずに外部導出用パ
ッドは形成できた。
００ｎｍのＡＬ膜２を堆積し、さらにハレーション防止
膜として厚さ約３０ｎｍのＴｉＮ膜（Ｔｉ膜でも可）を
堆積した後、第１のドライエッチングにより、配線部７
を形成し、しかも同時に、配線部７上に外部導出用パッ
ド５を形成した。この時、マイクロローディング効果に
より、配線部５をあまりエッチングせずに外部導出用パ
ッドは形成できた。
【００２８】次に、図１１に示すように、パッシベーシ
ョン膜としてプラズマナイトライド膜３を堆積した後、
ポリイミド樹脂膜パターン６を形成した。次に、図１２
に示すように、ポリイミド樹脂膜パターン６に覆われて
いない部分のプラズマナイトライド膜３を、ＣＨＦ3 ／
Ｏ2 の２元系ガス，またはＣＦ4／ＣＨＦ3 ／Ｏ2 の３
元系ガスの第２のドライエッチングによりエッチング
し、再度、外部導出用パッド５を露出させた。ドライエ
ッチングの条件は実施例１と同様とした。
ョン膜としてプラズマナイトライド膜３を堆積した後、
ポリイミド樹脂膜パターン６を形成した。次に、図１２
に示すように、ポリイミド樹脂膜パターン６に覆われて
いない部分のプラズマナイトライド膜３を、ＣＨＦ3 ／
Ｏ2 の２元系ガス，またはＣＦ4／ＣＨＦ3 ／Ｏ2 の３
元系ガスの第２のドライエッチングによりエッチング
し、再度、外部導出用パッド５を露出させた。ドライエ
ッチングの条件は実施例１と同様とした。
【００２９】以上のように、この実施例によれば、第１
の実施例と同様、ハレーション防止膜が有る場合でも、
パッシベーション膜堆積後、１回のマスク工程で、外部
導出用パッド５を形成でき、工程数を削減することによ
りコスト低減と歩留りの向上も実現できた。
の実施例と同様、ハレーション防止膜が有る場合でも、
パッシベーション膜堆積後、１回のマスク工程で、外部
導出用パッド５を形成でき、工程数を削減することによ
りコスト低減と歩留りの向上も実現できた。
【００３０】
【発明の効果】以上説明したように、この発明によれ
ば、パッシベーション膜堆積後、１回のマスク工程で、
外部導出用パッドを形成でき、工程数を削減することに
よりコスト低減と歩留りの向上を実現できる。
ば、パッシベーション膜堆積後、１回のマスク工程で、
外部導出用パッドを形成でき、工程数を削減することに
よりコスト低減と歩留りの向上を実現できる。
【図１】 この発明の第１の実施例の外部導出用パッド
の形成方法を示す工程断面図である。
の形成方法を示す工程断面図である。
【図２】 この発明の第１の実施例の外部導出用パッド
の形成方法を示す工程断面図である。
の形成方法を示す工程断面図である。
【図３】 この発明の第１の実施例の外部導出用パッド
の形成方法を示す工程断面図である。
の形成方法を示す工程断面図である。
【図４】 この発明の第２の実施例の外部導出用パッド
の形成方法を示す工程断面図である。
の形成方法を示す工程断面図である。
【図５】 この発明の第２の実施例の外部導出用パッド
の形成方法を示す工程断面図である。
の形成方法を示す工程断面図である。
【図６】 この発明の第２の実施例の外部導出用パッド
の形成方法を示す工程断面図である。
の形成方法を示す工程断面図である。
【図７】 この発明の第３の実施例の外部導出用パッド
の形成方法を示す工程断面図である。
の形成方法を示す工程断面図である。
【図８】 この発明の第３の実施例の外部導出用パッド
の形成方法を示す工程断面図である。
の形成方法を示す工程断面図である。
【図９】 この発明の第３の実施例の外部導出用パッド
の形成方法を示す工程断面図である。
の形成方法を示す工程断面図である。
【図１０】 この発明の第４の実施例の外部導出用パッ
ドの形成方法を示す工程断面図である。
ドの形成方法を示す工程断面図である。
【図１１】 この発明の第４の実施例の外部導出用パッ
ドの形成方法を示す工程断面図である。
ドの形成方法を示す工程断面図である。
【図１２】 この発明の第４の実施例の外部導出用パッ
ドの形成方法を示す工程断面図である。
ドの形成方法を示す工程断面図である。
【図１３】 従来の外部導出用パッドの形成方法を示す
工程断面図である。
工程断面図である。
【図１４】 従来の外部導出用パッドの形成方法を示す
工程断面図である。
工程断面図である。
【図１５】 従来の外部導出用パッドの形成方法を示す
工程断面図である。
工程断面図である。
【図１６】 従来の外部導出用パッドの形成方法を示す
工程断面図である。
工程断面図である。
１ 層間絶縁膜 ２，７ 配線部 ３ プラズマナイトライド膜 ４ ホトレジストパターン ５ 外部導出用パッド ６ ポリイミド樹脂膜パターン ７ ＴｉＮ膜
Claims (7)
- 【請求項１】 半導体基板の層間絶縁膜上にアルミニウ
ム（ＡＬ）膜を堆積した後、第１のドライエッチングに
より、配線部を形成し、その表面にパッシベーション膜
としてプラズマナイトライド膜を堆積した後、ポリイミ
ド樹脂膜パターンを形成し、次いで前記ポリイミド樹脂
膜パターンに覆われていない部分のプラズマナイトライ
ド膜を、第２のドライエッチングによりエッチングし、
外部導出用パッドを形成する外部導出用パッドの形成方
法。 - 【請求項２】 半導体基板の層間絶縁膜上にアルミニウ
ム（ＡＬ）膜を堆積し、さらにハレーション防止膜とし
てＴｉＮ膜またはＴｉ膜を堆積した後、第１のドライエ
ッチングにより、配線部を形成し、パッシベーション膜
としてプラズマナイトライド膜を堆積した後、ポリイミ
ド樹脂膜パターンを形成し、次いでポリイミド樹脂膜パ
ターンに覆われていない部分のプラズマナイトライド膜
を、第２のドライエッチングによりエッチングし、Ｔｉ
Ｎ膜を露出させ、このまま減圧雰囲気でＣＦ4 ／Ｏ2 系
ガスの第３のドライエッチングにより、ＴｉＮ膜をエッ
チングし、外部導出用パッドを形成する外部導出用パッ
ドの形成方法。 - 【請求項３】 層間絶縁膜上にＡＬ膜を堆積し、さらに
ハレーション防止膜としてＴｉＮ膜またはＴｉ膜を堆積
した後、第１のドライエッチングにより、配線部を形成
し、パッシベーション膜としてプラズマナイトライド膜
を堆積した後、ポリイミド樹脂膜パターンを形成し、ま
ずポリイミドパターンに覆われていない部分のプラズマ
ナイトライド膜を、第２のドライエッチングによりエッ
チングし、ＴｉＮ膜を露出させ、その後ウエットエッチ
ングによりＴｉＮ膜をエッチングし、外部導出用パッド
を形成する外部導出用パッドの形成方法。 - 【請求項４】 層間絶縁膜上にＡＬ膜を堆積し、さらに
ハレーション防止膜としてＴｉＮ膜またはＴｉ膜を堆積
した後、第１のドライエッチングにより、配線部を形成
し、しかも同時に、配線部上に外部導出用パッドを形成
しておく工程と、パッシベーション膜としてプラズマナ
イトライド膜を堆積した後、ポリイミドパターンを形成
する工程と、ポリイミドパターンに覆われていない部分
のプラズマナイトライド膜を、第２のドライエッチング
によりエッチングし、再度、外部導出用パッドを露出さ
せる外部導出用パッドの形成方法。 - 【請求項５】 第２のドライエッチングが、ＣＨＦ3 ／
Ｏ2 の２元系ガス，またはＣＦ4 ／ＣＨＦ3 ／Ｏ2 の３
元系ガスを用いるエッチングである請求項１〜４に記載
のいずれか一の外部導出用パッドの形成方法。 - 【請求項６】 ウエットエッチングが水酸化アンモニウ
ム／過酸化水素系水溶液を用いる請求項３に記載の外部
導出用パッドの形成方法。 - 【請求項７】 ウエットエッチングが温度４０〜１００
℃の範囲である請求項３に記載の外部導出用パッドの形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15020195A JPH098078A (ja) | 1995-06-16 | 1995-06-16 | 外部導出用パッドの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15020195A JPH098078A (ja) | 1995-06-16 | 1995-06-16 | 外部導出用パッドの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098078A true JPH098078A (ja) | 1997-01-10 |
Family
ID=15491737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15020195A Pending JPH098078A (ja) | 1995-06-16 | 1995-06-16 | 外部導出用パッドの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098078A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990027836A (ko) * | 1997-09-30 | 1999-04-15 | 윤종용 | 반도체 장치의 비아홀 형성방법 |
| KR100266084B1 (ko) * | 1997-11-10 | 2000-09-15 | 김영환 | 반도체장치의배선형성방법 |
| KR100734663B1 (ko) * | 2005-12-28 | 2007-07-02 | 동부일렉트로닉스 주식회사 | 반도체소자의 패드 오픈 방법 |
| CN103646883A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 一种铝衬垫制备方法 |
-
1995
- 1995-06-16 JP JP15020195A patent/JPH098078A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990027836A (ko) * | 1997-09-30 | 1999-04-15 | 윤종용 | 반도체 장치의 비아홀 형성방법 |
| KR100266084B1 (ko) * | 1997-11-10 | 2000-09-15 | 김영환 | 반도체장치의배선형성방법 |
| KR100734663B1 (ko) * | 2005-12-28 | 2007-07-02 | 동부일렉트로닉스 주식회사 | 반도체소자의 패드 오픈 방법 |
| CN103646883A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 一种铝衬垫制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4966870A (en) | Method for making borderless contacts | |
| JP3027951B2 (ja) | 半導体装置の製造方法 | |
| US11152220B2 (en) | Etching method and a semiconductor device | |
| US5714037A (en) | Method of improving adhesion between thin films | |
| JP3282314B2 (ja) | アルミニウム系金属パターンの形成方法 | |
| JPH098078A (ja) | 外部導出用パッドの形成方法 | |
| US6133145A (en) | Method to increase the etch rate selectivity between metal and photoresist via use of a plasma treatment | |
| US6017816A (en) | Method of fabricating A1N anti-reflection coating on metal layer | |
| US6740471B1 (en) | Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment | |
| JP2001127039A (ja) | 半導体装置の製造方法 | |
| JPH1064916A (ja) | 半導体素子の金属配線製造方法 | |
| JPH09321053A (ja) | 半導体装置及びその製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JP2000031123A (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| KR19980060598A (ko) | 반도체소자의 본딩 패드 제조방법 | |
| JP2001068545A (ja) | 半導体装置の製造方法 | |
| JP2906806B2 (ja) | 半導体装置の製造方法 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JPH04267329A (ja) | 半導体装置の製造方法 |