CN104465322A - 一种减小铝衬垫晶界损伤的方法 - Google Patents

一种减小铝衬垫晶界损伤的方法 Download PDF

Info

Publication number
CN104465322A
CN104465322A CN201410697339.1A CN201410697339A CN104465322A CN 104465322 A CN104465322 A CN 104465322A CN 201410697339 A CN201410697339 A CN 201410697339A CN 104465322 A CN104465322 A CN 104465322A
Authority
CN
China
Prior art keywords
layer
grain boundary
aluminium
damage
boundary damage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410697339.1A
Other languages
English (en)
Inventor
俞宏俊
黄奕仙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410697339.1A priority Critical patent/CN104465322A/zh
Publication of CN104465322A publication Critical patent/CN104465322A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种减小铝衬垫晶界损伤的方法，包括如下步骤：提供一具有金属互连层的半导体衬底；于所述半导体衬底表面按照从下自上的顺序依次形成阻挡层、粘合层以及铝衬垫层；于所述铝衬垫层表面沉积一层保护层；继续形成一抗反射层以将所述保护层的表面予以覆盖。通过于铝衬垫层上设置一层保护层，并与所述保护层上表面设置一层抗反射层，以达到减小后续刻蚀工艺中受温差影响所产生的晶界损伤，以及等离子体能量过大而导致的刻蚀损伤。

Description

一种减小铝衬垫晶界损伤的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种减小铝衬垫晶界损伤的方法。
背景技术
半导体制造过程中，在其后段的钝化层工艺中，需要在金属互连层的上端形成一层铝衬垫，以作为测试电性连接和封装的引线端。
在半导体制造工艺中，形成铝衬垫时采用的蚀刻工艺被认为是导致等离子体诱导损伤(plasma induced damage)的来源之一。在所述蚀刻过程中，当接近蚀刻终点时，被蚀刻的铝变得很薄，其累积了大量的蚀刻等离子体所诱导产生的正电荷。在蚀刻过程所产生的电场的作用下，半导体衬底中的电子向很薄的铝层移动，从而导致栅氧化层的击穿，即所述等离子体诱导损伤。
而随着集成电路的发展，半导体工艺从130nm到28nm，后段的铝的厚度也随着器件特定的需求发生改变(如射频电路中需要铝作为电感)，其厚度从1um到3.6um。由于温差原因，就会在铝衬垫中产生很大的应力，导致产生须状缺陷，在后续的刻蚀工艺中进一步恶化，最终会对封装的引线接触产生影响。
中国专利(CN 102810561A)公开了一种半导体器件及其制造方法。在根据该发明的半导体器件中，使用铝合金代替铝来作为最终的金属栅极。因此，使对高介电常数金属栅极的使用化学机械研磨法工艺的最终接触界面由纯Al变为铝合金，从而减少了金属栅极中的缺陷，例如，腐蚀、凹坑和损伤等，并且提高了半导体器件的可靠性。
该专利主要解决了金属铝在半导体制造工艺中腐蚀、凹坑和损伤等问题，但其解决方式是通过替换材料来实现，而非改进器件结构。
中国专利(CN 103094097A)公开了一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成绝缘层，且在所述绝缘层中形成一金属铝层；在所述金属铝层上依次形成底部抗反射涂层和光刻胶，对所述金属铝层进行图形化处理；采用等幅波等离子体对所述经图形化的金属铝层进行主蚀刻；采用脉冲等离子体对所述经图形化的金属铝层进行过蚀刻；去除所述底部抗反射涂层和光刻胶。根据该发明，可以在形成铝衬垫的过程中避免所采用的蚀刻等离子体导致的等离子体诱导损伤。
该专利为最接近本发明的现有技术，主要解决了金属铝层在半导体制造工艺中等离子体诱导损伤问题，但其解决方式是通过替换工艺方法，而非改进器件结构。
发明内容
鉴于上述问题，本发明提供了一种减小铝衬垫晶界损伤的方法；该方法包括如下步骤：
提供一具有金属互连层的半导体衬底；
于所述半导体衬底表面按照从下自上的顺序依次形成阻挡层、粘合层以及铝衬垫层；
于所述铝衬垫层表面沉积一层保护层；
继续形成一抗反射层以将所述保护层的表面予以覆盖。
所述的减小铝衬垫晶界损伤的方法，其中，所述保护层的材质为钛。
所述的减小铝衬垫晶界损伤的方法，其中，所述保护层的厚度为50-100埃。
所述的减小铝衬垫晶界损伤的方法，其中，所述抗反射层的材质为氮氧化硅。
所述的减小铝衬垫晶界损伤的方法，其中，所述阻挡层的材质为氮化钽。
所述的减小铝衬垫晶界损伤的方法，其中，所述阻挡层的厚度为400-600埃。
所述的减小铝衬垫晶界损伤的方法，其中，所述粘合层的材质为钛与氮化钛混合物。
所述的减小铝衬垫晶界损伤的方法，其中，所述粘合层的厚度为400-600埃。
上述技术方案具有如下优点或有益效果：
通过本发明的方法在铝衬垫层表面沉积一层钛以减少后续刻蚀对晶界的损伤，且使用SiON充当抗反射层，从而有效减少厚铝工艺中采用Ti+TiN作为抗反射层所带来的高能量等离子体对栅极损伤。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是本发明方法中铝衬底刻蚀工艺中各层的结构示意图；
图2是采用传统工艺刻蚀抗反射层后形成的结构示意图；
图3是采用本发明的方法刻蚀抗反射层后形成的结构示意图。
具体实施方式
本发明提供一种改进铝衬垫晶界的方法，可应用于技术节点为65/55nm的工艺中；可应用于以下技术平台中：Logic以及RF。
本发明的核心思想是通过在铝衬垫层上涂覆一层材质易于刻蚀的保护层，材质可优选钛，同时，在保护层的上方，再设置一层抗反射层，其优选材质为SiON，以减小在后续刻蚀保护层的工艺过程中，因刻蚀的等离子体能量太大而导致的铝衬垫的晶界损伤。
下面结合附图对本发明方法进行详细说明。
首先，提供一半导体衬底，该半导体衬底已完成器件电路与金属互连层的刻蚀制作，如图1中所示结构。
如图1所示，上述半导体衬底包括：金属互连层101、第一介质层102、第一绝缘层103、第二介质层104、第二绝缘层105和第三介质层106，且上述金属互连层101上方的第二绝缘层105和第三介质层106已通过刻蚀工艺打开了缺口。形成该半导体衬底的工艺为本领域技术人员所公知，在此便不予赘述。
金属互连层随后，在上述半导体衬底上表面沉积一层阻挡层107，其目的是为防止后续沉积铝衬垫的工艺中产生的鸟嘴效应对金属互连层101产生破坏，并防止铝衬垫层的同向扩散。
优选的，该阻挡层107的材质为氮化钽。
进一步优选的，氮化钽阻挡层的厚度为400-600埃(例如，400埃、430埃、或600埃等)。
然后，于上述阻挡层107的上表面沉积一层粘合层108，其作用是黏连阻挡层107和铝衬垫层，以保证铝衬垫层与阻挡层之间的牢固接触。
优选的，该粘合层108的材质钛与氮化钛的混合物。
进一步优选的，上述粘合层108的厚度优选为400-600埃(例如：400埃、430埃、500埃或600埃)。
进一步优选的，粘合层108可采用钛与氮化钛同时沉积的工艺操作方式，使两种材料混合均匀。
然后在粘合层108上表面沉积一层铝衬垫层109，作为器件测试电性连接和封装的引线端。
优选的，铝衬垫层109的厚度为14.5千埃。
随后，在铝衬垫层109上方沉积一层保护层110。设置保护层110的目的，是为在后续的刻蚀工艺中，保护铝衬垫层109不会由于温差而导致晶界损伤。
优选的，上述保护层110的材质为钛。
进一步优选的，上述保护层110的厚度为50-100埃(例如：50埃、70埃或100埃)。
进一步优选的，上述保护层110的可通过物理沉积工艺制备。
最后，在保护层110上方设置一层抗反射层111，以保护铝衬垫层109在后续刻蚀工艺中不会累积电荷，进而保护了器件栅极不会受到等离子体电荷的击穿损伤。
优选的，抗反射层111的材质优选为SiON。
进一步优选的，抗反射层111材质SiON由SiH4、N2O和氦气在射频400摄氏度下反应生成。
图2是采用传统工艺刻蚀抗反射层后形成的结构示意图，采用现有技术工艺处理的半导体衬底，因为没有材质为钛保护层与抗反射层，剩余的铝衬垫层109’的开孔处201易形成如图所示的坑状损伤。
图3是采用本发明的方法刻蚀抗反射层后形成的结构示意图，当完成上述实施例中个步骤之后，对上述各层进行刻蚀并填充介质层后，剩余的铝衬垫层109’的开孔处201即可避免传统工艺对铝衬垫层造成的晶界损伤。
综上所述，本发明的减小铝衬垫晶界损伤的方法，通过于铝衬垫层上设置一层保护层，并于上述保护层上表面设置一层抗反射层，以达到减小后续工艺中受温差影响所产生的晶界损伤，以及刻蚀等离子体能量过大而导致的刻蚀损伤。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (8)

1.一种减小铝衬垫晶界损伤的方法，其特征在于，所述方法包括：
提供一具有金属互连层的半导体衬底；
于所述半导体衬底表面按照从下自上的顺序依次形成阻挡层、粘合层以及铝衬垫层；
于所述铝衬垫层表面沉积一层保护层；
继续形成一抗反射层以将所述保护层的表面予以覆盖。
2.如权利要求1所述的减小铝衬垫晶界损伤的方法，其特征在于，所述保护层的材质为钛。
3.如权利要求1所述的减小铝衬垫晶界损伤的方法，其特征在于，所述保护层的厚度为50-100埃。
4.如权利要求1所述的减小铝衬垫晶界损伤的方法，其特征在于，所述抗反射层的材质为氮氧化硅。
5.如权利要求1所述的减小铝衬垫晶界损伤的方法，其特征在于，所述阻挡层的材质为氮化钽。
6.如权利要求1所述的减小铝衬垫晶界损伤的方法，其特征在于，所述阻挡层的厚度为400-600埃。
7.如权利要求1所述的减小铝衬垫晶界损伤的方法，其特征在于，所述粘合层的材质为钛与氮化钛混合物。
8.如权利要求1所述的减小铝衬垫晶界损伤的方法，其特征在于，所述粘合层的厚度为400-600埃。
CN201410697339.1A 2014-11-26 2014-11-26 一种减小铝衬垫晶界损伤的方法 Pending CN104465322A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410697339.1A CN104465322A (zh) 2014-11-26 2014-11-26 一种减小铝衬垫晶界损伤的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410697339.1A CN104465322A (zh) 2014-11-26 2014-11-26 一种减小铝衬垫晶界损伤的方法

Publications (1)

Publication Number Publication Date
CN104465322A true CN104465322A (zh) 2015-03-25

Family

ID=52911197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410697339.1A Pending CN104465322A (zh) 2014-11-26 2014-11-26 一种减小铝衬垫晶界损伤的方法

Country Status (1)

Country Link
CN (1) CN104465322A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446757A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种双层钝化保护层的铝衬垫的制造方法
CN102810561A (zh) * 2011-06-02 2012-12-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103094097A (zh) * 2011-10-28 2013-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103646883A (zh) * 2013-11-28 2014-03-19 上海华力微电子有限公司 一种铝衬垫制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810561A (zh) * 2011-06-02 2012-12-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN102446757A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种双层钝化保护层的铝衬垫的制造方法
CN103094097A (zh) * 2011-10-28 2013-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103646883A (zh) * 2013-11-28 2014-03-19 上海华力微电子有限公司 一种铝衬垫制备方法

Similar Documents

Publication Publication Date Title
TWI536531B (zh) 基板、紅外線感測器、及貫通電極形成方法
CN105655367B (zh) 改进的高性能磁通门装置
US20160300794A1 (en) Stress Reduction Apparatus
CN102054752A (zh) 硅通孔制作方法
US8778755B2 (en) Method for fabricating a metal-insulator-metal capacitor
CN103646883A (zh) 一种铝衬垫制备方法
CN104465506B (zh) 铜互连中空气隙的形成方法
CN108701759B (zh) 集成磁通门器件的选择性图案化
CN101330040B (zh) 半导体器件互连层顶层布线层及其形成方法
US20030092284A1 (en) Preventing plasma induced damage resulting from high density plasma deposition
CN102110638A (zh) 解决半导体器件在制作过程中放电缺陷的方法及结构
CN104465322A (zh) 一种减小铝衬垫晶界损伤的方法
CN101192513A (zh) 金属-绝缘体-金属电容器及其制造方法
KR20100079157A (ko) 반도체 소자의 ｍｉｍ 캐패시터 형성 방법 및 그에 따른 ｍｉｍ 캐패시터
CN105679743B (zh) 一种通孔上mtm反熔丝单元结构的制备方法
CN104037120A (zh) Mim电容的制造方法
CN109346412B (zh) 一种薄膜晶体管的制造方法及薄膜晶体管
CN106229296A (zh) 阵列基板中金属层的形成方法以及tft阵列基板
CN103187356B (zh) 一种半导体芯片以及金属间介质层的制作方法
CN103700648B (zh) 用于高温电路的金属互连结构及制备方法
KR20160076987A (ko) 개선된 습도 센서
CN102623388B (zh) 金属互连的形成方法
CN103165412A (zh) 晶圆表面凹陷缺陷的处理方法
CN112531107B (zh) 电阻式随机存取存储结构及其制造方法
KR20080002027A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150325