CN101330040B - 半导体器件互连层顶层布线层及其形成方法 - Google Patents

半导体器件互连层顶层布线层及其形成方法 Download PDF

Info

Publication number
CN101330040B
CN101330040B CN2007100421509A CN200710042150A CN101330040B CN 101330040 B CN101330040 B CN 101330040B CN 2007100421509 A CN2007100421509 A CN 2007100421509A CN 200710042150 A CN200710042150 A CN 200710042150A CN 101330040 B CN101330040 B CN 101330040B
Authority
CN
China
Prior art keywords
layer
dielectric layer
thickness
laminated construction
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100421509A
Other languages
English (en)
Other versions
CN101330040A (zh
Inventor
楠暖
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100421509A priority Critical patent/CN101330040B/zh
Publication of CN101330040A publication Critical patent/CN101330040A/zh
Application granted granted Critical
Publication of CN101330040B publication Critical patent/CN101330040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件互连层的顶层布线层及其形成方法，包括：在所述互连层的顶层表面形成第一叠层结构；图案化所述第一叠层结构并沉积金属层；图案化所述金属层形成焊盘和引线层；在所述焊盘和引线层表面形成第二叠层结构；图案化所述第二叠层结构。本发明的半导体器件互连层的顶层布线层及其形成方法能够提高布线层中铝焊盘和引线的可靠性。

Description

半导体器件互连层顶层布线层及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件互连层的顶层布线层及其形成方法。
背景技术
当今半导体制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中已包含巨大数量的半导体器件。在如此大规模的集成电路中，器件之间高可靠、高密度的连接不仅要在单层中进行，而且需要在多层之间进行，因此，通常利用多层互连结构对半导体器件的进行连接。图1为半导体器件和互连结构简化示意图。如图1所示，在具有金属氧化物半导体(MOS)晶体管的衬底10表面沉积金属前介电层(pre-metal dielectric，PMD)11。然后在介质层11层中刻蚀通孔并填充有金属材料从而形成金属连接孔12，然后对PMD层11进行平坦化，在PMD层表面沉积金属间介电层13并在其中形成互连线14，MOS晶体管的栅极通过金属连接孔12连接至金属间介电层(IMD)13中的金属互连线14(源极和漏极也相应连接)。互连线14再通过多层互连结构，即层间介电层(ILD)16和19中的金属镶嵌互连线17和20连接至表层互连层。每层ILD层表面还形成有保护层18、以及18’。图1中仅示出了两层ILD层16和19，实际器件中通常会有很多这样的互连层。
先进的CMOS技术中，镶嵌互连线17和20通常使用金属铜。器件中的所有铜互连线都连接到表层的铝布线层。在顶层互连层的表面沉积一层钝化层21，如申请号为200610078791.5的中国专利申请中所披露的。然后刻蚀上述钝化层21并沉积金属铝，形成包括铝焊盘22和铝引线23的布线层。铝焊盘22用于引线键合，设计的引线图形23用于连接焊盘22和铜互连接线20。随着芯片尺寸的不断缩小，布线层中的铝焊盘和引线更加密集，尺寸更加微细，而所承载的电流密度越来越高。因此需要铝焊盘和引线具有高可靠性指标，例如电子迁移率和热应力迁移。对于布植铝焊盘和引线的钝化层21，同样需要被很好地设计以满足上述需求。
发明内容
本发明的目的在于提供一种半导体器件互连层的顶层布线层及其形成方法，能够提高布线层中铝焊盘和引线的可靠性。
为达到上述目的，本发明的半导体器件互连层的顶层布线层的形成方法，包括：
在所述互连层的顶层表面形成第一叠层结构；
图案化所述第一叠层结构并沉积金属层；
图案化所述金属层形成焊盘和引线层；
在所述焊盘和引线层表面形成第二叠层结构；
图案化所述第二叠层结构。
优选地，所述金属为铝。
形成所述第一叠层结构的步骤包括：
在所述互连层的顶层表面沉积第一介质层；
在所述第一介质层表面沉积第二介质层；
在所述第二介质层表面沉积第三介质层；
在所述第三介质层表面沉积第四介质层。
所述沉积的方法为等离子增强化学气相淀积工艺。
所述第一介质层为氮化硅或碳氧化硅，厚度为
Figure S07142150920070720D000021
所述第二介质层为二氧化硅或正硅酸乙酯，厚度为
Figure S07142150920070720D000022
所述第三介质层为氮化硅、氮氧化硅或碳氧化硅，厚度为
Figure S07142150920070720D000023
所述第四介质层为正硅酸乙酯或未掺杂的硅酸盐玻璃，厚度为
Figure S07142150920070720D000024
所述金属铝采用物理气相淀积工艺沉积。
所述第一叠层结构表面的金属铝的厚度为
Figure S07142150920070720D000031
所述方法还包括在图案化后的第一叠层结构表面沉积金属黏附层的步骤。
所述金属黏附层为钽、氮化钽、钛、氮化钛中的一种或组合。所述金属黏附层的厚度为
Figure S07142150920070720D000032
形成所述第二叠层结构的步骤包括：
在所述引线和焊盘层表面沉积第五介质层；
在所述第五介质层表面沉积第六介质层。
所述沉积的方法为等离子增强化学气相淀积工艺。
所述第五介质层为二氧化硅或正硅酸乙酯，厚度为
所述第六介质层为氮化硅、氮氧化硅或碳氧化硅，厚度为
Figure S07142150920070720D000034
相应地，本发明提供的一种半导体器件互连层的顶层布线层包括：在所述互连层的顶层表面的第一叠层结构；在所述第一叠层结构中的焊盘和引线层；以及在所述焊盘和引线层表面的第二叠层结构。
所述第一叠层结构包括在所述互连层的顶层表面的第一介质层；在所述第一介质层表面的第二介质层；在所述第二介质层表面的第三介质层；在所述第三介质层表面的第四介质层。
所述第一介质层为氮化硅或碳氧化硅，厚度为
Figure S07142150920070720D000035
所述第二介质层为二氧化硅或正硅酸乙酯，厚度为
Figure S07142150920070720D000036
所述第三介质层为氮化硅、氮氧化硅或碳氧化硅，厚度为
Figure S07142150920070720D000037
所述第四介质层为正硅酸乙酯或未掺杂的硅酸盐玻璃，厚度为
Figure S07142150920070720D000038
所述第二叠层结构包括在所述引线和焊盘层表面的第五介质层；在所述第五介质层表面的第六介质层。
所述第五介质层为二氧化硅或正硅酸乙酯，厚度为
所述第六介质层为氮化硅、氮氧化硅或碳氧化硅，厚度为
Figure S07142150920070720D000042
所述布线层还包括位于焊盘和引线与第一叠层结构和互连层之间的金属黏附层。
所述金属黏附层为钽、氮化钽、钛、氮化钛中的一种或组合。
所述金属黏附层的厚度为
Figure S07142150920070720D000043
与现有技术相比，本发明具有以下优点：
本发明在半导体器件互连层的顶层形成一叠层结构，然后图案化所述叠层结构并沉积金属铝形成铝引线和焊盘。由于叠层结构中各层的热膨胀系数和应力方向相互匹配，因此在封装过程中，叠层结构能够吸收和抵消引线键合时作用在铝引线和焊盘上的机械应力和热应力，保证了封装时产生的各种应力不会对铝引线和焊盘造成的机械损伤和剥离，从而大大提高了铝引线和焊盘和可靠性。此外在铝引线和焊盘层表面还沉积了氧化硅、氮氧化硅或碳氧化硅组成的另一叠层结构，对焊盘层和引线层起到进一步的保护作用。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1为半导体器件和互连结构简化示意图；
图2至图7为根据本发明实施例的半导体器件互连层的顶层布线结构及其形成方法的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的较佳实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
图2至图7为根据本发明实施例的半导体器件互连层的顶层布线层及其形成方法的剖面示意图。所述示意图只是实例，其在此不应限制本发明保护的范围。首先如图2所示，为简便起见，图2中仅示出了多层互连结构中的两层包括介质层和金属互连线的互连层。本发明的半导体器件互连层的顶层布线层位于半导体器件多层互连层的表层。互连层包括若干层层间介电层(ILD)，图2中仅示出了两层ILD层16和19，在介质层16和19中，利用镶嵌工艺形成用于连接各个互连层的铜互连线17和20。在互连层16和19表面还形成有保护层18和18’，用于保护ILD层不受化学机械研磨(CMP)等工艺的破坏。
在多层互连层的表面，利用等离子增强化学气相淀积(PECVD)工艺，沉积介质层30。介质层30的材料为氮化硅(SIN)或碳氧化硅SIOC)，厚度为
Figure S07142150920070720D000051
接着，同样利用PECVD工艺在所述介质层30表面沉积介质层31，其材料为二氧化硅(SIO2)或正硅酸乙酯(TEOS)，厚度为
Figure S07142150920070720D000052
利用PECVD工艺在所述介质层31表面沉积介质层32，介质层32的材料为氮化硅(SIN)、氮氧化硅(SION)或碳氧化硅(SIOC)，厚度为
Figure S07142150920070720D000053
然后利用PECVD工艺在所述介质层32表面沉积介质层33，介质层33的材料为正硅酸乙酯(TEOS)或未掺杂的硅酸盐玻璃(USG)，厚度为
Figure S07142150920070720D000054
上述介质层30、31、32、33构成一叠层结构34，作为钝化层，叠层结构34比单层钝化层具有更好的热力学和机械特性。根据本发明的实施例，上述叠层结构34中各层的材料和厚度能够保证每层的热膨胀系数和应力方向相互匹配。在封装过程中叠层结构34能够吸收和抵消引线键合时作用在铝引线和焊盘上的机械应力和热应力，确保封装时产生的各种应力不会对铝引线和焊盘造成的机械损伤和剥离。
接下来如图3所示，在所述叠层结构34表面涂布光致抗蚀剂层，并利用曝光、显影等光刻工艺形成光致抗蚀剂图形，然后以光致抗蚀剂图形为掩膜，采用等离子刻蚀工艺或反应离子刻蚀(RIE)工艺刻蚀所述叠层结构34，形成图案化的叠层结构，以暴露出顶层互连层中的铜互连线。在刻蚀过程中，刻蚀气体采用含氟(F)气体、氮气N2、氦气He和氧气O2的混合气体。刻蚀气体的流量为40-80sccm，等离子源输出功率200-2000W，衬底温度控制在20℃和80℃之间，腔体压力为5-50mTorr。然后采用灰化(ashing)或湿法清洗工艺去除光致抗蚀剂图形。
在接下来的工艺步骤中，如图4所示，为了防止互连线中铜向铝引线和焊盘中扩散，并提高铜和金属铝的黏附性，优选地，在图案化后的叠层结构34表面，利用物理气相淀积(PVD)或溅射(sputtering)工艺沉积金属黏附层35，其材料为钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)中的一种或组合，其厚度为然后，利用PVD工艺在所述金属黏附层35表面沉积金属层40，其材料为铝或铝铜合金，铝铜合金中铜的含量为0.5％。金属层40覆盖上述叠层结构34表面的厚度为
Figure S07142150920070720D000062
随后，在铝层40表面涂布光刻胶，并利用曝光、显影等光刻工艺形成光刻胶图形，以光刻胶图形为掩膜，采用等离子刻蚀工艺或反应离子刻蚀(RIE)工艺刻蚀铝层40，形成与互连层中的铜互连线相连接的铝焊盘42和引线41，如图5所示。刻蚀气体采用含氯(Cl)气体、溴(Br)、氦气He的混合气体。刻蚀气体的流量为60-100sccm，等离子源输出功率2000-5000W。然后采用灰化(ashing)或湿法清洗工艺去除光致抗蚀剂图形。
接下来，如图6所示，在铝引线41、焊盘42层和叠层结构34表面，利用等离子增强化学气相淀积(PECVD)工艺，沉积介质层51。介质层51的材料为二氧化硅(SIO2)或正硅酸乙酯(TEOS)，厚度为接着，同样利用PECVD工艺在所述介质层51表面沉积介质层52，所述介质层52的材料为氮化硅(SIN)、氮氧化硅(SION)或碳氧化硅(SIOC)，厚度为
Figure S07142150920070720D000072
上述介质层51和52构成另一叠层结构53，作为另一层钝化层，叠层结构53能够对铝引线和焊盘层起到进一步的保护作用。
在接下来的工艺步骤中，如图7所示，在叠层结构53的表面涂布光刻胶并利用常规光刻工艺图案化所述光刻胶形成光刻胶图形。利用上述图形为掩膜，采用等离子刻蚀工艺或反应离子刻蚀(RIE)工艺刻蚀叠层结构53，从而露出铝焊盘42，用于后续封装工艺的引线键合。在反应室内通入的刻蚀剂气体为包括SF6、CHF3、CF4、氯气C12、氧气O2、氮气N2、氦气He以及其它惰性气体例如氢气Ar、氖气Ne的混合气体，流量100-400sccm，衬底温度控制在20℃和90℃之间，腔体压力为4-20mTorr，等离子源射频输出功率1500W-2000W。
根据本发明实施例的半导体器件互连层的顶层布线层结构如图7所示，包括：在所述互连层的顶层表面的第一叠层结构34；在所述第一叠层结构34中的焊盘42和引线41；以及在所述焊盘42和引线41层表面的第二叠层结构53。其中叠层结构34包括介质层30、31、32、33。介质层30为氮化硅或碳氧化硅，厚度为
Figure S07142150920070720D000073
介质层31为二氧化硅或正硅酸乙酯，厚度为
Figure S07142150920070720D000074
介质层32为氮化硅、氮氧化硅或碳氧化硅，厚度为
Figure S07142150920070720D000075
介质层33为正硅酸乙酯或未掺杂的硅酸盐玻璃，厚度为
Figure S07142150920070720D000076
叠层结构53包括在所述引线41和焊盘42层表面的介质层51和52。介质层51为二氧化硅或正硅酸乙酯，厚度为介质层52为氮化硅、氮氧化硅或碳氧化硅，厚度为
Figure S07142150920070720D000082
上述布线层还包括位于焊盘42和引线41与叠层结构34和互连层之间的金属黏附层35。金属黏附层为钽、氮化钽、钛、氮化钛中的一种或组合，其厚度为
Figure S07142150920070720D000083
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (19)

1.一种半导体器件互连层的顶层布线层的形成方法，包括：
在所述互连层的顶层表面形成第一叠层结构，形成所述第一叠层结构的步骤包括：在所述互连层的顶层表面沉积第一介质层；在所述第一介质层表面沉积第二介质层；在所述第二介质层表面沉积第三介质层；在所述第三介质层表面沉积第四介质层；所述第一介质层为氮化硅或碳氧化硅，厚度为400～
Figure FSB00000294112400011
所述第二介质层为二氧化硅或正硅酸乙酯，厚度为2000～
Figure FSB00000294112400012
所述第三介质层为氮化硅、氮氧化硅或碳氧化硅，厚度为300～
Figure FSB00000294112400013
所述第四介质层为正硅酸乙酯或未掺杂的硅酸盐玻璃，厚度为1000～
Figure FSB00000294112400014
图案化所述第一叠层结构并沉积金属层；
图案化所述金属层形成焊盘和引线层；
在所述焊盘和引线层表面形成第二叠层结构；
图案化所述第二叠层结构。
2.如权利要求1所述的方法，其特征在于：所述金属为铝。
3.如权利要求1所述的方法，其特征在于：所述沉积第一介质层、第二介质层、第三介质层、第四介质层的方法为等离子增强化学气相淀积工艺。
4.如权利要求2所述的方法，其特征在于：所述金属铝采用物理气相淀积工艺沉积。
5.如权利要求4所述的方法，其特征在于：所述第一叠层结构表面的金属铝的厚度为5000～
Figure FSB00000294112400015
6.如权利要求1所述的方法，其特征在于：所述方法还包括在图案化后的第一叠层结构表面沉积金属黏附层的步骤。
7.如权利要求6所述的方法，其特征在于：所述金属黏附层为钽、氮化钽、钛、氮化钛中的一种或组合。
8.如权利要求7所述的方法，其特征在于：所述金属黏附层的厚度为300～
Figure FSB00000294112400021
9.如权利要求1所述的方法，其特征在于：形成所述第二叠层结构的步骤包括：
在所述引线和焊盘层表面沉积第五介质层；
在所述第五介质层表面沉积第六介质层。
10.如权利要求9所述的方法，其特征在于：所述沉积第五介质层和第六介质层的方法为等离子增强化学气相淀积工艺。
11.如权利要求9或10所述的方法，其特征在于：所述第五介质层为二氧化硅或正硅酸乙酯，厚度为1000～
Figure FSB00000294112400022
12.如权利要求9或10所述的方法，其特征在于：所述第六介质层为氮化硅、氮氧化硅或碳氧化硅，厚度为300～
Figure FSB00000294112400023
13.一种半导体器件互连层的顶层布线层，其特征在于包括：在所述互连层的顶层表面的第一叠层结构，所述第一叠层结构包括在所述互连层的顶层表面的第一介质层，所述第一介质层为氮化硅或碳氧化硅，厚度为400～
Figure FSB00000294112400024
在所述第一介质层表面的第二介质层，所述第二介质层为二氧化硅或正硅酸乙酯，厚度为2000～
Figure FSB00000294112400025
在所述第二介质层表面的第三介质层，所述第三介质层为氮化硅、氮氧化硅或碳氧化硅，厚度为300～
Figure FSB00000294112400026
在所述第三介质层表面的第四介质层，所述第四介质层为正硅酸乙酯或未掺杂的硅酸盐玻璃，厚度为1000～
Figure FSB00000294112400027
在所述第一叠层结构中的焊盘和引线层；以及在所述焊盘和引线层表面的第二叠层结构。
14.如权利要求13所述的半导体器件互连层的顶层布线层，其特征在于：所述第二叠层结构包括在所述引线和焊盘层表面的第五介质层；在所述第五介质层表面的第六介质层。
15.如权利要求14所述的半导体器件互连层的顶层布线层，其特征在于：所述第五介质层为二氧化硅或正硅酸乙酯，厚度为1000～
Figure FSB00000294112400031
16.如权利要求14所述的半导体器件互连层的顶层布线层，其特征在于：所述第六介质层为氮化硅、氮氧化硅或碳氧化硅，厚度为300～
Figure FSB00000294112400032
17.如权利要求13所述的半导体器件互连层的顶层布线层，其特征在于：所述布线层还包括位于焊盘和引线与第一叠层结构和互连层之间的金属黏附层，所述金属黏附层位于焊盘和引线分别与第一叠层结构的接触面之间。
18.如权利要求17所述的半导体器件互连层的顶层布线层，其特征在于：所述金属黏附层为钽、氮化钽、钛、氮化钛中的一种或组合。
19.如权利要求18所述的半导体器件互连层的顶层布线层，其特征在于：所述金属黏附层的厚度为300～
Figure FSB00000294112400033
CN2007100421509A 2007-06-18 2007-06-18 半导体器件互连层顶层布线层及其形成方法 Active CN101330040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100421509A CN101330040B (zh) 2007-06-18 2007-06-18 半导体器件互连层顶层布线层及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100421509A CN101330040B (zh) 2007-06-18 2007-06-18 半导体器件互连层顶层布线层及其形成方法

Publications (2)

Publication Number Publication Date
CN101330040A CN101330040A (zh) 2008-12-24
CN101330040B true CN101330040B (zh) 2011-03-23

Family

ID=40205758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100421509A Active CN101330040B (zh) 2007-06-18 2007-06-18 半导体器件互连层顶层布线层及其形成方法

Country Status (1)

Country Link
CN (1) CN101330040B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087992B (zh) * 2009-12-04 2013-04-17 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
CN102930981B (zh) * 2011-08-12 2015-08-19 无锡华润上华半导体有限公司 一种电容及其制作方法
US8664041B2 (en) * 2012-04-12 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for designing a package and substrate layout
CN104752404B (zh) * 2013-12-27 2019-01-25 中芯国际集成电路制造(上海)有限公司 用于封装测试的半导体结构及其形成方法
CN105355577B (zh) * 2014-08-21 2019-01-08 中芯国际集成电路制造(上海)有限公司 等离子体损伤测试结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391270A (zh) * 2001-06-11 2003-01-15 联华电子股份有限公司 双重金属镶嵌结构的制造方法
CN1262003C (zh) * 2001-05-25 2006-06-28 株式会社东芝 半导体器件
CN1881557A (zh) * 2005-05-16 2006-12-20 台湾积体电路制造股份有限公司 半导体内连接结构的顶金属线上的保护结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1262003C (zh) * 2001-05-25 2006-06-28 株式会社东芝 半导体器件
CN1391270A (zh) * 2001-06-11 2003-01-15 联华电子股份有限公司 双重金属镶嵌结构的制造方法
CN1881557A (zh) * 2005-05-16 2006-12-20 台湾积体电路制造股份有限公司 半导体内连接结构的顶金属线上的保护结构及其形成方法

Also Published As

Publication number Publication date
CN101330040A (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
CN100576499C (zh) 双镶嵌结构的形成方法
JP5324822B2 (ja) 半導体装置
CN101355047B (zh) 在低介电常数介质层中形成通孔的方法
CN100539016C (zh) 金属-绝缘体-金属电容器及其制造方法
CN101330040B (zh) 半导体器件互连层顶层布线层及其形成方法
CN102324400A (zh) 铜互连结构的制作方法
CN101364565A (zh) 半导体器件的制造方法
CN101752298B (zh) 金属互连结构的制造方法
CN101958247A (zh) 半导体器件处理方法
CN103811414A (zh) 铜蚀刻集成方法
CN101295656B (zh) 半导体器件及其制造方法
US6313037B1 (en) Semiconductor device and method for manufacturing the same
CN101471324B (zh) 一种超低k互连结构及其制造方法
US20070117387A1 (en) Semiconductor device and manufacturing method thereof
CN101192513A (zh) 金属-绝缘体-金属电容器及其制造方法
CN103258784B (zh) 形成半导体器件的方法
US7622331B2 (en) Method for forming contacts of semiconductor device
JP2008010824A (ja) 半導体メモリ素子の製造方法
JP2008172056A (ja) 半導体装置およびその製造方法
CN104112701A (zh) 半导体结构及其制造方法
KR100555515B1 (ko) 코발트층 캡핑막을 갖는 반도체 소자 및 그 제조방법
TWI543325B (zh) 金屬內連線結構以及製作金屬內連線結構的方法
KR20070105827A (ko) 리페어 퓨즈를 구비한 반도체 소자의 제조 방법
KR100702802B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP3102214B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant