KR100702802B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100702802B1 KR100702802B1 KR1020050131184A KR20050131184A KR100702802B1 KR 100702802 B1 KR100702802 B1 KR 100702802B1 KR 1020050131184 A KR1020050131184 A KR 1020050131184A KR 20050131184 A KR20050131184 A KR 20050131184A KR 100702802 B1 KR100702802 B1 KR 100702802B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- interlayer insulating
- semiconductor device
- wiring layer
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 title claims abstract description 23
- 239000010949 copper Substances 0.000 claims abstract description 53
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052802 copper Inorganic materials 0.000 claims abstract description 49
- 239000011229 interlayer Substances 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000001020 plasma etching Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 229910052731 fluorine Inorganic materials 0.000 abstract 1
- 239000011737 fluorine Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법에는 소정의 하부 구조를 가지는 반도체 기판위에 층간 절연막이 형성되는 단계; 상기 층간 절연막에 사진 공정과 식각 공정에 의해 다마신 패턴이 형성되는 단계; 상기 다마신 패턴내에 구리가 증착되어, 구리 배선층이 형성되는 단계; 상기 구리 배선층의 상부면을 식각하여 평탄화시키는 단계; 상기 구리 배선층 및 층간 절연막 전면에 불순물이 주입되는 단계; 및 상기 불순물이 주입된 일부면을 플라즈마 식각에 의해 제거하는 단계;가 포함된다.
제안되는 바와 같은 반도체 소자의 금속 배선 형성 방법에 의해서, 층간 절연막에 남아있는 구리를 효과적으로 제거할 수 있는 장점이 있다.
반도체 소자, 다마신 패턴, 불소, 플라즈마 식각
Description
도 1 및 도 2는 구리배선층의 확산에 따른 문제점을 설명하기 위한 도면.
도 3 내지 도 11은 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하는 도면.
<도면의 주요부분에 대한 부호의 설명>
101 : 반도체 기판 105 : 제 1층간 절연막
107 : 식각 저지막 109 : 제 2층간 절연막
110 : 금속 배선 131 : 베리어메탈
135 : 구리 배선층
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 상세하게는, 구리(Cu)의 확산에 의해 층간 절연막에 남게 되는 구리를 효과적으로 제거할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 상세하게는, 반도체 제조 공정에 있어서 금속 배선 형성 방법에 관한 것이다.
반도체 집적회로의 제조 공정은 크게 실리콘 기판에 소자들을 형성하는 공정과 상기 소자들을 전기적으로 연결하는 공정으로 구분될 수 있다.
이 중 소자들을 전기적으로 연결하는 공정을 배선공정 또는 금속선 연결공정(Metalization)이라 하는데, 이 공정은 소자의 집적도가 증가함에 따라 수율과 신뢰성을 향상시키는데 있어서 관건이 되고 있다.
종래에 배선 재료로 널리 사용되었던 금속은 알루미늄(Aluminum)이다. 그러나, 소자의 집적도가 증가함에 따라 배선폭은 감소하고, 총 길이는 증가하게 되어 신호전달 지연시간이 길어지게 된다.
또한, 배선폭이 감소함에 따라 일렉트로 마이그레이션(electro migration)이나 스트레스 마이그레이션(stress migration)에 의한 배선의 단락이 중요한 문제로 대두되고 있다.
그리고, 동작속도가 빠르고, 신뢰성이 있는 소자를 제작하기 위하여 알루미늄보다 비저항이 작고 전기적 이동이나 응력에 대한 저항성이 큰 구리를 이용하여 배선을 행하는 방향으로 배선 공정이 변화하는 추세에 있다. 그러나, 구리는 낮은 비저항과 높은 융점을 제외하면, 알루미늄이 가지고 있는 다른 우수한 물성들은 내재되어 있지 아니한다.
예를 들면, 구리는 Al2O3과 같은 치밀한 보호피막이 없으며, 실리콘 옥사이드(SiO2) 절연막에 대한 접착력이 나쁘고, 건식 식각이 어렵다. 그리고, 구리는 산 화물(oxide)로의 확산이 잘 일어나기 때문에, 확산을 방지하지 못하면 반도체 소자의 특성이 나빠지게 되는 문제점이 있다.
도 1 및 도 2는 구리배선층의 확산에 따른 문제점을 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 반도체 기판(2)은 웰 및 접합부가 형성된 반도체 기판이거나 다층 금속 배선 구조에서 하부 금속 배선(1)을 포함하는 절연막이거나 기타 반도체 소자의 전극으로 사용되는 도전성 패턴을 포함하고 있다.
그리고, 상기 반도체 기판(2) 위에 제 1층간 절연막(3), 식각 저지막(4), 제 2층간 절연막(5)이 순차적으로 적층되고, 상기 적층 구조 내측에는 소정의 사진/식각 공정에 의해 다마신 패턴이 형성된다.
그리고, 다마신 패턴내에 구리(Cu)를 증착시키고, 상기 구리의 상부면을 CMP(Chemical Mechanical Polishing) 공정을 사용하여 평탄화시킴으로써, 구리 배선층(6)을 형성한다.
한편, 상기 구리는 산화물 즉, 층간 절연막으로의 확산이 잘 일어나기 때문에, 상기 구리의 평탄화 작업이 수행된 다음에도 상기 층간 절연막에 잔여 구리(remain Cu, 7)가 존재하게 되는 문제점이 있다.
그리고, 상기 층간 절연막에 구리가 남아있는 상태에서 계속하여 층간 절연막이 형성되는 경우에는 층간 절연막의 접착력(adhesion)이 나빠지게 되고, 이에 따라 반도체 소자의 특성이 저하되는 문제점이 있다.
본 발명은 상기되는 문제점을 해결하기 위하여 제안되는 것으로서, 층간 절연막에 남아있는 구리를 효과적으로 제거할 수 있는 반도체 소자의 금속 배선 형성 방법을 제안하는 것을 목적으로 한다.
또한, 층간 절연막에 남아 있는 구리를 제거함으로써, 반도체 소자의 특성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제안하는 것을 목적으로 한다.
상기되는 목적을 달성하기 위한 본 발명의 실시예에 따른 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법에는 소정의 하부 구조를 가지는 반도체 기판위에 층간 절연막이 형성되는 단계; 상기 층간 절연막에 사진 공정과 식각 공정에 의해 다마신 패턴이 형성되는 단계; 상기 다마신 패턴내에 구리가 증착되어, 구리 배선층이 형성되는 단계; 상기 구리 배선층의 상부면을 식각하여 평탄화시키는 단계; 상기 구리 배선층 및 층간 절연막 전면에 불순물이 주입되는 단계; 및 상기 불순물이 주입된 일부면을 플라즈마 식각에 의해 제거하는 단계;가 포함된다.
또한, 상기 불순물은 불산(HF)인 것을 특징으로 한다.
또한, 상기 층간 절연막에 내에 잔존하는 구리는 CuO의 형태로 존재하게 되고, 상기 불산이 주입됨에 따라 상기 CuO중에서 일부 O2 -는 H2O의 형태로 제거되는 것을 특징으로 한다.
또한, 상기 플라즈마 식각은 아르곤(Ar)을 이용하여 수행되는 것을 특징으로 한다.
제안되는 바와 같은 반도체 소자의 금속 배선 형성 방법에 의해서, 층간 절연막에 남아있는 구리를 효과적으로 제거할 수 있는 장점이 있다.
또한, 층간 절연막에 남아 있는 구리를 제거함으로써, 반도체 소자의 특성을 향상시킬 수 있는 장점이 있다.
이하에서는 본 발명의 바람직한 실시예를 첨부되는 도면을 참조하여 상세하게 설명한다. 다만, 본 발명의 사상이 제시되는 실시예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 구성요소의 부가, 변경, 삭제, 추가등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상의 범위 내에 든다고 할 것이다.
첨부되는 도면에는 여러 층 및 영역을 명확하게 표현하기 위하여 그 두께가 확대되어 도시된다. 그리고, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 사용한다. 층, 막, 영역, 판등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에"있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 3 내지 도 11은 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하는 도면이다.
먼저, 도 3에 도시된 바와 같이, 반도체 기판(101)에 제 1 층간 절연막(105), 식각 저지막(107) 및 제 2 층간 절연막(109) 상부에 비아홀을 정의하기 위 한 제 1 포토 레지스트 패턴(151)을 형성한다.
상기 반도체 기판(101)은 웰 및 접합부가 형성된 반도체 기판이거나, 다층 금속 배선 구조에서 하부 금속 배선(110)을 포함하는 절연막이거나, 기타 반도체 소자의 전극으로 사용되는 도전성 패턴을 포함하고 있다.
그리고, 도 4에 도시된 바와 같이, 상기 제 1 포토 레지스트 패턴(151)을 마스크로 사용하여 제 2 층간 절연막(109), 식각 방지막(107) 및 제 1 층간 절연막(105)을 식각한 후에 제 1 포토 레지스트 패턴(151)을 제거함으로써, 비아홀(121)이 형성된다.
이어서, 도 5에 도시된 바와 같이, 패터닝된 제 2 층간 절연막(109) 상측면에 다마신의 트렌치 영역 정의를 위한 제 2 포토 레지스트 패턴(152)을 형성한다.
그 다음 도 6에 도시된 바와 같이, 제 2 포토 레지스트 패턴(152)에 맞추어 식각 저지막(107)을 식각 장벽으로 하여 패터닝된 제 2 층간 절연막(109)을 식각한 후에 제 2 포토 레지스트 패턴(152)을 제거하여 트렌치(122)를 형성한다.
그 다음, 도 7에 도시된 바와 같이, 상기 비아홀(121)과 트렌치(122)로 형성된 다마신 패턴에 대하여 에싱 및 클리닝 공정을 수행한 후, Ta/TaN, Ti/TiN 등과 같은 배리어 메탈(barrier metal)(131)을 확산 방지막으로 다마신 패턴 측벽 및 바닥에 증착시킨 후 구리(Cu)를 증착시키고 평탄화시켜 구리 배선층(135)을 형성하게 된다.
그리고, 상기 구리 배선층(135)을 형성시키기 위하여 증착된 구리의 상부면을 CMP(Chemical Mechnical Polishing) 공정에 의해 평탄화시키는데, 이 경우, 도 8에 도시된 바와 같이, 상기 제 2 층간 절연막(109)에 잔여 구리(135a)가 발생할 수 있다.
그리고, 상기 잔여 구리(135a)는 층간 절연막 내에서 CuO형태로 존재하게 되며, 상기 잔여 구리(135a)가 상기 제 2 층간 절연막(109) 내에 발생된 경우에는 이를 제거하기 위하여 본 발명의 실시예에 의한 후속 공정이 진행된다.
도 9에 도시된 바와 같이, 상기 제 2 층간 절연막(109) 및 평탄화된 구리 배선층(135) 전면에 불산(HF)을 주입시킨다.
상기 불산(HF)의 주입에 의한 웨트(wet)처리가 이루어지게 되고, 층간 절연막에 존재하는 CuO중에서 일부 산화기(O2-)는 H2O의 형태로 제거된다.
그리고, 상기 CuO 중에서 일부 O2 -가 제거됨에 따라 상기 층간 절연막에 존재하는 나머지 CuO 의 결합력은 약하게 된다.
그 다음 도 10에 도시된 바와 같이, 아르곤(Ar) 플라즈마를 이용하여 상기 제 2 층간 절연막(109) 및 구리 배선층(135)의 일부 상부면을 제거한다.
이에 따라, 상기 제 2 층간 절연막(109) 내에서 결합력이 약한 상태로 존재하던 잔여 구리는 제거되어, 도 11에 도시된 바와 같이 반도체 소자의 특성을 향상시킬 수 있는 층간 상호 접속이 이루어질 수 있다.
구리의 확산에 따라 층간 절연막 내에 잔존하게 되는 구리를 상기와 같은 공정에 의해 제거됨에 따라 후속 공정의 수행이 효율적으로 이루어질 수 있으며, 이에 따라 반도체 소자의 특성을 향상시킬 수 있는 효과가 발생한다.
전술한 본 발명의 실시예에서는 비아 선행 듀얼 다마신 배선의 형성방법으로 설명하였다. 그러나, 본 발명은 상기 도 3 내지 도 11을 참조하여 트렌치 선행 듀얼 다마신 및 싱글 다마신 배선의 형성 방법에 적용될 수 있음은 물론이다.
제안되는 바와 같은 반도체 소자의 금속 배선 형성 방법에 의해서, 층간 절연막에 남아있는 구리를 효과적으로 제거할 수 있는 장점이 있다.
또한, 층간 절연막에 남아 있는 구리를 제거함으로써, 반도체 소자의 특성을 향상시킬 수 있는 장점이 있다.
Claims (4)
- 소정의 하부 구조를 가지는 반도체 기판위에 층간 절연막이 형성되는 단계;상기 층간 절연막에 사진 공정과 식각 공정에 의해 다마신 패턴이 형성되는 단계;상기 다마신 패턴내에 구리가 증착되어, 구리 배선층이 형성되는 단계;상기 구리 배선층의 상부면을 식각하여 평탄화시키는 단계;상기 구리 배선층의 상부면을 불산(HF)용액을 이용하여 웨트(wet)처리하는 단계; 및상기의 웨트 처리된 구리 배선층의 상부면을 플라즈마 식각하는 단계;가 포함되는 반도체 소자의 금속 배선 형성 방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 플라즈마 식각은 아르곤(Ar)을 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050131184A KR100702802B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050131184A KR100702802B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 금속 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100702802B1 true KR100702802B1 (ko) | 2007-04-03 |
Family
ID=38160694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050131184A KR100702802B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100702802B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9012994B2 (en) | 2013-05-08 | 2015-04-21 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000046075A (ko) * | 1998-12-31 | 2000-07-25 | 김영환 | 반도체 소자의 구리 금속 배선 형성 방법 |
| KR20020091308A (ko) * | 2001-05-30 | 2002-12-06 | 주식회사 하이닉스반도체 | 반도체 소자의 구리배선 형성방법 |
-
2005
- 2005-12-28 KR KR1020050131184A patent/KR100702802B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000046075A (ko) * | 1998-12-31 | 2000-07-25 | 김영환 | 반도체 소자의 구리 금속 배선 형성 방법 |
| KR20020091308A (ko) * | 2001-05-30 | 2002-12-06 | 주식회사 하이닉스반도체 | 반도체 소자의 구리배선 형성방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9012994B2 (en) | 2013-05-08 | 2015-04-21 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US9281322B2 (en) | 2013-05-08 | 2016-03-08 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0167812B1 (ko) | 반도체 집적칩에 대한 상호연결구조 제공방법 | |
| KR100385227B1 (ko) | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 | |
| KR100670227B1 (ko) | 반도체 디바이스에 구리 배선을 제조하는 방법 | |
| KR100708427B1 (ko) | 희생 유전층을 이용하여 구리 배선을 제조하는 방법 | |
| KR20070036528A (ko) | 이미지 센서 및 그 제조방법 | |
| JP2007221161A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
| KR100860133B1 (ko) | 이온 주입에 의한 측벽 밀도의 국부적 증가 | |
| US6191025B1 (en) | Method of fabricating a damascene structure for copper medullization | |
| KR20050026270A (ko) | 식각정지막으로 연결홀의 저측면에 경사를 갖는 반도체소자의 제조 방법들 | |
| KR100563817B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100702802B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20050114784A (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100701375B1 (ko) | 반도체 소자의 금속 배선 제조 방법 | |
| KR100960934B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100651602B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100508538B1 (ko) | 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법 | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| KR100853800B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR20080061168A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6444573B1 (en) | Method of making a slot via filled dual damascene structure with a middle stop layer | |
| KR101051808B1 (ko) | 국부연결배선을 이용한 반도체장치 제조 방법 | |
| KR100835423B1 (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
| KR100791688B1 (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
| KR100955838B1 (ko) | 반도체 소자 및 그 배선 제조 방법 | |
| KR100808794B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110221 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |