CN101364565A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN101364565A CN101364565A CNA2007100448060A CN200710044806A CN101364565A CN 101364565 A CN101364565 A CN 101364565A CN A2007100448060 A CNA2007100448060 A CN A2007100448060A CN 200710044806 A CN200710044806 A CN 200710044806A CN 101364565 A CN101364565 A CN 101364565A
- Authority
- CN
- China
- Prior art keywords
- layer
- connecting line
- metal connecting
- dielectric layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
公开了一种半导体器件的制造方法，包括：提供一半导体衬底，所述衬底包括金属连接线；在所述金属连接线表面形成介质层；在所述介质层表面形成光刻胶掩膜层；以所述光刻胶掩膜层为掩膜刻蚀所述介质层，借此在所述介质层中形成通孔并直至在通孔底部露出所述金属连接线；移除所述光刻胶掩膜层；去除所述通孔底部的金属连接线表面的金属氧化层；对所述衬底进行除潮处理。本发明半导体器件的制造方法，能够在向介质层通孔中沉积金属材料之前有效地清除产生的潮气。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制造方法。
背景技术
当今半导体器件制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体元件。在半导体器件制造过程中，当晶片上的元件尺寸不断缩小时，衬底中器件的密集程度越来越高，元件之间的高性能、高密度的连接不仅要在单个层中互连，而且要在多个互连层之间进行互连，互连线的密度日趋增加，对集成电路的性能，尤其是射频条件下的高速处理信号的性能提出了更高的要求。为了互连线之间的寄生电容，降低信号的RC延迟和金属互连线之间的干扰，目前普遍采用低介电常数(low k)材料作为层间介质层，以降低电路中的RC延迟。
在制造过程中，为了在各金属连接层之间形成互连，需要在层间介质层中形成例如镶嵌结构的通孔，然后向其中填充金属材料从而形成连接互连金属线的金属连接孔。申请号为02141023.2的中国专利申请中公开了一种形成通孔的方法。图1至图6为说明现有制造金属连接孔的方法的过程剖面示意图。如图1至图6所示，图1中，介质层10中具有金属连接线11，其材料通常为金属铜。在其表面形成由氮化硅、氮氧化硅或氮碳化硅组成的刻蚀阻挡层12。在刻蚀阻挡层12表面沉积低介电常数材料层13，例如掺氟的氧化硅(FSG)或黑钻石(Black DiamondTM)等。随后，在低介电常数材料层13表面沉积一覆盖层14，以保护该低介电常数材料层13。然后，在覆盖层14表面涂布有机抗反射层(BARC)15，在有机抗反射层15表面涂布光刻胶并通过曝光、显影等工艺形成图案化的光刻胶图形16。
在接下来的工艺步骤中，以光刻胶图形16为掩膜，刻蚀覆盖层14、低介电常数材料层13形成通孔，随后去除刻蚀阻挡层12在通孔底部连接线11表面的部分，从而露出金属连接线11，如图2所示。然后利用等离子灰化(ashing)工艺去除光刻胶图形16和BARC层15，并在上述利用等离子灰化(ashing)工艺去除光刻胶图形16和BARC层15之后，利用氢氟酸(HF)进行湿法清洗去除剩余的有机残留物。在这个过程中，材料为铜的金属连接线11表面，在通孔底部露出的部分极易被氧化，形成氧化铜17，如图3所示。
然后，通过加热对衬底进行除湿除潮处理，以赶出潮气18，如图4所示。在后续的沉积金属种子层(seed layer)和填充金属材料之前，需要去除上述氧化铜17。去除的方法是利用氢气(H2)与氧化铜进行还原反应从而将铜还原，但反应的过程会产生水气19，附着在低介电常数材料层13的表面和通孔内壁，一方面会导致低介电常数材料层13的介电常数发生变化，另一方面对后续沉积金属层的工艺产生不利影响。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，在向介质层通孔中沉积金属材料之前，该方法能够有效地清除产生的潮气。
一方面，提供了一种半导体器件的制造方法，包括：
提供一半导体衬底，所述衬底包括金属连接线；
在所述金属连接线表面形成介质层；
在所述介质层表面形成光刻胶掩膜层；
以所述光刻胶掩膜层为掩膜刻蚀所述介质层，借此在所述介质层中形成通孔并直至在通孔底部露出所述金属连接线；
移除所述光刻胶掩膜层；
去除所述通孔底部的金属连接线表面的金属氧化层；
对所述衬底进行除潮处理。
优选地，所述金属连接线的金属材料为铜。利用氢气等离子体去除所述通孔底部的金属连接线表面的金属氧化层。所述介质层为低介电常数材料介质层。
形成光刻胶掩膜层的步骤包括：
在所述介质层表面形成有机抗反射层；
在所述有机抗反射层表面涂布光刻胶层；
图案化所述光刻胶层。
所述方法还包括在所述金属连接线表面形成刻蚀停止层的步骤。所述刻蚀停止层的材料为氮化硅或氮氧化硅。
所述方法还包括在所述介质层表面形成保护层的步骤。所述保护层的材料为氮化硅或氮氧化硅。
所述除潮处理为加热。所述加热的温度为220～280℃。所述加热的时间为80～100秒。
另一方面，提供了一种半导体器件的制造方法，包括：
提供一半导体衬底，所述衬底包括金属连接线层；
在所述金属连接线层表面形成低介电常数介质层；
在所述低介电常数介质层表面形成光刻胶掩膜层；
以所述光刻胶掩膜层为掩膜刻蚀所述低介电常数介质层，借此在所述低介电常数介质层中形成通孔并直至在通孔底部露出所述金属连接线；
移除所述光刻胶掩膜层；
去除所述通孔底部金属连接线表面的金属氧化层；
对所述衬底进行除潮处理；
在所述通孔中沉积金属材料。
优选地，所述金属为铜。利用氢气等离子体去除所述通孔底部的金属连接线表面的金属氧化层。所述方法还包括在所述金属连接线层表面形成刻蚀停止层的步骤。所述刻蚀停止层的材料为氮化硅或氮氧化硅。所述方法还包括在所述低介电常数介质层表面形成保护层的步骤。所述保护层的材料为氮化硅或氮氧化硅。
所述除潮处理为加热。所述加热的温度为220～280℃。所述加热的时间为80～100秒。
与现有技术相比，本发明的技术方案具有以下优点：
在介质层中刻蚀形成通孔，并利用湿法工艺去除作为刻蚀掩膜的光刻胶图形之后，本发明的方法先对通孔底部的氧化铜进行还原处理，然后再对移除光刻胶过程中产生的潮气和有机残留物进行去除。在去除过程中，不但能够去除光刻胶移除过程中产生的潮气，而且能够将氧化铜还原过程所产生的、附着在通孔内壁和介质层表面的水气去除。因此，本发明的方法能够在形成金属连接孔之前有效去除介质层通孔内壁和介质层表面残留和附着的水气，从而提高介质层对金属连接孔和金属连接线的绝缘性能，进而提高了器件的击穿电压，改善了器件的整体电学性能。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1至图6为说明现有制造方法的过程剖面示意图；
图7至图12为根据本发明实施例的半导体器件制造方法的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明的半导体器件的制造方法的目的在于提高介质层对金属连接孔和金属连接线的绝缘性能，进而提高器件的击穿电压，改善器件的整体电学性能。为了实现本发明的方法，首先提供半导体衬底，在所述衬底中包括金属连接线；然后在所述金属连接线表面沉积介质层，并在所述介质层表面形成光刻胶掩膜层；随后以所述光刻胶掩膜层为掩膜刻蚀所述介质层，借此刻蚀过程在所述介质层中形成通孔，并直至在通孔底部露出所述金属连接线；然后移除所述光刻胶掩膜层；在移除光刻胶掩膜层的过程中通孔底部露出的金属连接线表面的金属会被氧化形成金属氧化层；需要将该金属氧化层去除，然后对所述衬底进行除潮处理，以便除去移除光刻胶掩膜层和金属氧化层时产生的水气。所述除潮处理为加热，加热的温度为220～280℃，加热的时间为80～100秒。本发明的上述方法中，所述金属连接线的金属材料为铜。利用氢气等离子体与氧化铜的还原反应去除通孔底部的金属连接线表面的铜氧化层。所述介质层为低介电常数材料介质层。形成光刻胶掩膜层的步骤包括：在所述介质层表面形成有机抗反射层；在所述有机抗反射层表面涂布光刻胶层；图案化所述光刻胶层。
上述方法还包括在所述金属连接线表面形成刻蚀停止层的步骤，所述刻蚀停止层的材料为氮化硅或氮氧化硅；上述方法还包括在所述介质层表面形成保护层的步骤，所述保护层的材料为氮化硅或氮氧化硅。
本发明的另一种半导体器件的制造方法首先提供一半导体衬底，所述衬底中包括金属连接线层；然后在所述金属连接线层表面沉积低介电常数介质层；接着在所述低介电常数介质层表面形成光刻胶掩膜层；随后以所述光刻胶掩膜层为掩膜刻蚀所述低介电常数介质层，借此在所述低介电常数介质层中形成通孔，并刻蚀直至在通孔底部露出所述金属连接线；然后移除所述光刻胶掩膜层；并去除所述通孔底部金属连接线表面的金属氧化层；接着对所述衬底进行除潮处理；以除去移除光刻胶掩膜层和金属氧化层时产生的水气，然后在所述通孔中沉积金属材料。其中所述金属为铜。金属氧化层利用氢气等离子体还原反应去除。
上述方法还包括在所述金属连接线层表面形成刻蚀停止层的步骤，所述刻蚀停止层的材料为氮化硅或氮氧化硅；所述方法还包括在所述低介电常数介质层表面形成保护层的步骤，所述保护层的材料为氮化硅或氮氧化硅。所述除潮处理为加热，加热的温度为220～280℃，时间为80～100秒。
下面结合附图对上述本发明半导体器件制造方法的优选实施例进行详细说明。图7至图12为根据本发明实施例的半导体器件制造方法的剖面示意图，所述示意图只是实例，其在此不应过度限制本发明保护的范围。如图7所示，在半导体衬底上通常具有多层包括介电层的互连结构，为简便起见图中仅示出了一层介电层100，该层也被称为金属间介电层，其材料可为氧化硅。在介电层100中通过光刻、刻蚀和淀积工艺形成铜导线110。利用化学机械研磨(CMP)工艺将介电层100和铜导电连线110表面磨平。然后，利用CVD工艺在上述介电层100和铜导电连线110表面淀积阻挡层120，阻挡层120的材料可为氮化硅(Si3N4)或氮氧化硅(SiON)，或氮碳氧化硅(SiOCN)，厚度为。上述阻挡层120一方面作为导电连线110中铜的扩散阻挡层，另一方面在后续刻蚀连接孔的过程中被当作蚀刻停止层。
接着，在上述阻挡层120表面淀积厚度为的介质层130，该层也被称为层间介电层(IMD)。本发明的优选实施例中介质层130是由化学气相淀积工艺沉积的低介电常数的无机硅基质层(Inorganic silicon based layer)，例如应用材料(Applied Materials)公司商标为黑钻石(black diamond)的氧化硅(SiO2)、含碳氧化硅(SiCO)或氟化硅玻璃(FSG)。随后，在介质层130表面利用PECVD工艺再沉积一层材料为氧化硅或氮氧化硅的保护层140，厚度为
用来保护低介电常数材料电介质层130的介电常数不受后续工艺的影响。
在接下来的工艺步骤中，在保护层140表面利用旋涂(spin on)工艺涂布抗反射层150，本实施例中，抗反射层150的材料可选择普通的有机抗反射材料(Organic Barc)，厚度为
然后，在抗反射层150表面涂布光刻胶，并利用光刻工艺，例如曝光、显影等形成具有通孔开口图案的光刻胶图形160。上述抗反射层150的作用能够使形成的光刻胶图形160更加清晰。
接下来如图8所示，以光刻胶图形160为掩膜，刻蚀抗反射层150、覆盖层140和低介电常数材料电介质层130，直至露出阻挡层120。在刻蚀过程中，按照常规等离子体刻蚀工艺，在一个实施例中，刻蚀气体可包括氯气Cl2、氮气N2、氦气He和氧气O2的混合气体，以及惰性气体(比如氩气Ar、氖气Ne等等)或其混合气体。气体流量为40-80sccm，等离子源输出功率200-2000W，衬底温度控制在20℃和80℃之间，腔体压力为5-50mTorr。接下来继续刻蚀阻挡层120直至露出铜连接线100。
在接下来的工艺步骤中，利用氧气等离子灰化工艺(ashing)去除光刻胶图形160和BARC层150。然后用氢氟酸HF或其他常规化学清洗剂清洗灰化后的有机残留物。在这个过程中，通孔底部暴露的金属铜连接线100表面的铜由于与空气接触和反应物的影响极易被氧化形成氧化铜(CuO)170，如图9所示。该氧化铜170在执行后续沉积金属材料形成金属连接孔之前必须被去除，以确保通孔中填充的金属材料与通连接线100形成良好的接触。本发明的方法采用氢气(H2)与氧化铜进行还原反应去除该氧化铜170，如图10所示。将衬底放入反应室内，向反应室中通入氢气，并将氢气电离为氢气等离子体(H+)，利用氢气等离子体能够与氧化铜充分反应，反应过程为CuO+H2＝Cu+H2O。采用氢气(H2)与氧化铜进行还原反应能够将氧化铜还原为铜，但同时会生成水气，这些水气会附着在通孔侧壁和介质层130表面。此外上述利用氢氟酸HF等化学清洗剂清洗灰化后的有机残留物之后，也会在衬底表面残留大量水分子和有机分子，这些水分子和有机分子降低了介质层130的绝缘特性，同时亦会影响介质层130表面沉积的铜种子层(seed layer，图中未示出)与介质层130之间的接合。
接下来如图11所示，本发明的半导体器件制造方法在上述工艺过程之后，对衬底表面进行除潮处理，即除去介质层130表面和通孔中附着的水分子和有机分子180。本发明优选采用加热的方法，加热方式可采用电加热或灯丝烘烤，或采用两种方式的结合。加热温度为220～280℃，优选为250℃，加热时间为80～100秒，优选为90秒。经过上述加热处理，介质层130表面和通孔中附着的水分子和有机分子180被完全清除，如图12所示。
上述本发明的方法先对通孔底部的氧化铜进行还原处理，然后再对还原过程产生的水气和移除光刻胶过程中产生的潮气和有机残留物进行清除。在清去除过程中，不但能够去除光刻胶移除过程中产生的潮气，而且能够将氧化铜还原过程所产生的、附着在通孔内壁和介质层表面的水气去除。因此，本发明的方法能够在形成金属连接孔之前有效去除介质层通孔内壁和介质层表面残留和附着的水气，从而提高介质层对金属连接孔和金属连接线的绝缘性能，进而提高了器件的击穿电压，改善了器件的整体电学性能。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (22)
1.一种半导体器件的制造方法，包括：
提供一半导体衬底，所述衬底包括金属连接线；
在所述金属连接线表面形成介质层；
在所述介质层表面形成光刻胶掩膜层；
以所述光刻胶掩膜层为掩膜刻蚀所述介质层，借此在所述介质层中形成通孔并直至在通孔底部露出所述金属连接线；
移除所述光刻胶掩膜层；
去除所述通孔底部的金属连接线表面的金属氧化层；
对所述衬底进行除潮处理。
2.根据权利要求1所述的方法，其特征在于：所述金属连接线的金属材料为铜。
3.根据权利要求1或2所述的方法，其特征在于：利用氢气等离子体去除所述通孔底部的金属连接线表面的金属氧化层。
4.根据权利要求1所述的方法，其特征在于：所述介质层为低介电常数材料介质层。
5.根据权利要求1所述的方法，其特征在于，形成光刻胶掩膜层的步骤包括：
在所述介质层表面形成有机抗反射层；
在所述有机抗反射层表面涂布光刻胶层；
图案化所述光刻胶层。
6.根据权利要求1所述的方法，其特征在于：所述方法还包括在所述金属连接线表面形成刻蚀停止层的步骤。
7.根据权利要求6所述的方法，其特征在于：所述刻蚀停止层的材料为氮化硅或氮氧化硅。
8.根据权利要求1所述的方法，其特征在于：所述方法还包括在所述介质层表面形成保护层的步骤。
9.根据权利要求8所述的方法，其特征在于：所述保护层的材料为氮化硅或氮氧化硅。
10.根据权利要求1所述的方法，其特征在于：所述除潮处理为加热。
11.根据权利要求10所述的方法，其特征在于：所述加热的温度为220～280℃。
12.根据权利要求11所述的方法，其特征在于：所述加热的时间为80～100秒。
13.一种半导体器件的制造方法，包括：
提供一半导体衬底，所述衬底包括金属连接线层；
在所述金属连接线层表面形成低介电常数介质层；
在所述低介电常数介质层表面形成光刻胶掩膜层；
以所述光刻胶掩膜层为掩膜刻蚀所述低介电常数介质层，借此在所述低介电常数介质层中形成通孔并直至在通孔底部露出所述金属连接线；
移除所述光刻胶掩膜层；
去除所述通孔底部金属连接线表面的金属氧化层；
对所述衬底进行除潮处理；
在所述通孔中沉积金属材料。
14.根据权利要求13所述的方法，其特征在于：所述金属为铜。
15.根据权利要求13或14所述的方法，其特征在于：利用氢气等离子体去除所述通孔底部的金属连接线表面的金属氧化层。
16.根据权利要求13所述的方法，其特征在于：所述方法还包括在所述金属连接线层表面形成刻蚀停止层的步骤。
17.根据权利要求16所述的方法，其特征在于：所述刻蚀停止层的材料为氮化硅或氮氧化硅。
18.根据权利要求13所述的方法，其特征在于：所述方法还包括在所述低介电常数介质层表面形成保护层的步骤。
19.根据权利要求18所述的方法，其特征在于：所述保护层的材料为氮化硅或氮氧化硅。
20.根据权利要求13所述的方法，其特征在于：所述除潮处理为加热。
21.根据权利要求20所述的方法，其特征在于：所述加热的温度为220～280℃。
22.根据权利要求21所述的方法，其特征在于：所述加热的时间为80～100秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100448060A CN101364565A (zh) | 2007-08-09 | 2007-08-09 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100448060A CN101364565A (zh) | 2007-08-09 | 2007-08-09 | 半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101364565A true CN101364565A (zh) | 2009-02-11 |
Family
ID=40390845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100448060A Pending CN101364565A (zh) | 2007-08-09 | 2007-08-09 | 半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101364565A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148188A (zh) * | 2010-02-09 | 2011-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN102237296A (zh) * | 2010-04-29 | 2011-11-09 | 中芯国际集成电路制造(上海)有限公司 | 通孔刻蚀方法 |
| CN102148185B (zh) * | 2010-02-09 | 2013-05-01 | 中芯国际集成电路制造(上海)有限公司 | 形成互连结构的方法 |
| CN102148186B (zh) * | 2010-02-09 | 2013-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN105845624A (zh) * | 2016-05-11 | 2016-08-10 | 上海华虹宏力半导体制造有限公司 | 通孔及导电插塞的制作方法 |
| CN106463345A (zh) * | 2014-05-21 | 2017-02-22 | 索尼公司 | 干法刻蚀掩膜层而不氧化存储单元和源线的方法 |
| CN109671610A (zh) * | 2018-12-20 | 2019-04-23 | 深圳市华星光电半导体显示技术有限公司 | 一种用于阵列聚合物膜的表面处理方法 |
| CN110571129A (zh) * | 2018-06-05 | 2019-12-13 | 上海新微技术研发中心有限公司 | 一种导电金属氧化物的加工方法 |
| CN113130384A (zh) * | 2020-01-16 | 2021-07-16 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构的形成方法 |
-
2007
- 2007-08-09 CN CNA2007100448060A patent/CN101364565A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102148188A (zh) * | 2010-02-09 | 2011-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN102148185B (zh) * | 2010-02-09 | 2013-05-01 | 中芯国际集成电路制造(上海)有限公司 | 形成互连结构的方法 |
| CN102148186B (zh) * | 2010-02-09 | 2013-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN102148188B (zh) * | 2010-02-09 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN102237296A (zh) * | 2010-04-29 | 2011-11-09 | 中芯国际集成电路制造(上海)有限公司 | 通孔刻蚀方法 |
| CN106463345A (zh) * | 2014-05-21 | 2017-02-22 | 索尼公司 | 干法刻蚀掩膜层而不氧化存储单元和源线的方法 |
| CN105845624A (zh) * | 2016-05-11 | 2016-08-10 | 上海华虹宏力半导体制造有限公司 | 通孔及导电插塞的制作方法 |
| CN110571129A (zh) * | 2018-06-05 | 2019-12-13 | 上海新微技术研发中心有限公司 | 一种导电金属氧化物的加工方法 |
| CN109671610A (zh) * | 2018-12-20 | 2019-04-23 | 深圳市华星光电半导体显示技术有限公司 | 一种用于阵列聚合物膜的表面处理方法 |
| CN113130384A (zh) * | 2020-01-16 | 2021-07-16 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101355047B (zh) | 在低介电常数介质层中形成通孔的方法 | |
| CN101364565A (zh) | 半导体器件的制造方法 | |
| CN101593689B (zh) | 光刻图案的形成方法和双镶嵌结构的制造方法 | |
| US7737555B2 (en) | Semiconductor method having silicon-diffused metal wiring layer | |
| KR100542644B1 (ko) | 규소함유금속배선층을 갖는 반도체장치 및 그의 제조방법 | |
| US7622380B1 (en) | Method of improving adhesion between two dielectric films | |
| US5219791A (en) | TEOS intermetal dielectric preclean for VIA formation | |
| CN100576499C (zh) | 双镶嵌结构的形成方法 | |
| US6797627B1 (en) | Dry-wet-dry solvent-free process after stop layer etch in dual damascene process | |
| CN101599445A (zh) | 焊垫结构的形成方法 | |
| CN100561729C (zh) | 双镶嵌结构的制造方法 | |
| US20030085473A1 (en) | Semiconductor device and manufacturing method thereof for realizing high packaging density | |
| CN101587859B (zh) | 形成半导体互联结构的方法 | |
| CN101055421A (zh) | 双镶嵌结构的形成方法 | |
| CN101123210B (zh) | 金属互连层的制造方法 | |
| CN1661799B (zh) | 半导体器件 | |
| KR20030056204A (ko) | 반도체 소자용 금속 배선의 클리닝 방법 | |
| JP3104750B2 (ja) | 半導体装置の製造方法 | |
| CN101625992A (zh) | 双镶嵌结构的制作方法 | |
| CN103165515B (zh) | 半导体器件的制作方法 | |
| US20070134915A1 (en) | Method of fabricating a metal line in a semiconductor device | |
| TW461026B (en) | Method for forming a conductor in fluorinated silicate glass (FSG) layer | |
| KR100564415B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20090211 |