CN101123210B - 金属互连层的制造方法 - Google Patents

金属互连层的制造方法 Download PDF

Info

Publication number
CN101123210B
CN101123210B CN 200610029911 CN200610029911A CN101123210B CN 101123210 B CN101123210 B CN 101123210B CN 200610029911 CN200610029911 CN 200610029911 CN 200610029911 A CN200610029911 A CN 200610029911A CN 101123210 B CN101123210 B CN 101123210B
Authority
CN
China
Prior art keywords
layer
dielectric layer
metal
manufacture method
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200610029911
Other languages
English (en)
Other versions
CN101123210A (zh
Inventor
姬峰
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200610029911 priority Critical patent/CN101123210B/zh
Publication of CN101123210A publication Critical patent/CN101123210A/zh
Application granted granted Critical
Publication of CN101123210B publication Critical patent/CN101123210B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种金属互连层的制造方法,包括:提供一半导体衬底;在所述半导体衬底上形成介质层;将所述介质层曝露于高温氧气气氛中;在所述介质层上形成抗反射层;在所述抗反射层上旋涂光刻胶并形成沟槽图案;刻蚀将所述沟槽图案转移倒所述介质层中;在所述沟槽中形成金属层。该制造方法能够减少抗反射层中形成空洞等缺陷。

Description

金属互连层的制造方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种金属互连层的制造方法。
背景技术
随着超大规模集成电路性能的不断提高及密度的逐渐缩小,业界选用铜和低介电常数材料作为后段金属互连及介质材料,以减小互连的电阻电容延迟(RC delay),相对于铝金属工艺中蚀刻去除铝的过程,铜具有易扩散、难刻蚀等特点,业界引入了镶嵌工艺,其特点就是先在带有器件的衬底上形成中间介质层并刻蚀出沟槽,然后淀积铜进入刻蚀好的图形中,并应用平坦化方法除去多余的铜。专利申请号为99104925.X公开了一种铜镶嵌工艺的制造方法,在其公开的方法中铜互连的工艺步骤为在形成带有器件层的衬底上,淀积刻蚀停止层,中间介质层,然后旋涂光刻胶进行曝光显影,刻蚀,然后沉积铜扩散阻止层和金属铜形成互连层。
当半导体制造工艺在0.18um以下或90nm时,互连金属中介质槽例如第一金属层的形成往往需要在沉积完介质层后旋涂抗反射层,然后再旋涂光刻胶于所述抗反射层上进行曝光显影,其制造步骤如图1~图5所示。
如图1所示,首先提供一半导体衬底100,在所述半导体衬底100上形成一氧化层102,在所述氧化层102上形成多晶硅层106作为栅极,在多晶硅层106两侧的衬底中形成源极104a和漏极104b。在所述氧化层102及多晶硅层106上形成绝缘层107,所述绝缘层107材料的可以是氧化硅,氮化硅,氟硅玻璃中的一种,在所述绝缘层107中形成连接孔108并在其中填充导电材料例如铝或铜或多晶硅。所述连接孔108底部与所述源极104a和漏极104b接触。
如图2所示,在所述绝缘层107上依次沉积刻蚀停止层110,介质层112。所述刻蚀停止层110材料可以是氧化硅,氮化硅中的一种或其组合;所述介质层112材料为氟硅玻璃(FSG)、硼磷硅玻璃(BPSG)等低介电常数材料,在所述介质层112上旋涂抗反射层114。
如图3所示,在所述抗反射层114上旋涂光刻胶116并通过曝光显影形成沟槽图案118。
如图4所示,刻蚀所述沟槽图案118底部的介质层112至刻蚀停止层110上表面露出,并继续刻蚀至连接孔108中的导电层上表面露出。形成沟槽118a
如图5所示,在所述沟槽118a中填充金属材料例如铜或铝,形成互连层119。
然而现有的制造方法中,由于介质层112为FSG等低介电常数材料,曝露在空气中会吸收湿气或其它物质,改变FSG薄膜表面的性质,在FSG表面上旋涂抗反射层114后,吸收了空气中湿气和其它物质的FSG表面会和其上的抗反射层反应,造成抗反射层中出现空洞等损伤,如图6所示,由于介质层112上表面部分区域吸收空气中湿气改变性质,造成与该区域接触的抗反射层112中被损伤而产生空洞115,在所述带有空洞115抗反射层112上旋涂光刻胶并成沟槽图案118时,由于空洞115部分没有抗反射层材料或者抗反射材料已经改变其对曝光波长的吸收或反射系数而不能有效的吸收或消除介质层112上表面产生的反射光,使沟槽侧壁部分光刻胶被感光而产生倒梯形型轮廓,如图6中的117所示。带有倒梯形轮廓117的图型被刻蚀后会造成刻蚀后沟槽线宽变宽,从而使得沟槽中填充金属材料而形成的互连层电性该变,影响器件性能,甚至造成互连电性失败。
发明内容
本发明提供一种互连层的制造方法,以解决现有技术中介质层吸收湿气而造成抗反射层产生空洞及光刻胶图形产生倒梯形轮廓的问题。
本发明提供的一种金属互连层的制造方法,包括:
提供一半导体衬底;
在所述半导体衬底上形成介质层;
将所述介质层曝露于高温氧气气氛中;
在所述介质层上形成抗反射层;
在所述抗反射层上旋涂光刻胶并形成沟槽图案;
刻蚀将所述沟槽图案转移倒所述介质层中;
在所述沟槽中形成互连金属层。
所述介质层材料为氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、三氧化二硅烷(HSG)、纳米多孔硅、非晶氟化碳、聚酰亚胺中的一种或其组合。
所述介质层的形成方法为物理气相沉积或化学气相沉积。
介质层曝露于高温氧气气氛的时间为10~30S。
所述高温氧气的温度为200~300℃。
所述高温氧气气氛的气压为1~2T。
所述抗反射层为有机抗反射材料。
所述金属层材料为铜或铝。
所述形成金属层的方法为原子层沉积、电镀或物理气相沉积。
该方法进一步包括:形成介质层之前在所述半导体衬底上形成刻蚀停止层。
所述刻蚀停止层材料可以是氮化硅或氧化硅。
与现有技术相比,本发明具有以下优点:本发明制造方法中将低介电常数的介质层进行高温氧化处理,一方面能够去除介质层表面吸收的湿气和其它杂质物质;另一方面,高温氧化能够使所述介质层表面形成氧化层,该氧化层能够阻止所述介质层再次吸附空气中的湿气;从而消除了吸附湿气的介质层表面与抗反射层接触而破坏抗反射层产生空洞的现象,也避免了抗反射层上的光刻胶曝光显影后形成倒梯形轮廓,光刻图形没有倒梯形轮廓,从而不会影响刻蚀后的沟槽轮廓,进而能够形成理想的金属互连层。
附图说明
图1~图6为现有一种金属互连结构制造方法及其产生缺陷的剖面示意图;
图7为根据本发明实施例的金属互连层制造方法的流程图;
图8~图17为根据本发明实施例的制造方法剖面示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
本发明金属互连层的制造方法中,在一半导体衬底上首先形成刻蚀停止层与介质层,所述介质层为低介电常数材料,不同于现有技术,本发明将形成有介质层的半导体衬底曝露与约为200~300℃的高温氧气气氛中,通过高温氧化热处理,将所述介质层表面吸收的空气中的湿气去除并形成氧化硅,然后在所述介质层上旋涂抗反射层,并在所述抗反射层上旋涂光刻胶并形成沟槽图案,通过刻蚀将所述沟槽图案转移到所述介质层中形成沟槽,并在介质层中的沟槽中形成金属层。本发明方法通过对介质层表面进行高温热氧化处理,去除介质层表面吸收的湿气,减少了介质层表面由于吸收空气中湿气在抗反射层中形成的空洞及其它缺陷,从而减少了光刻胶中沟槽图形侧壁倒梯形轮廓。
图7为本发明制造方法的流程图。
如图7所示,首先提供一半导体衬底(S300)。所述半导体衬底材料可以是多晶硅、单晶硅等材料,所述半导体衬底上形成有器件层,所述器件层上形成有绝缘层,所述绝缘层中形成有连接孔,连接孔中填充有金属材料,所述连接孔中的金属与所述器件层电连接。
在所述半导体衬底上形成介质层(S310)。所述介质层材料可以是氟硅玻璃(FSG)、磷硅玻璃(PSG)等低介电常数材料,形成的方法可以是物理气相沉积或化学气相沉积。
将所述形成有介质层的半导体衬底送入高温氧化设备,使所述介质层表面曝露于温度为200~300℃高温氧气气氛中约为10~20S(S320)。通过高温氧化过程将所述介质层表面吸附的湿气去除并形成氧化硅。
将所述经过高温处理的半导体衬底送入光刻区域,在所述介质层上旋涂抗反射层(S330)。所述抗反射层材料厚度一般匹配其上层的光刻胶的厚度,以期使曝光机光波在所述抗反射层中产生相消干涉,消除介质层表面反射光对光刻胶的影响。
在所述抗反射层上旋涂光刻胶并形成沟槽图案(S340)。
通过刻蚀将所述沟槽图案转移到所述介质层上形成沟槽(S350),并通过灰化(Ashing)及清洗过程去除所述光刻胶及抗反射层。
在所述沟槽中形成金属层(S360)。
本发明方法在沉积介质层后对介质层表面进行高温氧化处理,能够去除介质层表面吸附的湿气及其它杂质物质,并在表面形成氧化硅。经过高温氧化处理后的介质层后在其上旋涂抗反射层,不会因起抗反射层中产生空洞等损伤。有益于形成更好的光刻胶图形。
下面结合图8~图17的剖面示意图对本发明制造方法进行详细的描述。
如图1所示,首先提供一半导体衬底200,所述半导体衬底200材料可以是单晶硅、多晶硅或非晶硅,在所述半导体衬底200中形成源极204a和漏极204b。在所述半导体衬底200上形成一氧化层202,在所述源极204a和漏极204b之间的氧化层202上形成一多晶硅层206作为栅极,所述多晶硅层206也可以是多晶硅与金属硅化物组成的多层结构,栅极两侧形成有侧墙(本实施例剖面图中没有画出)。在所述氧化层202及多晶硅206上形成一绝缘层207,所述绝缘层材料可以是氧化硅,氮化硅,碳化硅,碳氮氧硅化物、氟硅玻璃、磷硅玻璃中的一种或组合。绝缘层207形成的方法可以是物理气相沉积或化学气相沉积。在所述绝缘层207中刻蚀出连接孔208,所述连接孔208底部露出所述源极204a和漏极204b的上表面。在所述连接孔208中填充导电物质,例如铜、铝,也可以是多晶硅。
如图9所示,在所述绝缘层207上形成刻蚀停止层210,所述刻蚀停止层材料可以是氧化硅,氮化硅或碳化硅中的一种或其组合,形成的方法为物理气相沉积或化学气相沉积。刻蚀停止层210作为刻蚀形成沟槽的终点检测层,能够保护下层的连接孔208中的金属材料不受损伤。
如图10所示,在所述刻蚀停止层上沉积介质层212,所述介质层212材料为氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、三氧化二硅烷(HSG)、纳米多孔硅、非晶氟化碳、聚酰亚胺中的一种或其组合。所述介质层212的形成方法为物理气相沉积或化学气相沉积。
如图11所示,将所述形成有介质层212的半导体衬底200送入高温氧化设备,使其曝露于高温氧气气氛中,时间为10~30S,所述高温氧气的温度为200~300℃。所述高温氧气气氛的气压为1~2Torr。由于介质层212为氟硅玻璃、磷硅玻璃等低介电常数的,其硬度和密度较小,因而曝露在空气中的介质层212上表面很容易吸收空气中的湿气和其它杂质物而改变性质,通过将所述介质层曝露于高温氧气气氛中一方面能够去除介质层表面吸收的湿气和其它杂质物质;另一方面,高温氧化能够使所述介质层表面形成氧化层,该氧化层能够阻止所述介质层再次吸附空气中的湿气。从而消除了吸附湿气的介质层表面与抗反射层接触而破坏抗反射层产生空洞的现象,也避免了抗反射层上的光刻胶曝光显影后形成倒梯形轮廓,光刻图形没有倒梯形轮廓,从而不会影响刻蚀后的沟槽轮廓,进而能够形成理想的金属互连层。
如图12所示,在所述经过高温氧化处理的介质层212上旋涂抗反射层214,本实施里中抗反射层214为有机材料Barc,所述抗反射层214的厚度与其上的光刻胶厚度匹配,以期使曝光机的曝光光波经过所述抗反射层214上下表面反射的光产生相消干涉,减少或消除介质层212上表面的反射光再次将光刻胶无需的感光的区域感光而产生缺陷进而影响刻蚀产生的沟槽的轮廓。
如图13所示,对于0.18nm及其以下的工艺,互连层的线宽较小,需选用化学放大光刻胶,曝光机采用248nm或193nm的波长的深紫外激光曝光。在所述抗反射层214上旋涂光刻胶216,经过软烤(soft bake)去除光刻胶中的溶剂后将带有光刻胶的半导体衬底200送入曝光设备,通过一系列的X方向和Y方向对准动作后,半导体体衬底200及曝光掩膜板处于很好的对准状态,对准误差一般需小于线宽的三分之一。通过扫描曝光的方式将掩膜板上的图形转移到光刻胶上,然后将所述半导体衬底200送入热板进行曝光后烘烤(PEB),经过烘烤的半导体衬底200被送入显影设备进行显影形成沟槽图案218,由于本发明中介质层212经过高温氧化处理,因而在所述介质层212上形成均匀厚度的抗反射层214,所述抗反射层214能够有效消除反射光对光刻胶图形底部的影响,因而能够形成侧壁轮廓较好的沟槽图形218。
如图14所示,将所述带有沟槽图形218的半导体衬底200送入刻蚀设备,对所述沟槽图形218底部的抗反射层214及介质层212进行刻蚀直至露出所述刻蚀停止层210,形成沟槽218a,所述刻蚀停止层210作为形成沟槽218a的终点检测层,可以保护底部的连接孔208中的金属材料不受刻蚀的损伤。
如图15所示,刻蚀所述沟槽218a底部的刻蚀停止层210至露出绝缘层及连接孔208的顶部。
如图16所示,通过灰化(Ashing)及化学清洗去除所述光刻胶216及抗反射层214。
如图17所示,在所述沟槽218b中填充金属材料形成互连金属层219,所述互连金属层219材料可以是铜或铝。形成的方法为原子力沉积、电镀或物理气相沉积
本发明制造方法中在形成介质层212后将带有介质层212的半导体衬底200送入高温氧化设备对所述介质层212表面进行高温氧化处理,由于介质层212为氟硅玻璃、磷硅玻璃等低介电常数的,其硬度和密度较小,因而曝露在空气中的介质层上表面很容易吸收空气中的湿气和其它杂质物而改变性质,通过将所述介质层曝露于高温氧气气氛中一方面能够去除介质层表面吸收的湿气和其它杂质物质,另一方面,高温氧化能够使所述介质层表面形成氧化层,该氧化层能够阻止所述介质层再次吸附空气中的湿气。从而消除了吸附湿气的介质层表面与抗反射层接触而破坏抗反射层产生空洞的现象,也避免了抗反射层上的光刻胶曝光显影后形成倒梯形轮廓,光刻图形没有倒梯形轮廓,从而不会影响刻蚀后的沟槽轮廓,进而能够形成理想的金属互连层。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (6)

1.一种金属互连层的制造方法,包括:
提供一半导体衬底;
在所述半导体衬底上形成介质层,所述介质层材料为氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、三氧化二硅烷、纳米多孔硅、非晶氟化碳、聚酰亚胺中的一种或其组合;
将所述介质层曝露于高温氧气气氛中,在所述介质层表面形成氧化层;
将所述介质层曝露于高温氧气气氛中之后,在所述介质层上形成抗反射层;
在所述抗反射层上旋涂光刻胶并形成沟槽图案;
刻蚀将所述沟槽图案转移到所述介质层中;
在所述沟槽中形成互连金属层;
介质层曝露于高温氧气气氛的时间为10~30S;
所述高温氧气的温度为200~300℃;
所述高温氧气气氛的气压为1~2Torr。
2.如权利要求1所述的金属互连层的制造方法,其特征在于:所述介质层的形成方法为物理气相沉积或化学气相沉积。
3.如权利要求1所述的金属互连层的制造方法,其特征在于:所述金属层材料为铜或铝。
4.如权利要求1所述的金属互连层的制造方法,其特征在于:所述形成金属层的方法为原子层沉积、电镀或物理气相沉积。
5.如权利要求1所述的金属互连层的制造方法,其特征在于:该方法进一步包括:形成介质层之前在所述半导体衬底上形成刻蚀停止层。
6.如权利要求5所述的金属互连层的制造方法,其特征在于:所述刻蚀停止层材料可以是氮化硅或氧化硅。
CN 200610029911 2006-08-10 2006-08-10 金属互连层的制造方法 Expired - Fee Related CN101123210B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610029911 CN101123210B (zh) 2006-08-10 2006-08-10 金属互连层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610029911 CN101123210B (zh) 2006-08-10 2006-08-10 金属互连层的制造方法

Publications (2)

Publication Number Publication Date
CN101123210A CN101123210A (zh) 2008-02-13
CN101123210B true CN101123210B (zh) 2013-04-17

Family

ID=39085468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610029911 Expired - Fee Related CN101123210B (zh) 2006-08-10 2006-08-10 金属互连层的制造方法

Country Status (1)

Country Link
CN (1) CN101123210B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569168A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 金属互连线的制作方法
CN102904028B (zh) * 2011-06-01 2014-12-24 深圳光启高等理工研究院 基于半导体的超材料制备方法和基于半导体的超材料
CN103794550B (zh) * 2012-10-31 2016-04-20 中芯国际集成电路制造(上海)有限公司 电互连结构的形成方法
CN105575946A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109427541A (zh) * 2017-08-29 2019-03-05 中芯国际集成电路制造(北京)有限公司 半导体器件的形成方法
CN115555769B (zh) * 2022-10-14 2024-01-09 爱哈德电器元件(淮安)有限公司 一种钢片自动放料设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232291A (zh) * 1998-04-06 1999-10-20 摩托罗拉公司 铜互连结构及其制作方法
US6323101B1 (en) * 1998-09-03 2001-11-27 Micron Technology, Inc. Semiconductor processing methods, methods of forming silicon dioxide methods of forming trench isolation regions, and methods of forming interlevel dielectric layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232291A (zh) * 1998-04-06 1999-10-20 摩托罗拉公司 铜互连结构及其制作方法
US6323101B1 (en) * 1998-09-03 2001-11-27 Micron Technology, Inc. Semiconductor processing methods, methods of forming silicon dioxide methods of forming trench isolation regions, and methods of forming interlevel dielectric layers

Also Published As

Publication number Publication date
CN101123210A (zh) 2008-02-13

Similar Documents

Publication Publication Date Title
US5219791A (en) TEOS intermetal dielectric preclean for VIA formation
CN101123210B (zh) 金属互连层的制造方法
CN101355047B (zh) 在低介电常数介质层中形成通孔的方法
CN101593689A (zh) 光刻图案的形成方法和双镶嵌结构的制造方法
CN101762993B (zh) 光刻胶的去除方法及连接孔的制造方法
CN101364565A (zh) 半导体器件的制造方法
CN1395288A (zh) 在去光阻制程中避免低介电常数介电层劣化的方法
KR100500932B1 (ko) 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법
CN101587859B (zh) 形成半导体互联结构的方法
CN105870050B (zh) 半导体器件的形成方法
US6635565B2 (en) Method of cleaning a dual damascene structure
CN101154046B (zh) 双镶嵌结构的制造方法
CN100521109C (zh) 一种低介电常数电介质的金属单镶嵌结构制作方法
US20070045853A1 (en) Method for forming metal line, method for manufacturing semiconductor device using the method, and semiconductor device
CN101958245B (zh) 刻蚀方法
CN113496875A (zh) 半导体结构及半导体结构的形成方法
CN100452300C (zh) 多晶硅栅极蚀刻后的无机抗反射涂层的干式各向同性移除
KR100208450B1 (ko) 반도체 소자의 다중 금속층 형성 방법
CN104124150A (zh) 半导体器件的形成方法
CN101908474A (zh) 在晶圆上制造栅极的方法
KR100685618B1 (ko) 반도체 소자의 제조 방법
KR100744249B1 (ko) 반도체 소자의 콘택 홀 형성 방법
CN117976614A (zh) 半导体器件的形成方法
CN114284206A (zh) 一体化刻蚀方法
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121025

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121025

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130417

Termination date: 20180810