CN100521109C - 一种低介电常数电介质的金属单镶嵌结构制作方法 - Google Patents
一种低介电常数电介质的金属单镶嵌结构制作方法 Download PDFInfo
- Publication number
- CN100521109C CN100521109C CNB2006101192127A CN200610119212A CN100521109C CN 100521109 C CN100521109 C CN 100521109C CN B2006101192127 A CNB2006101192127 A CN B2006101192127A CN 200610119212 A CN200610119212 A CN 200610119212A CN 100521109 C CN100521109 C CN 100521109C
- Authority
- CN
- China
- Prior art keywords
- low
- layer
- dielectric constant
- metal single
- production method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种低介电常数电介质的金属单镶嵌结构制作方法，该方法采用高碳聚合物气体进行低介电常数电介质层的金属单镶嵌结构刻蚀，去除光刻胶和抗反射层后，采用含双氧水和氟的化学清洗剂，可以完全去除高碳聚合物及其与光刻胶、电介质反应形成的硬皮物质，减少最后的表面缺陷。
Description
技术领域
本发明涉及半导体制程，特别是涉及在低介电常数电介质层上的金属单镶嵌结构的制作方法。
背景技术
众所周知在半导体的后端制程，金属连线的制作过程中，特别是在低介电常数电介质(如主要组分为硅、碳、氧的电介质，具有低介电常数)层上进行金属单镶嵌结构刻蚀时，常常需要用聚合物气体以获得低介电常数电介质层和阻挡层之间的好的刻蚀选择性。
如图1所示，通常的低介电常数电介质层上进行金属单镶嵌结构刻蚀，包括首先依次形成阻挡层1、低介电常数电介质层2、保护层(Cap layer)3、底层抗反射层(BARC)4、光刻胶层5，然后进行用于形成金属(MI)单镶嵌结构的刻蚀。但是为了节省成本，有时会采用没有保护层3的刻蚀方法，如图2A所示，同样为了获得低介电常数电介质层和阻挡层之间的好的刻蚀选择性，需要应用高碳聚合物气体(Heavy polymer gas)。
在完成金属单镶嵌结构刻蚀工艺以后，该高碳聚合物需要采用原处灰化和湿式清洗的方法去除。但是，该聚合物和低介电常数电介质层，甚至在低温(如20℃)的原处灰化过程中，也容易形成主要包含碳(C)、氟(F)、硅(Si)的硬皮聚合物。
目前普遍采用的清洗工艺是在低介电常数电介质层上的光刻胶灰化以后，用水基化学清洗剂，如Semitool公司生产的化学品名为ST250、主要成分为NH4F和H2O，进行单晶片旋转清洗。该化学清洗剂具有好的去除铜氧化物和低碳氟聚合物的性能，但是不能全部去除硬皮聚合物。一旦这种原处灰化和湿式清洗工艺不能完全去除硬皮聚合物，则在阻障层和种晶层的脱气高温烘烤工艺过程中，将形成表面颗粒缺陷。
为了解决上述问题，就需要找到一种可以在高温烘烤前，能够完全去除硬皮层的清洗方法。
发明内容
为了解决上述问题，提出了本发明。
本发明的要解决的技术问题是提供一种低介电常数电介质的金属单镶嵌结构的形成方法，该方法可以完全去除采用高碳聚合物进行金属单镶嵌结构刻蚀以后在电介质层上存在的上述硬皮聚合物，以减少在阻障层和种金层的脱气高温烘烤过程中产生表面颗粒缺陷。
本发明的一种低介电常数电介质的金属单镶嵌结构制作方法，包括如下步骤：
1)在已形成器件结构的衬底上，依次形成阻挡层、低介电常数电介质层、底层抗反射层、光刻胶层；
2)光刻、显影，形成光刻胶图案；
3)以光刻胶为掩模，采用高碳聚合物刻蚀低介电常数电介质层，在阻挡层停止刻蚀；
4)去除光刻胶和抗反射层；
5)采用化学清洗剂清洗去除聚合物，所述化学清洗剂含双氧水和氟；
6)刻蚀阻挡层；
7)常规清洗；
8)进行后续制程。
根据本发明，所述的阻挡层是氮化硅层。
在完成用于形成金属单镶嵌结构的刻蚀以后，采用原处灰化法去除所述的光刻胶层和抗反射层。优选以氧(O2)等离子与光刻胶反应去除。
通常在该原处灰化过程中在电介质层上形成高碳的聚合物硬皮，根据本发明，采用含双氧水和氟的化学清洗剂进行清洗，优选采用专用于清洗DUO(DUV Light Absorbing Oxide)的化学清洗剂进行清洗。更优选采用JT.Baker公司生产的化学品名为CLK888的化学清洗剂。
在完成上述清洗后对所述的阻挡层进行刻蚀，所述刻蚀优选采用轻等离子刻蚀方法，更优选采用低功率刻蚀，如刻蚀功率小于500W。
根据本发明，在刻蚀阻挡层后，进行常规清洗，优选采用水基化学清洗剂，更优选采用由Semitool公司生产的化学品名为ST250的清洗剂。
由于本发明的工艺采用没有保护层的金属单镶嵌结构刻蚀方法，因此工艺简单，又由于采用含有双氧水(H2O2)和氟化学清洗剂进行刻蚀后的清洗，清洗效果好，在后续的阻障层和种晶层形成以后的高温脱气过程中不会形成硬皮层，而对低介电常数的电介质材料的介电常数没有明显影响。
附图说明
下面结合附图详细介绍本发明。然而需要注意的是，这些附图只是用来说明本发明的典型实施例，而不构成为对本发明的任何限制，在不背离本发明的构思的情况下，可以具有其他更多等效实施例。而本发明的保护范围由权利要求书决定。
图1是现有技术的具有保护层的金属单镶嵌结构剖面图。
图2A～2D是现有技术的没有保护层的金属单镶嵌结构采用常规清洗后形成硬皮层的过程的剖面图。
图2E是用能量分散光谱仪(energy-dispersive spectrometer，EDS)对聚合物硬皮缺陷点分析测得的结果。
图2F是用能量分散光谱仪对聚合物硬皮缺陷线性扫描测得的结果。
图3A～3C是本发明的采用新清洗方法的没有保护层的金属单镶嵌结构的形成过程剖面图。
图4A是现有技术的没有保护层的金属单镶嵌结构，采用常规清洗后形成硬皮层的晶片上的缺陷扫描图。
图4B是本发明的没有保护层的金属单镶嵌结构，采用新方法清洗后形成的晶片上的缺陷扫描图。
图5A是现有技术的没有保护层的金属单镶嵌结构，采用常规清洗后形成硬皮层的晶片上的缺陷放大图。
图5B是本发明的没有保护层的金属刻蚀结构，采用新方法清洗后形成的晶片上的缺陷放大图。
图6是低倍率(mag.)缺陷分析图，其中显示在沟槽上存在大面积缺陷。
图7A、7B是较高倍率缺陷分析图，其中，图7A显示缺陷区域，图7B显示没有缺陷的正常区域。
附图标记说明
1 阻挡层(block layer)
2 低k电介质层
3 保护层(cap layer)
4 底层抗反射涂层(BARC)
5 光刻胶层
6 聚合物硬皮缺陷
6′ 非硬皮缺陷
7 内层电介质层(IMD)和底部阻挡层(liner)
8 阻障层和种晶层(barrier layer & seed layer)
9 Pt(铂，镀在试样表面，减少电荷累积，提高图像品质)
10 没有缺陷区域
具体实施方式
下面结合附图，通过实施例和比较例对本发明进行详细说明。
实施例
图3A～3C是本发明的方法形成低介电常数电介质的金属单镶嵌结构的过程。
本发明的一个实施例的低介电常数电介质的金属单镶嵌结构形成方法，包括如下步骤：
如图3A所示，在已形成器件结构的衬底上，按照常规方法形成氮化硅(Si3N4)阻挡层1、黑钻石(Black Diamond)(由应用材料公司研发)低介电常数电介质层2，(Rohmhaas公司生产的品名为AR40)底层抗反射层(BARC)4,193nm ArF光刻胶形成光刻胶层5；对光刻胶层5进行常规的光刻、显影过程，形成光刻胶图案。
为了获得较好的在低介电常数电介质层和阻挡层之间的刻蚀选择性，采用高碳聚合物气体进行干式刻蚀。如图3B所示，如采用碳/氟(C/F)大致为1/2或1/1.5的高碳聚合物气体，以光刻胶层5为掩模，在低介电常数电介质层2上刻蚀形成单镶嵌结构，并在阻挡层1上停止刻蚀；然后采用原处灰化法，具体地是以氧(O2)等离子体与光刻胶、抗反射层物质反应去除光刻胶层5和抗反射层4。
高碳聚合物与光刻胶、低介电常数电介质材料容易反应，甚至在20℃的低温也容易形成硬皮物质。
图2E是用能量分散光谱仪(energy-dispersive spectrometer，EDS)对聚合物硬皮缺陷点分析测得的结果。
图2F是用能量分散光谱仪(energy-dispersive spectrometer，EDS)对聚合物硬皮缺陷线性扫描测得的结果。
从图2E和2F中可以看出，通过能量分散光谱仪(energy-dispersivespectrometer，EDS)对聚合物硬皮缺陷点分析和线性扫描测得的结果可知，缺陷中含有较高的碳、氟以及硅存在。说明缺陷主要成分是C和F，由此可以推断出缺陷为含碳的高分子聚合物。
采用双镶嵌工艺中用于清洗DUO的化学清洗剂，如CLK888清洗去除高碳聚合物。DUO(DUV Light Absorbing Oxide)是SiO2基的抗反射涂层，含有硅、碳、氧等元素。CLK888是JT.Baker公司生产的化学品名为CLK888含有双氧水(H2O2)和氟(F)的化学物质。
如图3C所示，在完成上述清洗后刻蚀阻挡层1，所述刻蚀采用使用功率小于500W的低功率蚀刻制程；
然后，用旋转单晶片清洗方法用水基化学清洗剂，如Semitool公司生产的化学品名为ST250的清洗剂清洗，其主要成分为NH4F和H2O；
接着进行在沟槽中形成阻障层和种金属层等后续制程。
比较例
图2A～2D是现有技术的方法形成低介电常数电介质的金属单镶嵌结构的过程。
如图2A所示，在以形成器件结构的衬底上，按照常规方法形成氮化硅(Si3N4)阻挡层1、低介电常数电介质层2黑钻石(B1ack Diamond，由应用材料公司研发)，底层抗反射层(BARC)4(Rohmhaas公司生产，品名AR40)、光刻胶层5(193nm ArF光刻胶)；对光刻胶层5进行常规的光刻、显影过程，形成光刻胶图案。
为了获得较好的在低介电常数电介质层和阻挡层之间的刻蚀选择性，采用高碳聚合物气体进行干式刻蚀。如图2B所示，采用C/F大致为1/2或1/1.5的高碳聚合物气体，以光刻胶层5为掩模，刻蚀低介电常数电介质层2，在阻挡层1停止刻蚀；然后以氧(O2)等离子体与光刻胶和抗反射层物质反应而去除光刻胶层5和抗反射层4。
在原处灰化过程中，高碳聚合物与光刻胶、低k电介质材料容易反应，甚至在20℃的低温也容易形成硬皮物质。从图2E和2F中可以看出，通过能量分散光谱仪(energy-dispersive spectrometer，EDS)对聚合物硬皮缺陷点分析和线性扫描测得的结果，缺陷中含有较高的碳、氟以及也有硅存在。
用水基清洗剂，如Semitool公司生产的化学品名为ST250的清洗剂，进行单晶片旋转湿式清洗去除该硬皮聚合物，清洗剂主要成分为NH4F和H2O。由于该清洗剂只能去除低碳聚合物，对高碳聚合物形成的硬皮去除性很差，因此残留硬皮物质，如图2C所示。
在完成上述清洗后刻蚀去除阻挡层1，如图2D所示，所述刻蚀采用功率小于500W的轻等离子刻蚀方法；
然后，用旋转单晶片清洗方法用水基化学清洗剂，如Semitool公司生产的ST250清洗剂清洗；
接着进行在沟槽中形成阻障层和种金属层等后续制程。
由于有些沟槽表面存在如图2C所示的硬皮层，所以难以在沟槽中填充阻障层材料和种金属材料，导致最后形成表面缺陷。
图4A是上述比较例的方法得到的晶片扫描缺陷的结果，其中6是指缺陷部分。
图4B是上述实施例的方法得到的晶片扫描缺陷的结果，其中，6′是指缺陷部分。
图5A和图5B是图4A和图4B中缺陷的放大图，其中，6是指硬皮缺陷部分，经过光学显微镜检测大小为5～10μm。但是图5B中的缺陷6′经过检测不是硬皮物质，其大小只有零点几微米。
图6中是有缺陷部分和没有缺陷部分的对比。其中，6是指缺陷部分，10是指没有缺陷的部分。
从以上结果可以看出，本发明的方法可以解决采用高碳聚合物刻蚀导致的硬皮缺陷问题。
虽然以上所述是针对本发明的实施例，但本发明的其它及进一步的实施例可以在不背离其基本范围之下设计出，而其保护范围是由权利要求书的范围决定。
Claims (10)
1.一种低介电常数电介质的金属单镶嵌结构制作方法，包括如下步骤：
1)在已形成器件结构的衬底上，依次形成阻挡层、低介电常数电介质层、底层抗反射层、光刻胶层；
2)光刻、显影，形成光刻胶图案；
3)以光刻胶为掩模，用高分子量聚合物刻蚀低介电常数电介质层，在阻挡层停止刻蚀；
4)去除光刻胶和抗反射层；
5)采用化学清洗剂清洗去除高碳聚合物，所述化学清洗剂含双氧水和氟；
6)刻蚀阻挡层；
7)常规清洗；
8)进行后续制程。
2.根据权利要求1所述的低介电常数电介质的金属单镶嵌结构制作方法，其特征在于，所述的阻挡层是氮化硅层。
3.根据权利要求1或2所述的低介电常数电介质的金属单镶嵌结构制作方法，其特征在于，所述的光刻胶层采用原处灰化去除。
4.根据权利要求3所述的低介电常数电介质的金属单镶嵌结构制作方法，其特征在于，所述的原处灰化去除，是以氧等离子体与光刻胶反应而去除。
5.根据权利要求1或2所述的低介电常数电介质的金属单镶嵌结构制作方法，其特征在于，所述的化学清洗剂是去除DUO的化学清洗剂。
6.根据权利要求5所述的低介电常数电介质的金属单镶嵌结构制作方法，其特征在于，所述的化学清洗剂是JT.Baker公司生产的化学品名为CLK88的化学清洗剂。
7.根据权利要求1或4或6所述的低介电常数电介质的金属单镶嵌结构制作方法，其特征在于，所述的阻挡层刻蚀，采用轻等离子体刻蚀。
8.根据权利要求7所述的低介电常数电介质的金属单镶嵌结构制作方法，其特征在于，所述的阻挡层刻蚀，是使用低功率刻蚀制程，功率小于500W。
9.根据权利要求1或4或6或8所述的低介电常数电介质的金属单镶嵌结构制作方法，其特征在于，所述的常规清洗是采用水基清洗剂。
10.根据权利要求9所述的低介电常数电介质的金属单镶嵌结构制作方法，其特征在于，所述的水基清洗剂是由Semitool公司生产的化学品名为ST250的清洗剂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101192127A CN100521109C (zh) | 2006-12-06 | 2006-12-06 | 一种低介电常数电介质的金属单镶嵌结构制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101192127A CN100521109C (zh) | 2006-12-06 | 2006-12-06 | 一种低介电常数电介质的金属单镶嵌结构制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101197276A CN101197276A (zh) | 2008-06-11 |
| CN100521109C true CN100521109C (zh) | 2009-07-29 |
Family
ID=39547577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101192127A Active CN100521109C (zh) | 2006-12-06 | 2006-12-06 | 一种低介电常数电介质的金属单镶嵌结构制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100521109C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101969035B (zh) * | 2009-07-27 | 2012-09-26 | 中芯国际集成电路制造(上海)有限公司 | 检测半导体器件的大马士革结构的方法 |
| CN102148187B (zh) * | 2010-02-09 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 一种去除开尔文通孔的蚀刻残余物的方法 |
| CN102386126B (zh) * | 2010-09-03 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 制作用于形成双大马士革结构的半导体器件结构的方法 |
| CN102543854A (zh) * | 2012-01-18 | 2012-07-04 | 上海华力微电子有限公司 | 一种消除铜互连结构中铜凸起缺陷的方法 |
-
2006
- 2006-12-06 CN CNB2006101192127A patent/CN100521109C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101197276A (zh) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100388429C (zh) | 去除光刻胶和蚀刻残留物的方法 | |
| US20030192856A1 (en) | Method for removing photoresist and etch residues | |
| US5782984A (en) | Method for cleaning an integrated circuit device using an aqueous cleaning composition | |
| US7067435B2 (en) | Method for etch-stop layer etching during damascene dielectric etching with low polymerization | |
| TW200524002A (en) | Line edge roughness reduction for trench etch | |
| CN100521109C (zh) | 一种低介电常数电介质的金属单镶嵌结构制作方法 | |
| JP7330972B2 (ja) | 半導体基板からエッチング後または灰化後の残留物を除去するための洗浄剤組成物、およびそれに対応する製造方法 | |
| US6635565B2 (en) | Method of cleaning a dual damascene structure | |
| CN101123210B (zh) | 金属互连层的制造方法 | |
| US20070093069A1 (en) | Purge process after dry etching | |
| US7928000B2 (en) | Method for forming self aligned contacts for integrated circuit devices | |
| US6287972B1 (en) | System and method for residue entrapment utilizing a polish and sacrificial fill for semiconductor fabrication | |
| JPH09509017A (ja) | 酸化物／ポリサイド構造をプラズマ・エッチングするための方法 | |
| US7265053B2 (en) | Trench photolithography rework for removal of photoresist residue | |
| CN101958245B (zh) | 刻蚀方法 | |
| KR20220156881A (ko) | 마이크로 전자 소재의 공정 시에 euv 역 패터닝을 위한 방법 | |
| US20050287812A1 (en) | Method for repairing plasma damage after spacer formation for integrated circuit devices | |
| US8222143B2 (en) | Reworking method for integrated circuit devices | |
| KR100247930B1 (ko) | 세정용액및이를이용한세정방법 | |
| Santos et al. | Track integrated backside cleaning solution: impact of backside contamination on printing distortions | |
| US8932958B2 (en) | Device manufacturing and cleaning method | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| CN100477117C (zh) | 金属镶嵌用的堆栈结构、其形成方法及金属镶嵌方法 | |
| US6183819B1 (en) | Method for processing a poly defect | |
| KR100439103B1 (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111201 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111201 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |