CN100477117C - 金属镶嵌用的堆栈结构、其形成方法及金属镶嵌方法 - Google Patents

金属镶嵌用的堆栈结构、其形成方法及金属镶嵌方法 Download PDF

Info

Publication number
CN100477117C
CN100477117C CNB2005100813313A CN200510081331A CN100477117C CN 100477117 C CN100477117 C CN 100477117C CN B2005100813313 A CNB2005100813313 A CN B2005100813313A CN 200510081331 A CN200510081331 A CN 200510081331A CN 100477117 C CN100477117 C CN 100477117C
Authority
CN
China
Prior art keywords
dielectric layer
hard mask
layer
mask layer
damascene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100813313A
Other languages
English (en)
Other versions
CN1885504A (zh
Inventor
林经祥
刘志建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2005100813313A priority Critical patent/CN100477117C/zh
Publication of CN1885504A publication Critical patent/CN1885504A/zh
Application granted granted Critical
Publication of CN100477117C publication Critical patent/CN100477117C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种金属镶嵌用的堆栈结构的形成方法,此方法在基底上形成一层掺杂碳的介电层,再对此介电层进行一处理步骤,使其上表层的碳掺杂浓度低于上表层以外之处的碳掺杂浓度,之后,再于介电层上形成一金属硬掩模层。由于介电层的上表层的碳掺杂浓度低于上表层以外之处的碳掺杂浓度,因此可以减少其碳掺杂物和相邻的金属硬掩模层之间的反应。

Description

金属镶嵌用的堆栈结构、其形成方法及金属镶嵌方法
技术领域
本发明涉及一种半导体元件的制造方法,特别是涉及一种金属镶嵌用的含金属硬掩模层的堆栈结构、其形成方法,以及对应的金属镶嵌工艺,其可减少金属硬掩模和其下方的介电层中的掺杂物之间的反应。
背景技术
随着半导体技术的进步,半导体元件的尺寸也不断的缩小,而进入深次微米(Deep Sub-Micron)的领域中。当集成电路的集成度增加时,芯片的表面无法提供足够的面积来制作所需的内连线(Interconnect),因此为了配合半导体元件缩小后所增加的内连线,多层金属内连线的设计便成为超大规模集成电路技术所必须采用的方式。
在多层金属内连线的工艺中,通常需要较厚的光致抗蚀剂层以避免光致抗蚀剂层在介电层的蚀刻过程中过度消耗。然而,在曝光显影时却因为所采用的光源的波长短,使得光致抗蚀剂层受到聚焦深度(Depth of Focus)的限制而无法将光掩模上的图案正确地转移到光致抗蚀剂上。
为了克服以上的问题,目前采用的方法为在介电层形成之后,形成光致抗蚀剂层之前,先在介电层上形成一层金属,在蚀刻介电层的过程中利用金属和介电层之间具有高选择比的特性,以金属层作为蚀刻介电层的硬掩模层。如此,仅需要使用一层薄的光致抗蚀剂即可达到图案完整转移的目的。然而,在前述的方法中,介电层中的掺杂物和金属层之间可能会发生反应,从而影响工艺的成品率。例如,当金属硬掩模层含钛且下方介电层掺氟时,钛会与自介电层中扩散出的氟反应形成氟化钛颗粒,而造成所谓的斜角缺陷(bevel defect)。
发明内容
本发明的目的在于提供一种堆栈结构的形成方法,以减少金属硬掩模层和其下方的介电层中的掺杂物之间的反应。
本发明的再一目的是提供一种金属镶嵌工艺,以减少金属硬掩模层和其下方的介电层中的掺杂物之间的反应。
本发明的又一目的在于提供一种用以形成金属镶嵌的堆栈结构。
本发明所提出的一种金属镶嵌用的堆栈结构的形成方法,是在基底上形成一层介电常数在4以下的掺碳玻璃的介电层,之后,对此介电层进行一处理步骤,以使介电层上表层的碳掺杂浓度低于上表层以外之处的碳掺杂浓度,其后,再于介电层上形成一层金属硬掩模层。
此外,依照本发明实施例所述,上述金属镶嵌用的堆栈结构的形成方法,还可以在金属硬掩模层上形成一层绝缘硬掩模层。
本发明所提出的一种金属镶嵌工艺,在上述堆栈结构形成之后,在金属硬掩模层中形成沟槽图案,然后在基底上形成一层具有介层窗开口图案的光致抗蚀剂层。其后,以光致抗蚀剂层为蚀刻掩模去除部分的介电层,以使介层窗开口图案转移至介电层,而形成介层窗开口。之后,去除光致抗蚀剂层,再以金属硬掩模层为蚀刻掩模去除部分介电层,以使其沟槽图案转移至介电层,而于介电层中形成沟槽。其后,在沟槽与介层窗开口中形成一层金属层,再除去金属硬掩模层。
依照本发明实施例所述,上述金属硬掩模层的材料选自于Ti、TiN、Ti/TiN、Ta、TaN、Ta/TaN、W、WN、W/WN所组成的族群至少其中之一。
依照本发明实施例所述,上述的处理步骤可以在介电层中形成厚度3-500埃的掺杂浓度较低的上表层。
依照本发明实施例所述,。当上述的介电层为掺碳玻璃时,上述处理步骤所使用的气体源选自于He、Ar、CO2所组成的族群中至少一种。
此外,依照本发明实施例所述,上述的金属镶嵌工艺还可以在于金属硬掩模层中形成沟槽图案之前,于金属硬掩模层上形成一绝缘硬掩模层,然后再于绝缘硬掩模层与金属硬掩模层中形成该沟槽图案。
本发明所提出的一种金属镶嵌用的堆栈结构,包括一基底、一介电层以及一金属硬掩模层,其中介电层位于基底上,而金属硬掩模层是位于介电层上。介电层具有掺杂,且介电层在其上表层处的掺杂浓度低于该上表层以外之处的掺杂浓度。
由于本发明可使介电层的上表层处的掺杂浓度低于上表层以外之处的掺杂浓度,因此,可以减少介电层中的掺杂物和上方金属硬掩模层之间的反应,而可减轻该反应所造成的问题。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图作详细说明如下。
附图说明
图1A至1C绘示本发明优选实施例的金属镶嵌用的堆栈结构的形成方法的剖面流程图。
图2A至2D绘示本发明优选实施例的应用上述堆栈结构的金属镶嵌工艺的剖面流程图。
简单符号说明
100:基底
110:顶盖层
120:介电层
120a:介电层的上表层
130:介电层的表面处理
140:金属硬掩模层
150:绝缘硬掩模层
160、180:光致抗蚀剂层
170:沟槽图案
190:接触窗/介层窗图案
200:接触窗/介层窗开口
210:沟槽
220:金属层
具体实施方式
本发明的堆栈层的形成方法的具体实例,将配合图1A至图1C详述如后。
请参照图1A,在基底100上形成一层介电层120。介电层120的材料例如是介电常数低于4的低介电常数材料,如掺氟的玻璃(FSG)或掺碳的玻璃(Si-O-C)。通常,在形成介电层120之前,在基底100上已具有一层顶盖层110,其材料例如是氮化硅或氮氧化硅。
请参照图1B,在形成介电层120之后,进行一个处理步骤130,以使介电层120的上表层120a的掺杂浓度降低。此处理步骤130例如是一个等离子体处理程序,以使介电层120的上表层120a之处的掺杂浓度低于上表层120a以外之处的掺杂浓度。在一实例中,介电层120的上表层120a的厚度为3~500埃。
在一实例中,当上述的介电层为掺氟玻璃时,上述的处理步骤130使用含氧的等离子体,其气体源优选选自于N2O、O2、O3、CO2所组成的族群中至少一种,此外,还可再通入氦气。在一实例中,当上述的介电层120为掺碳玻璃时,上述处理步骤所使用的气体源优选选自于He、Ar、CO2所组成的族群中至少一种。
进行此处理步骤130的条件依据所使用的机器的型式而有所不同。在一实例中,温度控制在350~400℃,高频射频(HFRF)功率控制在100~1,500W,处理时间为10~60秒,含氧等离子体的气体源为N2O,且其气体流速控制在1,000~10,000sccm。
其后,请参照图1C,在介电层120的上表层120a上形成一金属硬掩模层140。金属硬掩模层140的材料选自于Ti、TiN、Ti/TiN、Ta、TaN、Ta/TaN、W、WN、W/WN所组成的族群至少其中之一。
再者,依照工艺的需要,还可在基底100上额外再形成一层绝缘硬掩模层150,其材料可以是使用等离子体增强型化学气相沉积法(PECVD)所形成的氧化层。
为使本领域技术人员更了解本发明的堆栈层于金属镶嵌工艺的应用,以下将以一实例来说明,然其并非用以限制本发明。
请参照图2A,首先依照上述方法,于基底100上依序形成顶盖层110、上表层120a的掺杂浓度低于他处的掺杂浓度的介电层120、金属硬掩模层140以及绝缘硬掩模层150。接着,在绝缘硬掩模层150上形成一层光致抗蚀剂层160,此光致抗蚀剂层160具有沟槽图案170。之后,进行蚀刻工艺,将沟槽图案170转移至绝缘硬掩模层150以及金属硬掩模层140。
其后,请参照图2B,去除光致抗蚀剂层160,再于绝缘硬掩模层150上形成另一层光致抗蚀剂层180,此光致抗蚀剂层180具有介层窗/接触窗开口图案190。之后,进行蚀刻工艺,将介层窗/接触窗开口图案190转移至介电层120,以形成一个介层窗/接触窗开口200。
之后,请参照图2C,去除光致抗蚀剂层180,再以绝缘硬掩模层150以及金属硬掩模层140为硬掩模,蚀刻介电层120,以形成沟槽210。之后,再移除介层窗/接触窗开口200所裸露的顶盖层110,以裸露出基底100。
其后,请参照图2D,于沟槽210以及介层窗/接触窗开口200中填入一金属层220。其形成方法可以在基底100上覆盖一层金属层如铜或钨,再以化学机械研磨工艺磨除绝缘硬掩模层150上多余的金属层。之后,再移除绝缘硬掩模层150以及金属硬掩模层140。
另外,就前述金属硬掩模层含钛且下方介电层掺氟的特例而言,上述介电层的处理步骤可使介电层上表层处的掺氟浓度低于上表层以外之处的掺氟浓度。藉由介电层上表层的掺氟浓度的降低,即可减少氟和金属硬掩模层中的钛反应形成的颗粒的数目,而可在金属镶嵌工艺中达到减少斜角缺陷的目的。
综上所述,在本发明的优选实施例中,由于介电层上表层处的掺杂浓度低于上表层以外之处的掺杂浓度,故可减少介电层中的掺杂物(如碳、氟等)和上方金属硬掩模层之间的反应,而可减轻该反应所造成的问题。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (14)

1.一种金属镶嵌用的堆栈结构的形成方法,包括:
在一基底上形成一介电层,该介电层包括介电常数在4以下的掺碳玻璃;
对该介电层进行一处理步骤,以使该介电层的一上表层的碳掺杂浓度低于该上表层以外之处的碳掺杂浓度;以及
在该介电层上形成一金属硬掩模层。
2.如权利要求1所述的金属镶嵌用的堆栈结构的形成方法,其中该金属硬掩模层的材料选自于Ti、TiN、Ti/TiN、Ta、TaN、Ta/TaN、W、WN、W/WN所组成的族群至少其中之一。
3.如权利要求1所述的金属镶嵌用的堆栈结构的形成方法,其中该处理步骤所使用的气体源选自于He、Ar、CO2所组成的族群中至少一种。
4.如权利要求1所述的金属镶嵌用的堆栈结构的形成方法,其中该介电层的该上表层的厚度为3-500埃。
5.如权利要求1所述的金属镶嵌用的堆栈结构的形成方法,还包括于该金属硬掩模层上形成一绝缘硬掩模层。
6.一种金属镶嵌工艺,包括:
在一基底上形成一介电层,该介电层包括介电常数在4以下的掺碳玻璃;
对该介电层进行一处理步骤,以使该介电层的一上表层的碳掺杂浓度低于该上表层以外之处的碳掺杂浓度;
在该介电层的表面上形成一金属硬掩模层;
在该金属硬掩模层中形成一沟槽图案;
在该基底上形成一光致抗蚀剂层,其具有一介层窗开口图案;
以该光致抗蚀剂层为蚀刻掩模去除部分该介电层,以使该介层窗开口图案转移至该介电层,而形成一介层窗开口;
去除该光致抗蚀剂层;
以该金属硬掩模层为蚀刻掩模去除部分该介电层,以使该沟槽图案转移至该介电层,而于该介电层中形成一沟槽;
于该沟槽与该介层窗开口中形成一金属层;以及
移除该金属硬掩模层。
7.如权利要求6所述的金属镶嵌工艺,其中该金属硬掩模层的材料选自于Ti、TiN、Ti/TiN、Ta、TaN、Ta/TaN、W、WN、W/WN所组成的族群至少其中之一。
8.如权利要求6所述的金属镶嵌工艺,其中该处理步骤使用含氧的等离子体,其气体源选自于He、Ar、CO2所组成的族群中至少一种。
9.如权利要求6所述的金属镶嵌工艺,其中该介电层的该上表层的厚度为3-500埃。
10.如权利要求6所述的金属镶嵌工艺,还包括于该金属硬掩模层中形成该沟槽图案之前,于该金属硬掩模层上形成一绝缘硬掩模层,而该沟槽图案形成在该绝缘硬掩模层及该金属硬掩模层中。
11.一种金属镶嵌用的堆栈结构,包括:
一基底;
一介电层,位于该基底上,且具有掺杂,而该介电层的一上表层处的掺杂浓度低于该上表层以外之处的掺杂浓度;以及
一金属硬掩模层,位于该介电层上。
12.如权利要求11所述的金属镶嵌用的堆栈结构,其中该金属硬掩模层的材料选自于Ti、TiN、Ti/TiN、Ta、TaN、Ta/TaN、W、WN、W/WN所组成的族群至少其中之一。
13.如权利要求12所述的金属镶嵌用的堆栈结构,其中该介电层包括介电常数在4以下的低介电常数介电层。
14.如权利要求13所述的金属镶嵌用的堆栈结构,其中该低介电常数介电层的材料包括掺氟玻璃或掺碳玻璃。
CNB2005100813313A 2005-06-24 2005-06-24 金属镶嵌用的堆栈结构、其形成方法及金属镶嵌方法 Active CN100477117C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100813313A CN100477117C (zh) 2005-06-24 2005-06-24 金属镶嵌用的堆栈结构、其形成方法及金属镶嵌方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100813313A CN100477117C (zh) 2005-06-24 2005-06-24 金属镶嵌用的堆栈结构、其形成方法及金属镶嵌方法

Publications (2)

Publication Number Publication Date
CN1885504A CN1885504A (zh) 2006-12-27
CN100477117C true CN100477117C (zh) 2009-04-08

Family

ID=37583592

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100813313A Active CN100477117C (zh) 2005-06-24 2005-06-24 金属镶嵌用的堆栈结构、其形成方法及金属镶嵌方法

Country Status (1)

Country Link
CN (1) CN100477117C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097657B (zh) * 2014-05-09 2018-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN1885504A (zh) 2006-12-27

Similar Documents

Publication Publication Date Title
US7675178B2 (en) Stacked structure for forming damascene structure
TWI624024B (zh) 用於預清洗導電互連結構之方法
US7192878B2 (en) Method for removing post-etch residue from wafer surface
TWI352387B (en) Etch methods to form anisotropic features for high
US7687446B2 (en) Method of removing residue left after plasma process
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
WO2001004936A1 (en) Method of cleaning a semiconductor device processing chamber after a copper etch process
CN100392825C (zh) 一种去除晶片表面上蚀刻残留物的方法
CN101189709A (zh) 具有降低的蚀刻率微负载的钨硅化物蚀刻处理
CN100468652C (zh) 在半导体基底的金属结构表面去除残余物的方法
CN100477117C (zh) 金属镶嵌用的堆栈结构、其形成方法及金属镶嵌方法
CN100521109C (zh) 一种低介电常数电介质的金属单镶嵌结构制作方法
TWI559403B (zh) 晶圓晶邊上之矽化物形成的減緩
US6737352B2 (en) Method of preventing particle generation in plasma cleaning
JP3771841B2 (ja) チタンハードマスクを用いて金の金属層をエッチングするための方法および装置
US7265053B2 (en) Trench photolithography rework for removal of photoresist residue
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
US6350689B1 (en) Method to remove copper contamination by using downstream oxygen and chelating agent plasma
US20050090113A1 (en) Method for removing photoresist after etching the metal layer
CN101958245B (zh) 刻蚀方法
US6599841B2 (en) Method for manufacturing a semiconductor device
JP4765055B2 (ja) 銅表面の処理方法
KR102599015B1 (ko) 기판 처리 방법
TWI305945B (en) Method of fabricating dual damascene structure
US20150255303A1 (en) Hard mask removal scheme

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant