CN100392825C - 一种去除晶片表面上蚀刻残留物的方法 - Google Patents

一种去除晶片表面上蚀刻残留物的方法 Download PDF

Info

Publication number
CN100392825C
CN100392825C CNB2005100729510A CN200510072951A CN100392825C CN 100392825 C CN100392825 C CN 100392825C CN B2005100729510 A CNB2005100729510 A CN B2005100729510A CN 200510072951 A CN200510072951 A CN 200510072951A CN 100392825 C CN100392825 C CN 100392825C
Authority
CN
China
Prior art keywords
residue
layer
plasma
wafer surface
dry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100729510A
Other languages
English (en)
Other versions
CN1866477A (zh
Inventor
翁正明
林苗均
黄俊仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2005100729510A priority Critical patent/CN100392825C/zh
Publication of CN1866477A publication Critical patent/CN1866477A/zh
Application granted granted Critical
Publication of CN100392825C publication Critical patent/CN100392825C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提供一种去除晶片表面蚀刻残留物的方法，包含有：于该晶片上沉积一低介电常数层；于该低介电常数层上形成一金属层；于该金属层上形成一光致抗蚀剂层，包含一图案；将该光致抗蚀剂层的该图案转移至该金属层中，形成一金属图案；去除该光致抗蚀剂层；利用该金属图案作为蚀刻屏蔽，等离子体干蚀刻该低介电常数层，以形成一开孔，其中该等离子体干蚀刻导致该开孔沉积有残留物；进行一第一湿式处理，以软化该残留物；进行一干式等离子体处理，以裂解该残留物；以及进行一第二湿式处理，以完全去除该残留物，其中该第一湿式处理和该第二湿式处理均使用氟类溶剂。

Description

一种去除晶片表面上蚀刻残留物的方法
技术领域
本发明属于半导体制造技术的领域，特别是一种有效去除低介电常数层内的镶嵌沟渠/导孔开口内的蚀刻残留物的方法，其中该蚀刻残留物的形成特别与蚀刻该沟渠/导孔开口时所使用的金属硬屏蔽有关。
背景技术
随着半导体集成电路互连线的间距缩小至深次微米等级，甚至到接近纳米等级时，能否顺利地清除形成于低介电常数层中的镶嵌沟渠/导孔(trench/via)开口内的蚀刻残留物已俨然成为目前铜导线工艺技术的瓶颈之一。目前已有前案针对此问题提出解决方案，但其处理效果经证实却皆不尽理想。
例如，美国专利第6797627号公开一种不使用溶剂的干式-湿式-干式(dry-wet-dry)处理程序，用来去除镶嵌沟渠/导孔内的高分子残留物以及还原与高分子残留物混杂在一起的铜氧化物。前述的干式-湿式-干式处理程序是在经由导孔开口所暴露出来的氮化硅或碳化硅盖层被去除后随之进行的。此外，前述的专利并特别将其发明仅限定在针对蚀刻前述的氮化硅或碳化硅盖层时所产生具有碳-氟键结(C-F)以及铜-氟键结(Cu-F)为主的高分子。
根据前述的专利内容，首先必须进行以氧气、氮气或者氢气三者之一的等离子体进行干式处理，且必须使氧气、氮气或者氢气等离子体与高分子残留物反应形成可溶于水的副产物。接着，再利用去离子水浸泡，将形成在导孔开口的侧壁上的高分子残留物以及前述的可溶于水的副产物去除。最后，利用还原性的氢气等离子体，将前述的铜氧化物还原成铜，同时将形成在导孔开口的底部的高分子残留物去除。
又如在美国专利第6465352号中所公开的一种用来去除光致抗蚀剂以及干蚀刻残留物的干式-湿式处理程序，其中此干-湿处理程序必须先进行氢气/氮气等离子体处理，紧接着再以胺类(amine-based)溶剂进行清洗步骤。根据此专利内容，前述的氢气/氮气等离子体处理用来改变所谓的「电阻表面硬化层(resist surface hardened layer)」的特性，使其在后续的湿处理步骤中，连同干蚀刻残留物可以被顺利去除。
如前所述，上述现有技术所公开的方法都已经被证实其结果仍然不够令人满意，特别是在某些工艺环境中，当牵涉到金属层作为在蚀刻双镶嵌沟渠/导孔开口时的蚀刻屏蔽。上述的金属蚀刻屏蔽技术可以在美国专利第6638871号中找到详尽的公开内容。美国专利第6638871号公开一种在双镶嵌工艺中使用堆栈的介电层-金属-介电层硬屏蔽结构的方法，其对于如何去除镶嵌开口内的高分子残留物并未多做说明。
当牵涉到金属层作为在蚀刻双镶嵌沟渠/导孔开口时的蚀刻屏蔽时，形成在沟渠/导孔开口内的残留物的组成即变得更为复杂而难以清理。至目前为止，尚未有现有技术能够提供有效去除这类由于使用到金属硬屏蔽层进行双镶嵌工艺时所衍生的残留物的方法。
发明内容
因此，本发明要解决的技术问题即在提供一种改良的方法，可以有效去除晶片表面上的蚀刻残留物。
根据本发明的优选实施例，本发明提供一种去除晶片表面蚀刻残留物的方法，包含有：于该晶片上沉积一低介电常数层；于该低介电常数层上形成一金属层；于该金属层上形成一光致抗蚀剂层，包含一图案；将该光致抗蚀剂层的该图案转移至该金属层中，形成一金属图案；去除该光致抗蚀剂层；利用该金属图案作为蚀刻屏蔽，等离子体干蚀刻该低介电常数层，以形成一开孔，其中该等离子体干蚀刻导致该开孔沉积有残留物；进行一第一湿式处理，以软化该残留物；进行一干式等离子体处理，以裂解该残留物；以及进行一第二湿式处理，以完全去除该残留物，其中该第一湿式处理和该第二湿式处理均使用氟类溶剂。
为了能更近一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。
附图说明
图1至图8绘示的是本发明优选实施例在低介电常数层中形成镶嵌开口的工艺剖面示意图；
图9是本发明高分子去除处理程序的流程图；
图10是本发明优选实施例的干式处理参数表。
附图标记说明
92  第一湿式处理         94  干式处理
96  第二湿式处理         200 半导体衬底
201 金属导线             202 氮化硅盖层
204 第一介电层           206 蚀刻停止层
208 第二介电层           210 CMP停止层
212 金属层               214 介电屏蔽层
216 BARC层               220 光致抗蚀剂
222 开口                 224 BARC层
230 光致抗蚀剂           232 导孔开口
234 镶嵌开               234a上部沟渠开口
234b下部导孔开口         320 高分子残留物
具体实施方式
本发明涉及一种可以有效去除沟渠/导孔开口内的蚀刻后残留物的方法，其中前述的沟渠/导孔开口是以蚀刻方式乃利用金属层作为蚀刻屏蔽而蚀刻到低介电常数层中所形成的。由于在铜镶嵌工艺中，前述利用金属层作为蚀刻屏蔽的技术乃最新导入的技术，因此相信由于蚀刻金属层所产生可能含有复杂有机金属成分的蚀刻后残留物，其组成并不适合以传统的干式-湿式-干式处理程序或者干式-湿式处理程序达到有效完全的去除。
为此，本发明提出一种湿式-干式-湿式处理程序，特别针对牵涉到利用金属层作为蚀刻屏蔽所进行的镶嵌工艺，以有效去除晶片表面上的蚀刻后残留物。更明确的说，本发明湿式-干式-湿式处理程序包括有第一湿式处理，接着以较积极的氧化性等离子体进行处理，接着再以还原性等离子体进行处理，最后以第二湿式处理收尾。其中，本发明第一湿式处理与第二湿式处理所使用的皆为氟类(fluoride-basea)溶剂。
根据本发明的优选实施例，本发明湿式-干式-湿式处理程序在进行时晶片上并无光致抗蚀剂存在，但不限于此。
请先参阅图1至图8，其绘示的是本发明优选实施例在低介电常数层中形成镶嵌开口的工艺剖面示意图。如图1所示，半导体衬底200上形成有一金属导线201，而在金属导线201表面上形成有厚度约为300至700埃左右的氮化硅盖层202。在氮化硅盖层202上沉积依序有第一介电层204、蚀刻停止层206以及第二介电层208，其中第一介电层204以及第二介电层208可由CORALTM或Black DiamondTM等低介电常数材料所构成，而目前一般低介电常数材料的介电常数k值在3.0以下。蚀刻停止层206可以为厚度约300至700埃左右的氮化硅或碳化硅。
接着，依序在第二介电层208上形成化学机械研磨(CMP)停止层210、金属层212、介电屏蔽层214以及底部抗反射(BARC)层216，其中CMP停止层210可以为400至700埃的氮化硅或碳化硅，金属层212可以是钛、氮化钛、钽、氮化钽、钨、氮化钨等。金属层212的厚度约为100至300埃。介电屏蔽层214可以是氮化硅或碳化硅，其厚度约为1,000至2,000埃左右。接着，于BARC层216上形成光致抗蚀剂图案220，其定义一沟渠图案。
如图2所示，利用光致抗蚀剂图案220作为蚀刻屏蔽，进行一干蚀刻工艺，经由光致抗蚀剂图案220的开口蚀刻BARC层216、介电屏蔽层214以及金属层212，藉此将光致抗蚀剂图案220所定义的沟渠图案转移至介电屏蔽层214以及金属层212，形成开口222。
如图3所示，接着将光致抗蚀剂220以及BARC层216去除。此时，第二介电层208仍然由CMP停止层210覆盖保护住，因此在对光致抗蚀剂220以及BARC层216进行等离子体灰化处理时，不致于伤害到第二介电层208。
如图4所示，在介电屏蔽层214以及金属层212上以及开口222内形成另一BARC层224，其中BARC层224并且填满开口222。然后，在BARC层224上形成一定义有导孔图案的光致抗蚀剂图案230。
如图5所示，接着利用光致抗蚀剂图案230作为蚀刻屏蔽，进行一干蚀刻工艺，经由光致抗蚀剂图案230的开口蚀刻BARC层224、CMP停止层210、第二介电层208以及蚀刻停止层206，形成导孔开口232。
如图6所示，接着利用等离子体灰化方式，将光致抗蚀剂230以及BARC层224去除。
如图7所示，利用介电屏蔽层214以及金属层212作为蚀刻屏蔽，进行各向异性干蚀刻工艺，藉此在第一介电层204以及第二介电层208中形成镶嵌开口234，其中镶嵌开口234包括形成在第二介电层208内的上部沟渠开口234a以及形成在第一介电层204内的下部导孔开口234b。下部导孔开口234b又暴露出部份的金属导线201的表面。
在蚀刻镶嵌开口234的干蚀刻过程中，高分子残留物320会形成在镶嵌开口234的侧壁上或者底部。如前所述，由于在蚀刻镶嵌开口234的干蚀刻过程中牵涉到金属层同时被等离子体蚀刻，因此使高分子残留物320的组成更加复杂而难以清理。
接着，如图8所示，进行本发明一系列的高分子去除处理程序，以将形成在镶嵌开口234的侧壁上或者底部的高分子残留物320完全清除干净。前述的本发明高分子去除处理程序另以流程图绘示于图9中，以做更进一步说明。
如图9所示，前述的本发明高分子去除处理程序包括第一湿式清洗处理(步骤92)，干式处理(步骤94)以及第二湿式清洗处理(步骤96)。在步骤92中，室温下，晶片被浸泡在胺类溶剂中约30秒至90分钟，但不限于上述时间长度。经过此处理，高分子残留物320的表层可以被去除。而此步骤92的更重要的目的在于将高分子残留物320的复杂结构破坏，使其高分子结构软化或松散化，而能够让后续的步骤去除。
在完成步骤92的第一湿式清洗处理之后，紧接着对晶片进行步骤94，也就是干式处理。其中，关于此干式处理的参数被整理于图10的表中。如图10所示，根据本发明的优选实施例，干式处理可有五个阶段，但不限于此。在最初的40秒内，包括阶段1以及2，主要是等离子体机台的暖机步骤。等离子体机台的功率被切换至1,500瓦特，而操作温度被提高至120℃，压力由2.0托耳调整至稳定的0.9托耳。包括氧气以及氦气(载气)/氢气混合气体被通入等离子体机台的反应舱中，其中氧气流量维持在100μlm，而氦气/氢气混合气体的流量维持在10,000sccm，其中氢气约仅占氦气/氢气混合气体的流量的5％左右。在接下来的30秒，也就是阶段3，操作温度提高至200℃以上，最好约在270℃左右。而紧接着的30秒，也就是阶段4，等离子体机台的功率被切换至1,200瓦特。
根据本发明，晶片在进行干式处理时，首先利用含有氧以及氢的氧化环境下进行长约100秒左右的等离子体处理(阶段1至4)，目的在将经过第一湿式清洗处理之后，结构被软化或松散化的高分子残留物以离子撞击并且裂解，同时移除大部分在镶嵌开口234的高分子残留物320。而在镶嵌开口234底部的铜氧化物微颗粒亦可以在此时被暴露出来。如图10所示，在最后的90秒(阶段5)，停止供应氧气，晶片此时接触到的是含有氦气/氢气，而不含氧的还原性等离子体，而得以将先前所暴露出来的在镶嵌开口234底部的铜氧化物还原成铜。
在进行过上述的干式处理之后，晶片继续再进行一次的湿式处理，而在第二湿式清洗处理(图9的步骤96)中，同样使用氟类溶剂清洗晶片表面。清洗或浸泡的时间可以介于30秒至90分钟之间，但不限于此范围。第二湿式清洗处理可以轻易地去除经过本发明干式处理过的残余在晶片表面上的高分子残留物。经检视经过本发明湿式-干式-湿式处理程序所处理过的镶嵌开口234可以发现高分子残留物已被完全清除干净。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种去除晶片表面蚀刻残留物的方法，包含有：
于该晶片上沉积一低介电常数层；
于该低介电常数层上形成一金属层；
于该金属层上形成一光致抗蚀剂层，包含一图案；
将该光致抗蚀剂层的该图案转移至该金属层中，形成一金属图案；
去除该光致抗蚀剂层；
利用该金属图案作为蚀刻屏蔽，等离子体干蚀刻该低介电常数层，以形成一开孔，其中该等离子体干蚀刻导致该开孔沉积有残留物；
进行一第一湿式处理，以软化该残留物；
进行一干式等离子体处理，以裂解该残留物；以及
进行一第二湿式处理，以完全去除该残留物，
其中该第一湿式处理和该第二湿式处理均使用氟类溶剂。
2.如权利要求1所述的去除晶片表面蚀刻残留物的方法，其中该干式等离子体处理包括有以下步骤：
将该晶片以及该经软化的该残留物暴露在氧化性等离子体环境中，且该氧化等离子体环境含有氧以及氢；以及
将该晶片以及该残留物暴露在不含有氧的还原性等离子体环境中。
3.如权利要求1所述的去除晶片表面蚀刻残留物的方法，其中该金属层包含有钛、氮化钛、钽、氮化钽中的任一者或其任意组合。
4.如权利要求1所述的去除晶片表面蚀刻残留物的方法，其中在沉积该金属层之前，在沉积该低介电常数层之后，先在该低介电常数层上沉积一化学机械研磨停止层。
5.如权利要求1所述的去除晶片表面蚀刻残留物的方法，其中在形成该光致抗蚀剂层之前，在沉积该低介电常数层与该金属层之后，先于该金属层上沉积一介电屏蔽层。
6.一种去除晶片表面蚀刻残留物的方法，其中该蚀刻残留物的形成是由于蚀刻过程中金属硬屏蔽作为蚀刻掩模而受到蚀刻，该方法包含有：
进行一第一湿式处理，以软化该残留物；
进行一干式等离子体处理，以裂解该残留物，其中该干式等离子体处理包括有以下步骤：
(1)在第一温度下，将该晶片以及该经软化的该残留物暴露在氧化性等离子体环境中，且该氧化性等离子体环境含有氧以及氢；以及
(2)在第二温度下，将该晶片以及该残留物暴露在不合有氧的还原性等离子体环境中；
进行一第二湿式处理，以完全去除该残留物，
其中该第一湿式处理和该第二湿式处理均使用氟类溶剂。
7.如权利要求6所述的去除晶片表面蚀刻残留物的方法，其中该氧化性等离子体环境另包含有载气。
8.如权利要求6所述的去除晶片表面蚀刻残留物的方法，其中该还原性等离子体环境包括有He/H2等离子体。
9.如权利要求6所述的去除晶片表面蚀刻残留物的方法，其中该第一温度高于室温。
10.如权利要求6所述的去除晶片表面蚀刻残留物的方法，其中该第二温度高于200℃。
CNB2005100729510A 2005-05-18 2005-05-18 一种去除晶片表面上蚀刻残留物的方法 Active CN100392825C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100729510A CN100392825C (zh) 2005-05-18 2005-05-18 一种去除晶片表面上蚀刻残留物的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100729510A CN100392825C (zh) 2005-05-18 2005-05-18 一种去除晶片表面上蚀刻残留物的方法

Publications (2)

Publication Number Publication Date
CN1866477A CN1866477A (zh) 2006-11-22
CN100392825C true CN100392825C (zh) 2008-06-04

Family

ID=37425450

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100729510A Active CN100392825C (zh) 2005-05-18 2005-05-18 一种去除晶片表面上蚀刻残留物的方法

Country Status (1)

Country Link
CN (1) CN100392825C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5480480B2 (ja) * 2007-09-03 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5713808B2 (ja) * 2010-07-09 2015-05-07 東京エレクトロン株式会社 プラズマ処理方法及び半導体装置の製造方法
US8784676B2 (en) * 2012-02-03 2014-07-22 Lam Research Corporation Waferless auto conditioning
CN102778821B (zh) * 2012-08-15 2014-08-13 信利半导体有限公司 一种Array板光刻胶的剥离方法
CN103420329B (zh) * 2013-08-29 2016-03-23 上海华虹宏力半导体制造有限公司 用于MEMS工艺的TaN刻蚀聚合物残留去除方法
CN107768232B (zh) * 2016-08-23 2020-03-13 中芯国际集成电路制造(上海)有限公司 器件表面的保护层的去除方法
CN114078694A (zh) * 2020-08-19 2022-02-22 和舰芯片制造(苏州)股份有限公司 半导体蚀刻结构的形成方法及残留聚合物的去除方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180534B1 (en) * 1997-12-18 2001-01-30 Advanced Micro Devices, Inc. Borderless vias without degradation of HSQ gap fill layers
US6610599B1 (en) * 2002-06-19 2003-08-26 Lucent Technologies Inc. Removal of metal veils from via holes
US6821880B1 (en) * 2003-12-01 2004-11-23 Taiwan Semiconductor Manufacturing Co. Ltd. Process of dual or single damascene utilizing separate etching and DCM apparati
US6849517B2 (en) * 2002-03-14 2005-02-01 Samsung Electronics Co., Ltd. Methods of forming capacitors including reducing exposed electrodes in semiconductor devices
US6890864B2 (en) * 2001-07-12 2005-05-10 Nec Electronics Corporation Semiconductor device fabricating method and treating liquid

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180534B1 (en) * 1997-12-18 2001-01-30 Advanced Micro Devices, Inc. Borderless vias without degradation of HSQ gap fill layers
US6890864B2 (en) * 2001-07-12 2005-05-10 Nec Electronics Corporation Semiconductor device fabricating method and treating liquid
US6849517B2 (en) * 2002-03-14 2005-02-01 Samsung Electronics Co., Ltd. Methods of forming capacitors including reducing exposed electrodes in semiconductor devices
US6610599B1 (en) * 2002-06-19 2003-08-26 Lucent Technologies Inc. Removal of metal veils from via holes
US6821880B1 (en) * 2003-12-01 2004-11-23 Taiwan Semiconductor Manufacturing Co. Ltd. Process of dual or single damascene utilizing separate etching and DCM apparati

Also Published As

Publication number Publication date
CN1866477A (zh) 2006-11-22

Similar Documents

Publication Publication Date Title
US7192878B2 (en) Method for removing post-etch residue from wafer surface
US7341943B2 (en) Post etch copper cleaning using dry plasma
CN100392825C (zh) 一种去除晶片表面上蚀刻残留物的方法
CN101903990B (zh) 嵌入式互连系统的形成方法、双重嵌入式互连系统的形成方法及集成电路装置的形成方法
US7557043B2 (en) Method of fabricating the stacked structure and damascene process
TWI296419B (en) Method of patterning material layer of semiconductor device
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
US20060246717A1 (en) Method for fabricating a dual damascene and polymer removal
US20050064701A1 (en) Formation of low resistance via contacts in interconnect structures
KR20070106385A (ko) 상호접속 구조체를 형성하는데 있어서의 세정 포로스낮은-케이 재료
US20040219796A1 (en) Plasma etching process
CN101762993A (zh) 光刻胶的去除方法及连接孔的制造方法
CN102446815A (zh) 形成互连沟槽以及通孔的方法及形成互连结构的方法
KR102279612B1 (ko) 금속화 패턴 프로파일링을 위한 건식 에칭 방법
US20070287291A1 (en) Post Ion Implant Photoresist Strip using a Pattern Fill and Method
US20050239286A1 (en) Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
WO2007043634A1 (ja) 多層配線の製造方法
US20060134921A1 (en) Plasma etching process
CN106463345A (zh) 干法刻蚀掩膜层而不氧化存储单元和源线的方法
US7265053B2 (en) Trench photolithography rework for removal of photoresist residue
US6737352B2 (en) Method of preventing particle generation in plasma cleaning
US7276439B2 (en) Method for forming contact hole for dual damascene interconnection in semiconductor device
US20050142832A1 (en) Method for forming dual damascene interconnection in semiconductor device
US7592253B2 (en) Method for forming a damascene pattern of a copper metallization layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant