CN114284206A - 一体化刻蚀方法 - Google Patents
一体化刻蚀方法 Download PDFInfo
- Publication number
- CN114284206A CN114284206A CN202111525665.0A CN202111525665A CN114284206A CN 114284206 A CN114284206 A CN 114284206A CN 202111525665 A CN202111525665 A CN 202111525665A CN 114284206 A CN114284206 A CN 114284206A
- Authority
- CN
- China
- Prior art keywords
- layer
- film
- barrier layer
- etching
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种一体化刻蚀方法,其包括以下步骤:在硬掩模NDC层上淀积LK薄膜;在LK薄膜上淀积TEOS薄膜;在TEOS薄膜上依次形成阻挡层、介质层、底部抗反射涂层、光刻胶层;做金属硬掩模刻蚀;做通孔的光刻,定义通孔图形;在光刻胶层上形成一个通孔;去除部分底部抗反射涂层;刻蚀介质层和阻挡层,后续会用于填充铜材质;用含有碳氟化合物的气体保护露出的阻挡层。本发明用含有碳氟化合物的气体保护露出的阻挡层,大幅减少阻挡层露出的面积,在后续刻蚀时,减少TixFy残留物的产生,从而根本上解决通孔开口的问题。
Description
技术领域
本发明涉及半导体领域,特别是涉及一种一体化刻蚀方法。
背景技术
目前,半导体集成电路(IC)制造主要在硅衬底的晶片(wafer)器件面上生长半导体器件并进行互连。半导体器件制作在器件层中,以金属氧化物半导体场效应管(MOSFET)器件为例,MOSFET器件的主要结构包括:有源区、源极、漏极和栅极,其中,所述有源区位于硅衬底中,所述栅极位于有源区上方,所述栅极两侧的有源区分别进行离子注入后形成源极和漏极,所述栅极下方具有导电沟道,所述栅极和导电沟道之间有栅极电介质层。根据MOSFET器件的工作原理,必须通过对MOSFET的源极、栅极和漏极分别施加不同的电压实现MOSFET器件的导通和关闭,因此在MOSFET器件的主要结构制作完成后,还要在器件层中制作钨(W)接触(Contact,CT)和钨栓塞(plug),将MOSFET器件的各部分相互电连接,完成MOSFET器件的器件层工艺。
在MOSFET器件所在的器件层制作完毕后,还要在器件层之上制作金属互连层,由金属互连层为MOSFET器件之间的信号传输提供物理保证。金属互连层的制作称为金属互连层工艺,即BEOL(Back-end Of Line,后端工序),针对BEOL进行一体化刻蚀(AIO)工艺,当光刻形成的通孔线宽大于金属线的宽度时,在Metal line(金属线)的端头处由于三面露出阻挡层,在刻蚀后会在通孔底部堆积大量的TixFy残留物,导致后续的刻蚀停止,最终造成通孔开口(Via Open)的问题。
发明内容
针对上述情况,为了克服现有技术的缺陷,本发明提供一种一体化刻蚀方法。
本发明是通过下述技术方案来解决上述技术问题的:一种一体化刻蚀方法,其特征在于,其包括以下步骤:
步骤一,在硬掩模NDC层上淀积LK薄膜;
步骤二,在LK薄膜上淀积TEOS薄膜;
步骤三,在TEOS薄膜上依次形成阻挡层、介质层、底部抗反射涂层、光刻胶层;
步骤四,做金属硬掩模刻蚀;
步骤五,做通孔的光刻,定义通孔图形;
步骤六,在光刻胶层上形成一个通孔;
步骤七,去除部分底部抗反射涂层;
步骤八,刻蚀介质层和阻挡层;
步骤九,用含有碳氟化合物的气体保护露出的阻挡层;
步骤十,刻蚀TEOS薄膜,显露出LK薄膜;
步骤十一,刻蚀部分LK薄膜。
优选地,所述步骤一采用紫外线进行固化。
优选地,所述阻挡层采用氮化硅或氮化铝。
优选地,所述阻挡层经由等离子体增强的化学气相沉积直接沉积于TEOS薄膜上。
优选地,所述介质层由含有Sn元素、以及Zn元素、Zr元素、Si元素及Ga元素中的至少一种元素的氧化物形成。
优选地,所述步骤三之后且在步骤四之前先进行清洗。
优选地,所述步骤七以光刻胶层为掩模并采用等离子体刻蚀。
优选地,所述步骤十之后且在步骤十一之前先对LK薄膜的表面离子注入碳元素或者氮元素。
优选地,所述碳氟化合物中碳氟的比例是1:2。
本发明的积极进步效果在于:本发明用含有碳氟化合物的气体保护露出的阻挡层,大幅减少阻挡层露出的面积,在后续刻蚀时,减少TixFy残留物的产生,从而根本上解决通孔开口的问题。
附图说明
图1为本发明一体化刻蚀方法的流程图。
图2至图4为本发明一体化刻蚀方法的工艺步骤图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
如图1至图4所示,本发明一体化刻蚀方法包括以下步骤:
步骤一,在硬掩模NDC(Nitride Doped Silicon Carbide,掺杂碳化硅)层11上淀积LK(LK是一种低介电常数材料)薄膜12;
步骤二,在LK薄膜上淀积TEOS(正硅酸乙酯)薄膜13;
步骤三,在TEOS薄膜上依次形成阻挡层14、介质层15、底部抗反射涂层(BottomAnti-Reflection Coating,BARC)16、光刻胶层17;
步骤四,做金属硬掩模刻蚀;
步骤五,做通孔的光刻,定义通孔图形;
步骤六,在光刻胶层上形成一个通孔;
步骤七,去除部分底部抗反射涂层;
步骤八,刻蚀介质层和阻挡层,后续会用于填充铜材质;
步骤九,用含有碳氟化合物(碳氟的比例是1:2)的气体保护露出的阻挡层,大幅减少阻挡层露出的面积,在后续刻蚀时,减少TixFy残留物的产生,从而根本上解决通孔开口的问题;
步骤十,刻蚀TEOS薄膜,显露出LK薄膜;
步骤十一,刻蚀部分LK薄膜。
步骤一采用UV(紫外线)进行固化,步骤一沉积制程中所产生的副产物(例如:氢氧化物、有机碎屑或设计之外的键结等)可通过紫外线辐射而被减少或消除,利用紫外线辐射而固化或致密由沉积制程所制造的层状物也可用以减少晶圆中的热积存,并可减短半导体元件的制造时间。
阻挡层采用氮化硅(Titanium nitride,TIN)或氮化铝,使得厚度减小和后续的有效导电率增大。
阻挡层经由等离子体增强的化学气相沉积(PECVD)直接沉积于TEOS薄膜上,极大的简化了工艺流程。
介质层由含有Sn元素、以及Zn元素、Zr元素、Si元素及Ga元素中的至少一种元素的氧化物形成,从而进一步降低漏电流和提高界面稳定性。
步骤三之后且在步骤四之前先进行清洗,提高清洁度,保证晶片器件质量。
步骤七以光刻胶层为掩模并采用等离子体刻蚀,从而去除部分底部抗反射涂层,提高刻蚀速率。
步骤十之后且在步骤十一之前先对LK薄膜的表面离子注入碳元素或者氮元素,这样不会有任何损耗,保持沟槽有精确的尺寸。
步骤十一之后进行沟槽刻蚀(Trench Etch)和去除liner层(Liner Removal,LRM)工艺。
上述具体实施方式为本发明的优选实施例,并不能对本发明进行限定,其他的任何未背离本发明的技术方案而所做的改变或其它等效的置换方式,都包含在本发明的保护范围之内。
Claims (9)
1.一种一体化刻蚀方法,其特征在于,其包括以下步骤:
步骤一,在硬掩模NDC层上淀积LK薄膜;
步骤二,在LK薄膜上淀积TEOS薄膜;
步骤三,在TEOS薄膜上依次形成阻挡层、介质层、底部抗反射涂层、光刻胶层;
步骤四,做金属硬掩模刻蚀;
步骤五,做通孔的光刻,定义通孔图形;
步骤六,在光刻胶层上形成一个通孔;
步骤七,去除部分底部抗反射涂层;
步骤八,刻蚀介质层和阻挡层;
步骤九,用含有碳氟化合物的气体保护露出的阻挡层;
步骤十,刻蚀TEOS薄膜,显露出LK薄膜;
步骤十一,刻蚀部分LK薄膜。
2.如权利要求1所述的一体化刻蚀方法,其特征在于,所述步骤一采用紫外线进行固化。
3.如权利要求1所述的一体化刻蚀方法,其特征在于,所述阻挡层采用氮化硅或氮化铝。
4.如权利要求1所述的一体化刻蚀方法,其特征在于,所述阻挡层经由等离子体增强的化学气相沉积直接沉积于TEOS薄膜上。
5.如权利要求1所述的一体化刻蚀方法,其特征在于,所述介质层由含有Sn元素、以及Zn元素、Zr元素、Si元素及Ga元素中的至少一种元素的氧化物形成。
6.如权利要求1所述的一体化刻蚀方法,其特征在于,所述步骤三之后且在步骤四之前先进行清洗。
7.如权利要求1所述的一体化刻蚀方法,其特征在于,所述步骤七以光刻胶层为掩模并采用等离子体刻蚀。
8.如权利要求1所述的一体化刻蚀方法,其特征在于,所述步骤十之后且在步骤十之前先对LK薄膜的表面离子注入碳元素或者氮元素。
9.如权利要求1所述的一体化刻蚀方法,其特征在于,所述碳氟化合物中碳氟的比例是1:2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111525665.0A CN114284206A (zh) | 2021-12-14 | 2021-12-14 | 一体化刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111525665.0A CN114284206A (zh) | 2021-12-14 | 2021-12-14 | 一体化刻蚀方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114284206A true CN114284206A (zh) | 2022-04-05 |
Family
ID=80872044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111525665.0A Pending CN114284206A (zh) | 2021-12-14 | 2021-12-14 | 一体化刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114284206A (zh) |
-
2021
- 2021-12-14 CN CN202111525665.0A patent/CN114284206A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7875547B2 (en) | Contact hole structures and contact structures and fabrication methods thereof | |
CN102148191A (zh) | 接触孔形成方法 | |
CN108321083B (zh) | 半导体结构及其形成方法 | |
CN105097650A (zh) | 接触插塞的形成方法 | |
CN104900520A (zh) | 半导体器件的形成方法 | |
CN103021930B (zh) | 一种金属互连层刻蚀方法 | |
US20200020596A1 (en) | Method of forming protection layer in finfet device | |
CN102005412B (zh) | 接触孔的形成方法和接触插塞的形成方法 | |
CN114284206A (zh) | 一体化刻蚀方法 | |
CN105870050A (zh) | 半导体器件的形成方法 | |
CN100372069C (zh) | 利用双镶嵌工艺来形成t型多晶硅栅极的方法 | |
CN109755175B (zh) | 互连结构及其形成方法 | |
CN103165515B (zh) | 半导体器件的制作方法 | |
KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
CN113130312B (zh) | 半导体结构的形成方法 | |
CN111863723B (zh) | 半导体结构及其形成方法 | |
CN109427735B (zh) | 半导体元件及绝缘层的制造方法 | |
KR101129021B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
KR100539153B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
CN1979838A (zh) | 内连线结构及其制造方法 | |
KR100859474B1 (ko) | 반도체 소자의 제조 방법 | |
KR100835506B1 (ko) | 반도체소자의 제조방법 | |
KR20050000970A (ko) | 반도체 소자의 제조방법 | |
US20110223768A1 (en) | Method for Forming Contact Opening | |
CN115602608A (zh) | 半导体结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |