CN109427735B - 半导体元件及绝缘层的制造方法 - Google Patents

半导体元件及绝缘层的制造方法 Download PDF

Info

Publication number
CN109427735B
CN109427735B CN201810985149.8A CN201810985149A CN109427735B CN 109427735 B CN109427735 B CN 109427735B CN 201810985149 A CN201810985149 A CN 201810985149A CN 109427735 B CN109427735 B CN 109427735B
Authority
CN
China
Prior art keywords
insulating layer
layer
recess
conductive structure
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810985149.8A
Other languages
English (en)
Other versions
CN109427735A (zh
Inventor
程仲良
毕诗伟
陈彦羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109427735A publication Critical patent/CN109427735A/zh
Application granted granted Critical
Publication of CN109427735B publication Critical patent/CN109427735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体元件包含：具有数个侧壁与底面的第一导电结构，第一导电结构延伸穿过形成在基材上的一或多个隔离层；以及设于第一导电结构的至少一侧壁与一或多个隔离层的各自侧壁之间的绝缘层，其中第一导电结构至少透过底面电性耦合于第二导电结构。

Description

半导体元件及绝缘层的制造方法
技术领域
本揭露实施例是有关于一种半导体技术，且特别是有关于一种半导体元件及绝缘层的制造方法。
背景技术
半导体产业已经在追求具有更低成本的更高源件密度方面取得了重大进展。半导体元件[例如，集成电路(IC)]、材料、和设计中的技术进步已经产出越来越小与更复杂的电路。在半导体元件的进程中，功能密度(例如，每晶片面积的互连元件的数量)已普遍增加，而几何尺寸已减小。此种尺寸缩减制程通常通过提高生产效率和降低相关成本来提供益处。
然而，增加的功能密度已经增加了半导体元件的复杂性，例如通过缩减互连元件之间的距离，以及每晶片面积的层数。因此，至少导因于互连元件及/或层之间缩减的距离(以及互连元件及/或层增加的数量)，在半导体处理期间存在更大的每晶片面积不合格机会。
因此，传统的半导体元件制造和处理不是完全令人满意的。
发明内容
依照一实施例，本揭露揭示一种半导体元件包含：第一导电结构具有数个侧壁与底面，第一导电结构延伸穿过形成于基材上的一或数个隔离层；以及绝缘层设于第一导电结构的至少一侧壁与上述一或数个隔离层的各自侧壁之间，其中第一导电结构至少透过底面电性耦合至第二导电结构。
依照一实施例，本揭露揭示一种绝缘层的制造方法，此方法包含：沉积第一层；蚀刻第一层，以形成凹陷延伸穿过第一层；沉积绝缘层于凹陷上，此绝缘层包含不导电材料，其中沉积绝缘层于凹陷上包含沿着凹陷对残留氧化物施加转化媒介以形成绝缘层；以及从凹陷的底部移除绝缘层的一部分。
依照一实施例，本揭露揭示一种绝缘层的制造方法，此方法包含：形成第一层；形成第二层于第一层上；形成第三层于第二层上；形成凹陷延伸穿过第一层、第二层、与第三层；形成绝缘层于凹陷上，此绝缘层包含不导电材料，其中形成绝缘层于凹陷上包含沿着凹陷对残留氧化物施加转化媒介以形成绝缘层；以及从凹陷的底部移除绝缘层。
依照一实施例，本揭露揭示一种绝缘层的制造方法，此方法包含：沉积第一层；蚀刻第一层，以形成凹陷延伸穿过第一层；沉积绝缘层于凹陷上，此绝缘层包含不导电材料，其中沉积绝缘层于凹陷上包含沿着凹陷对残留氧化物施加转化媒介以形成绝缘层，其中施加转化媒介产生介面氧对功函数金属的比小于0.8，其中功函数金属包含钛、钨、与铝中的一者；以及从凹陷的底部移除绝缘层的一部分。
附图说明
从以下结合所附附图所做的详细描述，可对本揭露的态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸都可任意地增加或减少。
图1是绘示依照一些实施方式的一种制造包含可移除绝缘层的半导体元件的示范方法的流程图；
图2A、图2B、图2C、图2D、图2E、图2F、图2G、以及图2H是绘示依照一些实施方式的一种半导体元件在利用图1的方法制造的各制作阶段期间的剖面图；
图3是绘示依照一些实施方式的一种具有与导电特征直接接触的凹陷导电结构的半导体元件的剖面图。
具体实施方式
以下的揭露描述了许多示范实施方式，以实施标的的不同特征。以下所描述的构件与安排的特定实施例是用以简化本揭露。当然这些仅为实施例，并非用以作为限制。举例而言，将了解的是，称一部件“连接于”或“耦合于”另一部件时，第一特征形成于第二特征的上方或之上，可能包含第一特征与第二特征以直接接触的方式形成的实施方式，此部件可能直接连接或耦合于其它部件，或者可能存在一或多个介于中间的部件。
此外，本揭露可能会在各实施例中重复参考数字及/或文字。这样的重复是基于简化与清楚的目的，以其本身而言并非用以指定所讨论的各实施方式及/或配置之间的关系。
另外，在此可能会使用空间相对用语，例如“在下(beneath)”、“下方(below)”、“较低(lower)”、“上方(above)”、“较高(upper)”与类似用语，以方便说明如附图所绘示的一部件或一特征与另一(另一些)部件或特征的关系。除了在图中所绘示的方向外，这些空间相对用词意欲含括元件在使用或操作中的不同方位。设备可能以不同方式定位(旋转90度或在其它方位上)，因此可利用同样的方式来解释在此所使用的空间相对描述符号。
本揭露提供具有凹陷的可移除绝缘层的半导体元件的数个实施方式。凹陷可为在半导体处理期间形成的数个开口，这些开口延伸于半导体元件中，且填充有导电材料而形成导电构件(例如，介层窗)。可移除绝缘层可沿着凹陷的侧壁(且因此沿着利用凹陷所形成的导电构件的侧壁)，以隔离此导电构件与其它导电构件(例如，避免不想要的导通，如水平相邻的或侧向的导电构件之间的短路或串扰)。
此外，可移除绝缘层可较其它类型的绝缘层(例如，由像是钛铝或氮化钛等材料所制成的绝缘层)更绝缘及/或更容易移除，这些类型的绝缘层可沿着半导体元件的表面形成，在形成凹陷时半导体元件可能被暴露出。在特定实施方式中，透过将转化媒介暴露于残留氧化物(例如，当转化媒介暴露于半导体元件时，已经存在半导体元件上的氧化物，例如来自隔离层的不导电材料)的方式，可形成可移除绝缘层，其中残留氧化物与转化媒介反应而形成可移除绝缘层。因此，通过轻易可移除(举例而言，在所需导通区域，例如导电构件之间的介面)，在将导电构件隔离于不想要的导通，例如短路与串扰时，可移除绝缘层可有助于导电构件的所需导通。
如将于以下更进一步讨论的，可以逐层方式形成或处理半导体元件，其中每一层在前一层上沉积与图案化。这些层(以及这些层形成于其上的至少一基材)可包含数个导电构件，如导电特征(例如，掺杂井、电压源极、或其它主动元件)，这些导电特征透过导电结构(例如介层窗或导线)互连。换句话说，导电构件包含导电特征与导电结构，导电特征为半导体元件中的主动元件，且可利用导电结构互连。导电构件可包含导电材料，且这些层可包含不导电材料(例如，绝缘材料)，不导电材料可将导电构件彼此隔离。
在特定实施方式中，可移除绝缘层可包含不导电材料，此不导电材料于半导体处理期间沉积(且共形形成)在半导体元件的下层上(且可沉积在此下层的其它不导电材料上方)。虽然可移除绝缘层的不导电材料可能相同或可能不同，但在形成凹陷时，可移除绝缘层的不导电材料可特定形成。因此，利用可移除绝缘层的不导电材料可隔离沉积在凹陷中的导电材料，即使新形成的凹陷切过或毗邻一侧向导电构件(以下将进一步讨论与说明)的导电材料。为了说明这点，当凹陷邻接侧向导电构件的导电材料时，凹陷可能暴露出此侧向导电构件。以导电材料填充凹陷(并未先形成可移除绝缘层于凹陷上)，将于填充在凹陷中的导电材料与侧向导电构件的导电材料之间产生短路。随着半导体元件之间的距离的缩减(至少部分是因上述增加的功能密度)，错误的机会也因此而增加(至少是因来自于在更小尺寸下相对更难的制作控制所造成的可能的制造缺陷或错误)，可移除绝缘层变得越来越有利于半导体处理。
而且，在一些实施方式中，可通过将凹陷暴露于转化媒介的方式形成可移除绝缘层。转化媒介可为一种媒介，其以共形方式在凹陷的表面上形成可移除绝缘层。在特定实施方式中，转化媒介可为一种媒介，其与残留氧化物(例如，半导体元件上的氧化物，如来自于隔离层的不导电材料的氧化物)反应，而生成可移除绝缘层。举例而言，残留氧化物可为来自隔离层的不导电材料的SiOx，其中x介于1～2之间，转化媒介可为氢电浆，氢电浆(一旦暴露于残留氧化物)反应而生产出隔离层来做为沿着凹陷的二氧化硅共形层。
可透过对可移除绝缘层实施移除制程的方式来移除可移除绝缘层。在一些实施方式中，此移除制程可包含指向性的对部分的可移除绝缘层施加移除媒介，例如氩气电浆。举例而言，可对要移除的绝缘层的部分施加(指向性的从可移除绝缘层的上方)指向性氩气电浆。通过覆盖罩幕于可移除绝缘层上以暴露出可移除绝缘层的欲移除的部分，接着经由罩幕对暴露的绝缘层施加移除媒介，来进行此指向性实施。替代性地，可通过直接控制移除媒介推出器来将可移除媒介导向可移除绝缘层的欲移除部分的方式(没有使用中间的罩幕，此罩幕暴露出可移除绝缘层的欲移除部分，而遮蔽可移除绝缘层的不欲移除的其它部分)来进行指向性实施。
有利的，在多个实施方式中，可移除绝缘层可较其它类型的可隔离导电材料的传统保护层，例如一层钛铝或氮化钛，更容易移除及/或提供更好的绝缘性。举例而言，移除制程的实施可较实施于其它类型的可隔离导电材料的传统保护层的传统移除制程，更快速(每单位时间更大量的材料移除)、更有效率(每单位时间更大比例的总材料移除)、或更便宜(每单位时间较便宜的操作成本)移除部分的可移除绝缘层。因此，可移除绝缘层可防止不同导电构件(例如，导电特征，如掺杂井、电压源极、栅极、或其它主动元件；以及导电结构，如介层窗或导线)之间不想要的接触。举例而言，可移除绝缘层可防止栅极结构与导线之间的接触，如以下所做的说明。
将进一步说明如下，间隙壁可邻接侧向导电构件，以将侧向导电构件与凹陷隔开。这些间隙壁可包含不导电材料且可沿着侧向导电构件的侧壁的数个部分设置。然而，这些间隙壁可能没有覆盖侧向导电构件的整个剖视表面。此可能是因为侧向导电构件一般是配置以与另一导电构件耦合(或接触)，不同于导电构件是利用半导体元件中某处的凹陷来制作。因此，侧向导电构件在侧向导电构件用以导电耦合的部分上可能没有被间隙壁覆盖。而且，随着导电构件之间距离的缩减，间隙壁的尺寸亦可能缩减，而在隔开侧向导电构件与凹陷上变得较没作用或无效果。此外，凹陷可能形成为切入侧向导电构件。因此，于特定的实施方式中，在隔离侧向导电构件与沉积于凹陷中的导电构件上，可移除保护层可较间隙壁更有效果。
图1是绘示依照本揭露的一或多个实施方式的一种制造半导体元件的方法100的流程图。值得注意的是，方法100仅是一个例子，并非用以限制本揭露。因此，可了解的是，可在图1的方法之前、期间与之后加入其它操作，且可省略一些特定操作，而在此可能仅简略描述其它操作。
在一些实施方式中，方法100的操作可与分别如图2A、图2B、图2C、图2D、图2E、图2F、图2G、与图2H所示的半导体元件在各制作阶段的剖面图有关，并将更详细讨论如下。
现请参照图1，方法100始于操作102，其形成具有至少一导电特征的半导体基材。方法100继续进行至操作104，其形成中间导电结构(可为一种导电构件类型)于半导体基材上方的隔离层中。方法100继续进行至操作106，其形成侧向导电结构(可为一种侧向导电构件类型)于半导体元件的隔离层中。方法100继续进行至操作108，以蚀刻隔离层而形成凹陷，此凹陷与半导体基材的至少一导电特征导通。方法100继续进行至操作110，形成可移除绝缘层覆盖凹陷。方法100继续进行至操作112，根据所需图案(例如，罩幕图案)移除可移除绝缘层的数个部分，例如通过移除在凹陷底部的部分。方法100继续进行至操作114，沿着凹陷的暴露侧壁形成阻障层覆盖可移除绝缘层。方法100继续进行至操作116，利用将导电材料填入凹陷的方式于凹陷中形成凹陷导电结构。
如上所述，图2A至图2H是绘示半导体元件200的各部分在图1的方法100的各个制造阶段的剖面图。半导体元件200可包含，可包含于，或可为微处理器、记忆晶胞、晶圆、及/或其它集成电路(IC)。而且，为了更了解本揭露的概念，图2A至图2H有简化。举例而言，虽然这些附图绘示半导体元件200，可了解的是集成电路可能包含许多其它元件，例如电阻、电容、电感、保险丝等等，而为了清楚图示，这些并未绘示在图2A至图2H中。在特定实施方式中，导电特征204可为主动元件的栅极或接触。
图2A是绘示依照一些实施方式的一种包含基材202的半导体元件200在数个制造阶段中之一对应于图1的操作102的剖面图，基材202具有至少一导电特征204。虽然图2A的例示实施方式中的半导体元件200仅包含一个导电特征(例如，导电特征204)，可了解的是图2A与接下来的附图所例示的实施方式仅供说明。因此，在本揭露的范围内，半导体元件200可包含任何所需数量的导电特征。
在一些实施方式中，基材202包含硅基材。基材202可替代地包含其它元素半导体材料，例如锗。基材202亦可包含化合物半导体，例如碳化硅、砷化镓、砷化铟、与磷化铟。基材202可包含合金半导体，例如硅锗、碳化硅锗、磷化镓砷、与磷化镓铟。在一些实施方式中，基材202包含磊晶层。举例而言，基材可具有覆盖块状半导体的磊晶层。此外，基材202可包含绝缘体上半导体(SOI)结构。举例而言，基材可包含一制程形成的埋入氧化(BOX)层，此制程可例如为氧离子植入硅晶隔离(SIMOX)或其它适合技术，例如晶圆接合与研磨。
在一些实施方式中，基材202亦包含数个p型掺杂区及/或n型掺杂区，这些掺杂区利用例如离子植入及/或扩散制程制作。这些掺杂区包含n型井、p型井、轻掺杂区(LDD)、重掺杂源极与漏极(S/D)、以及配置以形成数个主动元件(或集成电路元件)的数个通道掺杂轮廓，这些主动元件例如互补式金氧半场效晶体管(CMOSFET)、影像感测器、及/或发光二极管(LED)。基材202可进一步包含其它元件(功能性特征)，例如形成在基材中或上的电阻或电容。基材202进一步包含侧向隔离特征，提供以隔离形成于基材202中的各元件。在一实施方式中，利用浅凹陷隔离(STI)特征来侧向隔离。各元件还包含设于源极/漏极、栅极、与其它元件特征上的金属硅化物，以在耦合至输出与输入讯号时降低接触电阻。
在一些实施方式中，导电特征204可为晶体管元件的源极、漏极、或栅极电极。替代的，导电特征204可为设于源极、漏极、或栅极电极上的金属硅化物特征。可利用自我对准金属硅化(一般已知为“金属硅化”)技术来形成金属硅化物特征。在另一实施方式中，导电特征204可包含电容的一电极或电阻的一端。
图2B是绘示依照一些实施方式的一种包含中间导电结构206、208、与210的半导体元件200在数个制造阶段中之一对应于图1的操作104的剖面图。如上所述，导电结构可为导电特征(半导体元件中的主动元件)的内连线。而且，导电结构与导电特征在此通常均可称为导电构件。中间导电结构可包含垂直的导电结构206与210(例如，介层窗)以及水平的导电结构208(例如，导线)。为求清晰，这些中间导电结构描述为“中间”，因为它们位于导电特征204与凹陷之间(且协助在之间形成导电路径)，凹陷于下会有更详细的描述。
如图所示，中间垂直导电结构206和210可垂直延伸穿过各自的隔离层212与216而耦合至其它导电构件，例如导电特征204或中间水平导电结构208。隔离层212与216及以下将讨论的其它隔离层亦可称为介电层。隔离层可在半导体元件中的导电构件之间形成不导电(例如，介电质)间隔或隔离。而且，如以下将进一步讨论的，中间水平导电结构208可水平延伸(例如，一段相应宽度)穿过隔离层214而耦合至其它导电构件，例如中间垂直导电结构206与210。在一些实施方式中，中间水平导电结构208可较中间垂直导电结构206与210宽。在特定实施方式中，邻近于导电特征204的中间垂直导电结构206可为导电插塞。在另外一些实施方式中，半导体元件200可包含阻障层218、220、与222各自围绕中间导电结构206、208、与210的侧壁与底面。举例而言，在特定实施方式中可能没有中间导电结构。
虽然图2B所示的实施方式中的半导体元件200包含位于三个隔离层216、214、与212中的三个中间导电结构206、208、与210，可了解的是，图2B与接下来的附图所示的实施方式仅供例示用。因此，在本揭露的范围内，半导体元件200可包含位于任何所需数量的隔离层中的任何所需数量的导电结构。
隔离层可包含不导电材料，此不导电材料为氧化硅、低介电常数(low-k)材料、其它合适的介电材料、或其组合的至少一者。低介电常数材料可包含氟硅玻璃(FSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、碳掺杂的氧化硅(SiOxCy)、黑钻石(Black
Figure GDA0002654212570000081
)(加州圣塔克拉拉的应用材料公司)、干凝胶(Xerogel)、气凝胶(Aerogel)、非晶氟碳、聚对二甲苯(Parylene)、双苯基环丁烯(bis-benzocyclobutenes，BCB)、SiLK(密西根州米德兰的陶氏化学公司)、及/或其它未来发展出的低介电常数介电材料。
在一些实施方式中，中间导电结构210、208、与206可包含导电材料，如金属，或例如铜(Cu)、钨(W)、或其组合。在一些其它实施方式中，在本揭露的范围内，中间导电结构210、208、与206可包含其它合适导电材料[例如，像是金(Au)、钴(Co)、银(Ag)等金属材料及/或导电材料(例如，多晶硅)]。
在一些实施方式中，阻障层218、220、与222可包含阻障材料，这些阻障材料提升(例如，改善)导电材料的导电性，且可在形成导电结构或导电特征的沉积制程期间有效防止(例如，阻挡)金属原子从导电材料扩散至不导电材料。阻障材料的例子包含氮化钽(TaN)、钽(Ta)、氮化钛(TiN)、钛(Ti)、钴钨合金(CoW)、氮化钨(WN)、或其相似物。
在下面的讨论中，关于导电结构206与208可能或可能没有包含其对应的阻障层218与220作为对应导电结构206与208的一部分。在数个实施方式中，阻障层并未改变其对应邻接的导电结构的功能，除了提升邻接导电结构的材料特性以外。
可利用下列制程步骤中的至少一些步骤来分别形成中间垂直导电结构206与210，这些制程步骤为：利用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、旋转涂布、及/或其它适合技术来沉积不导电材料于(例如，分别位于基材202与导电特征204上方，或位于隔离层214与中间水平导电结构208上方)，以形成初始第一隔离层(隔离层为后续进行的图案化制程后初始第一隔离层留下的部分)；进行一或多道图案化制程(例如，微影制程、干/湿蚀刻制程、清洁制程、软/硬烤制程等等)，以形成开口穿过初始第一隔离层；利用CVD、PVD、ALD、及/或其它适合技术来沿着开口的底面与侧壁沉积上述的阻障材料，以围绕此开口；利用CVD、PVD、ALD、电子枪(E-gun)蒸镀、及/或其它适合技术来将导电材料填入开口，以及研磨掉过量的材料而形成中间垂直导电结构206与210。
如图所示，中间水平导电结构208在隔离层214中水平延伸一段对应宽度。中间水平导电结构208可导电的耦合至中间垂直导电结构206与210。中间水平导电结构208可利用下列制程步骤中的至少一些来制作，这些制程步骤为：利用CVD、PVD、ALD、旋转涂布、及/或其它适合技术来沉积不导电材料于隔离层212与中间垂直导电结构206上方，以形成初始第一隔离层(隔离层214为后续进行的图案化制程后此初始第一隔离层留下的部分)；进行一或多道图案化制程(例如，微影制程、干/湿蚀刻制程、清洁制程、软/硬烤制程等等)，以形成开口穿过初始第一隔离层；利用CVD、PVD、ALD、及/或其它适合技术来沿着开口的底面与侧壁沉积上述的阻障材料，以围绕此开口；利用CVD、PVD、ALD、电子枪蒸镀及/或其它适合技术来将导电材料填入开口，以及研磨掉过量的材料而形成中间水平导电结构208。
图2C是绘示依照一些实施方式的一种包含侧向导电结构230的半导体元件200在数个制造阶段中之一对应于图1的操作106的剖面图。在一些实施方式中，侧向导电结构230可为导线且可为一种类型的侧向导电构件(如上所述)。侧向导电结构230可由与中间水平导电结构208相同(或不同)的导电材料所制成。而且，侧向导电结构230沿其底部与侧壁可被阻障层234所围绕，阻障层234由与中间水平导电结构208的阻障层220相同(或不同)阻障层材料所制成。
侧向导电结构230可描述为“侧向”是因其位于凹陷通过的隔离层226中，此将配合图2D至图2G说明于下。换句话说，可沿水平轴(相对于垂直轴)将侧向导电结构230从凹陷移开，或从凹陷侧向(相对于垂直)移开。此凹陷及其相对于侧向导电结构230的方位将于下进一步讨论。在数个实施方式中，侧向导电结构230可与导电特征，例如不同于导电特征204的栅极或主动元件，导通。
可形成间隙壁232毗邻侧向导电结构230。如上所提出的，间隙壁可配置以将侧向导电结构230与半导体元件200中的其它导电构件分开(如此侧向导电结构230与其它导电构件分开)。然而，随着导电构件之间的距离变得更小，以及随着功能密度(例如，每个晶片面积的导电构件的数量)的增加，已证实这些间隙壁可能较没作用且更难制造。
在特定实施方式中，间隙壁232可由间隙壁材料所组成，间隙壁材料可为不导电材料。依照数个实施方式，不导电间隙壁材料可为氮化硅(SiN)或其它适合的不导电材料，以将导电材料彼此分开隔开。
如图所示，侧向导电结构230与毗邻的间隙壁232可形成在夹设于隔离层228与224之间的隔离层226中。如图2C所示，隔离层224可形成并覆盖在隔离层216上。如上所述，隔离层可在半导体元件中的导电构件之间形成不导电(例如，介电质)间隔或隔离。
水平导电结构230与间隙壁232可利用下列制程步骤中的至少一些来制作，这些制程步骤为：利用CVD、PVD、ALD、旋转涂布、及/或其它适合技术来沉积不导电材料于隔离层224上方，以形成初始第一隔离层(隔离层226为后续进行的图案化制程后此初始第一隔离层留下的部分)；进行一或多道图案化制程(例如，微影制程、干/湿蚀刻制程、清洁制程、软/硬烤制程等等)，以形成开口穿过初始第一隔离层；利用CVD、PVD、ALD、及/或其它适合技术来沿着开口的底面与侧壁沉积上述的间隙壁材料，以围绕此开口；进行一或多道图案化制程(例如，微影制程、干/湿蚀刻制程、清洁制程、软/硬烤制程等等)，以图案化间隙壁材料而形成间隙壁232；利用CVD、PVD、ALD、及/或其它适合技术来沿着开口的底面与侧壁沉积上述的阻障材料，以围绕此开口；利用CVD、PVD、ALD、电子枪蒸镀及/或其它适合技术来将导电材料填入开口，以及研磨掉过量的材料而形成水平导电结构230。
图2D是绘示依照一些实施方式的一种包含凹陷236的半导体元件200在数个制造阶段中之一对应于图1的操作108的剖面图，凹陷236垂直延伸穿过隔离层224、226、与228。如图所示，凹陷236的形成暴露出中间垂直导电结构210的顶面的一部分(在凹陷的底部237)。凹陷236亦具有沿着隔离层228、隔离层226、与隔离层224形成的侧壁239。而且，凹陷236由隔离层228的顶面235被暴露出(即，打开)。
在一些实施方式中，因制程变异(例如在侧向导电结构230或凹陷236的半导体处理期间的过度蚀刻或没对准)，凹陷236的形成可能暴露出部分的侧向导电结构230。在这样的实施方式中，除了暴露出部分的侧向导电结构230之外，凹陷236的形成亦可能暴露出部分的间隙壁232。因此，嵌入半导体元件200中而毗邻侧向导电结构230(且隔开或保护)侧向导电结构230免于不想要的短路的间隙壁232，在隔开或保护侧向导电结构230不受沉积在邻近凹陷中的导电材料影响上将没有效果。
在一些实施方式中，制作凹陷236时，可利用光阻作为罩幕来进行一或多道干/湿蚀刻制程，以将凹陷236往下蚀刻穿过隔离层228、226、与224至达中间垂直导电结构210的顶面。更具体的是，在隔离层228、226、与224的不导电材料包含氧化硅的实施方式中，可利用氢氟酸或其类似物来进行蚀刻隔离层228、226、与224的湿蚀刻制程；及/或可利用蚀刻剂气体，例如四氟化碳(CF4)、三氟甲烷(CHF3)、二氟甲烷(CHF2)、八氟环丁烷(C4F8)、氩气(Ar)、及/或氧气(O2)，来进行蚀刻隔离层228、226、与224的干蚀刻制程。
图2E是绘示依照一些实施方式的一种包含形成在凹陷236中的共形可移除绝缘层238的半导体元件200在数个制造阶段中之一对应于图1的操作110的剖面图。如图所示，可移除绝缘层238覆盖隔离层228的顶面235，且围绕凹陷236(即，覆盖凹陷236的底面237且沿着凹陷236的侧壁239延伸)。
如上所述，可移除绝缘层238可包含不导电材料。虽然可移除绝缘层238与凹陷所穿设于其中的其他层(例如，隔离层228、226、与224)的不导电材料可相同，或可不同，可移除绝缘层238的不导电材料可在凹陷236形成时即席形成。因此，可移除绝缘层238的不导电材料可隔离沉积在凹陷236中的导电材料，即使新形成的凹陷切过(例如，暴露)一侧向导电构件的导电材料。
而且，如上所述，可透过将凹陷暴露于转化媒介的方式形成可移除绝缘层238。转化媒介可为一种媒介，其以共形方式在凹陷的表面(例如，凹陷的侧壁239与底部237)上形成可移除绝缘层。在特定实施方式中，转化媒介可为一种媒介，其与残留氧化物反应而生成可移除绝缘层。举例而言，残留氧化物可为在半导体元件上的氧化物，例如来自隔离层的不导电材料(例如，SiOx，其中x介于1～2之间)的氧化物，且转化媒介可为氢电浆，氢电浆(一旦暴露于残留氧化物)反应而生产出隔离层来做为沿着凹陷的二氧化硅共形层。
换句话说，更具体地，在特定实施方式中，残留氧化物可为来自暴露隔离层(例如，隔离层228、隔离层226、或隔离层224)的不导电材料的氧化硅(SiOx)。可将转化媒介(例如，氢电浆)施加于残留氧化物，以形成硅+水(Si+H2O)。Si+H2O与氢电浆的附加可形成硅甲烷[例如，(SiOx+(2+x)H2<->SiH4+xH2O)]。可能为气态型式的硅甲烷可与残留水反应而形成二氧化硅+氢气，其中二氧化硅与残留水反应而沿着半导体元件的表面可共形地沉积。因此，二氧化硅为沿着半导体元件的表面(例如，沿着凹陷侧壁239、凹陷底部237、以及沿着隔离层228的顶面235)共形形成的不导电材料，以形成可移除隔离层238。而且，通过临场(in-situ)加入氢电浆，介面氧对功函数金属的比(例如，氧：钛或氧：钨)可低于0.8。此可与仅利用氩气前清洁比较，其中仅利用氩气前清洁的介面氧与功函数金属的比(例如，氧：钛或氧：钨)等于或大于0.8。功函数金属的例子可包含钛(Ti)、钨(W)、铝(Al)、及其类似物。通过以100％的氢电浆临场清洗的方式，可有效改善氧对钛的比。
在特定实施方式中，可移除绝缘层于半导体元件表面上的厚度可为约
Figure GDA0002654212570000121
至约
Figure GDA0002654212570000124
然而，考虑其它厚度，例如从约
Figure GDA0002654212570000123
至约
Figure GDA0002654212570000122
使不导电隔离层在依照数个实施方式的不同应用的导电构件之间发挥功效。通过供应更多(或施加更高浓度)的转化媒介及/或通过改变对半导体元件施加转化媒介的时间，可改变此厚度。在一些实施方式中，于氩气电浆轰击后，凹陷侧壁的底部部分可具有略厚于凹陷侧壁的其它部分(例如，相较于凹陷侧壁的上部部分)的绝缘材料。
在特定实施方式中，可通过在电浆(即，电中性高度电离的气体)存在的真空反应室中的电浆处理，来沉积(且如下所述，移除)可移除绝缘层。在电浆处理中，可利用射频(FR)产生器来激发与维持可能稳定或可能不稳定的电浆。为了利用电浆来处理，这些射频产生器可对电浆的变化特性反应(且补偿)。
在特别的实施方式中，可通过在约100℃至约200℃下，将氢电浆暴露时间由约40秒改变为约60秒的方式，来沉积可移除绝缘层。利用约800W至约900W的主射频产生器(例如，RF2)在约1MHz至约3MHz下电离氢气源(在约100％浓度下)，可产生氢气电浆。在一些实施方式中，可在约20SCCM至约100SCCM的流率下提供氢气源。同时或随后，利用连接于在约12MHz至约15MHz的约100W～150W的基材背面的二次射频产生器(例如，RF1)来引导氢电浆。此可在总压力为约3mtorr至约6mtorr下进行。由二次射频产生器(例如，RF1)所导引的电浆方向可垂直施加在半导体元件200上，以沉积(即，形成)可移除绝缘层238。
图2F是绘示依照一些实施方式的一种包含图案化的共形可移除绝缘层238的半导体元件200在数个制造阶段中之一对应于图1的操作110的剖面图。如图所示，可移除绝缘层238位于半导体元件200的表面上，且被图案化成仅覆盖由凹陷236所形成在半导体元件200中的开口的侧壁239。换句话说，移除了可移除绝缘层238的底部237，且(选择性地)可移除绝缘层238位于隔离层228的顶面235上的部分可被移除。
如上所提，通过对可移除绝缘层238施加移除制程，可图案化可移除绝缘层238。此移除制程可包含供应移除媒介，例如氩气电浆，指向存在图2E但在图2F中已遭移除的可移除绝缘层238的部分。举例而言，可从可移除绝缘层238上指向性地朝要移除的绝缘层的部分施加氩气电浆。可通过覆盖罩幕以暴露要移除的可移除绝缘层的部分，接着经由罩幕对暴露的绝缘层施加移除媒介的方式，进行此指向实施。替代性地，可通过直接控制移除媒介推出器来将可移除媒介导向欲移除的可移除绝缘层238的部分的方式(没有使用罩幕)来进行指向性实施。
有利的是，可移除绝缘层238可较其它类型的可隔离导电材料的传统保护层容易移除，例如传统保护层由如钛铝或氮化钛的材料所组成。举例而言，此移除制程的应用可较应用于其它可隔离导电材料的传统保护层的传统移除制程更快、更有效率、或更便宜地移除部分的可移除绝缘层238。
在特定实施方式中，可利用上述的电浆处理移除可移除绝缘层。具体地，可通过施加使用具约250W至约300W的主射频产生器(例如，RF2)在约1MHz至约3MHz所产生的氩气电浆，移除可移除绝缘层。同时或随后，可利用连接于具约400W至约450W的基材背面的二次射频产生器(例如，RF1)，在约12MHz至约14MHz下以约5SCCM至约20SCCM的流率导引氩气。此可在总压力为约2mtorr至约3mtorr下进行。由二次射频产生器(例如，RF1)所导引的电浆方向可垂直施加在半导体元件200上，以从凹陷236的底部237(以及选择性地，隔离层228的顶部)移除可移除绝缘层238。
图2G是绘示依照一些实施方式的一种包含选择性的阻障层240的半导体元件200在数个制造阶段中之一对应于图1的操作114的剖面图。如图所示，沿着凹陷236所形成的开口形成阻障层240。
如上所述，阻障层240可包含阻障材料，阻障材料，这些阻障材料提升导电材料的导电性，且可在形成导电结构或导电特征的沉积制程期间有效防止金属原子从导电材料扩散至不导电材料。阻障材料的例子包含氮化钽(TaN)、钽(Ta)、氮化钛(TiN)、钛(Ti)、钴钨合金(CoW)、氮化钨(WN)、或其相似物。可利用CVD、PVD、ALD、及/或其它适合技术来沿着开口的底面与侧壁沉积上述的阻障材料，以围绕此开口的方式来形成阻障层。
图2H是绘示依照一些实施方式的一种包含导电材料的沉积以于凹陷236中形成凹陷导电结构242的半导体元件200在数个制造阶段中之一对应于图1的操作116的剖面图。如上所述，导电材料可包含非金属导电材料(例如，多晶硅)及/或金属导电材料，例如铜(Cu)、钨(W)、金(Au)、钴(Co)、与银(Ag)。如图所示，以导电材料填充凹陷236，而形成凹陷导电结构242(例如，位于凹陷236中的导电结构)。凹陷导电结构242可透过中间垂直导电结构210、中间水平导电结构208、以及中间垂直导电结构206而与导电特征204导通。凹陷导电结构242可为垂直导电结构，例如介层窗，其延伸穿过隔离层228、226、与224。凹陷导电结构242亦可与侧向导电结构230隔离(通过邻接凹陷236的侧壁239的可移除绝缘层238)。换句话说，凹陷导电结构242会与侧向导电结构230发生短路，但不会与可移除绝缘层238发生短路。
在特定实施方式中，凹陷导电结构242的制作可利用CVD、PVD、ALD、电子枪蒸镀、及/或其它适合技术，将导电材料填入图2G的凹陷236所形成且位于阻障层240的顶部上的剩余开口中，以及研磨掉过量的材料而形成图2H的凹陷导电结构242。
图3是绘示依照一些实施方式的一种具位于凹陷236中且与导电特征204直接接触的凹陷导电结构242的半导体元件300的剖面图。如上所述，在特定实施方式中，可能没有中间导电结构介于凹陷导电结构242与导电特征204之间。因此，凹陷导电结构242可与导电特征204直接导通。凹陷导电结构242与导电特征204直接接触的实施方式的许多构件与制作阶段类似于上述实施方式，除了中间导电结构，例如如上结合图2B所做的说明，并没有位于凹陷导电结构242与导电特征204之间。因此，为了简洁的故，凹陷导电结构242与导电特征204直接接触的实施方式的各构件与制作阶段在此不重述。
在一实施方式中，一种半导体元件包含：第一导电结构具有数个侧壁与底面，第一导电结构延伸穿过形成于基材上的一或数个隔离层；以及绝缘层设于第一导电结构的至少一侧壁与上述一或数个隔离层的各自侧壁之间，其中第一导电结构至少透过底面电性耦合至第二导电结构。
依据本发明的一实施例，第一导电结构为栅极。
依据本发明的一实施例，半导体元件还包含间隙壁，毗邻设于上述一或数个隔离层的一者的一侧向导电结构，其中间隙壁介于侧向导电结构与绝缘层之间。
依据本发明的一实施例，间隙壁与绝缘层分开。
依据本发明的一实施例，侧向导电结构为导线。
依据本发明的一实施例，绝缘层邻接侧向导电结构。
依据本发明的一实施例，第一导电结构与第二导电结构包含数个介层窗。
依据本发明的一实施例，第一导电结构包含阻障层。
在另一实施方式中，一种绝缘层的制造方法，包含：沉积第一层；蚀刻第一层，以形成凹陷延伸穿过第一层；沉积绝缘层于凹陷上，绝缘层包含不导电材料；以及从凹陷的底部移除绝缘层的一部分。
依据本发明的一实施例，此方法还包含对凹陷的底部施加指向性的氩气电浆，以移除绝缘层。
依据本发明的一实施例，此方法还包含形成侧向导电结构于第一层中，其中侧向导电结构与绝缘层接触。
依据本发明的一实施例，此方法还包含形成间隙壁毗邻侧向导电结构，其中间隙壁位于侧向导电结构与绝缘层之间。
依据本发明的一实施例，间隙壁与绝缘层分开。
依据本发明的一实施例，此方法还包含沿着凹陷对残留氧化物施加转化媒介以形成绝缘层，其中施加转化媒介产生介面氧对功函数金属的比小于0.8，其中功函数金属包含钛、钨、与铝中的一者。
依据本发明的一实施例，施加转化媒介包含以100％的氢电浆临场清洁。
依据本发明的一实施例，此方法还包含沿着凹陷对残留氧化物施加氢电浆。
依据本发明的一实施例，绝缘层包含二氧化硅。
依据本发明的一实施例，第一层包含残留氧化物。
在又一实施方式中，一种方法，包含：形成第一层；形成第二层于第一层上；形成第三层于第二层上；形成凹陷延伸穿过第一层、第二层、与第三层；形成绝缘层于凹陷上，绝缘层包含不导电材料；以及从凹陷的底部移除绝缘层。
依据本发明的一实施例，此方法还包含形成侧向导电结构于第二层中，其中侧向导电结构与绝缘层接触；以及以导电材料填充凹陷。
上述已概述数个实施方式的特征，因此熟悉此技艺者可更了解本揭露的态样。熟悉此技艺者应了解到，其可轻易地利用本揭露作为基础，来设计或润饰其他制程与结构，以实现与在此所介绍的实施方式相同的目的及/或达到相同的优点。熟悉此技艺者也应了解到，这类对等架构并未脱离本揭露的精神和范围，且熟悉此技艺者可在不脱离本揭露的精神和范围下，在此进行各种的更动、取代与修改。
条件性语言，诸如尤其是“可以”、“能够”、“可能”、或“可”，除非以其他方式特别说明，否则在上下文中应理解为一般用于传达特定实施方式包含特定特征、构件、及/或步骤，而其他实施方式则不包含。因此，这样的条件性语言通常不意欲暗示特征、构件、及/或步骤以任何方式对于一或多个实施方式是必需的，或者一或多个实施方式必然包含用于在有或者没有使用者输入或提示的情况下决定这些特征、构件、及/或步骤是否包含在任何特定实施例中或将在任何特定实施例中执行。
除非另有特别说明，否则析取语言如用语“X、Y、或Z中的至少一个”被结合一般使用的语境理解为表示项目、术语等可为X、Y、或Z，或其任何组合(例如，X、Y、及/或Z)。因此，这样的析取语言通常不意欲并且不应暗示特定实施方式要求各自存在至少一个X、至少一个Y、或至少一个Z。
应当强调的是，可以对上述实施方式进行许多变化和修改，这些实施例中的构件将被理解为在其它可接受的例子中。所有这样的修改和变化在此意欲被包含在本揭露的范畴内并由所附权利要求书保护。

Claims (28)

1.一种半导体元件，其特征在于，该半导体元件包含：
一第一导电结构，具有多个侧壁与一底面，该第一导电结构延伸穿过形成于一基材上的一或多个隔离层；以及
一绝缘层，设于该第一导电结构的至少一所述侧壁与该或该多个隔离层的各自侧壁之间，所述绝缘层提供一介面氧对一功函数金属的比小于0.8，其中该功函数金属包含钛、钨、与铝中的一者，
其中该第一导电结构至少透过该底面电性耦合至一第二导电结构。
2.如权利要求1所述的半导体元件，其特征在于，该第一导电结构为一栅极。
3.如权利要求1所述的半导体元件，其特征在于，该半导体元件还包含一间隙壁，毗邻设于该或该多个隔离层的一者的一侧向导电结构，其中该间隙壁介于该侧向导电结构与该绝缘层之间。
4.如权利要求3所述的半导体元件，其特征在于，该间隙壁与该绝缘层分开。
5.如权利要求3所述的半导体元件，其特征在于，该侧向导电结构为一导线。
6.如权利要求3所述的半导体元件，其特征在于，该绝缘层邻接该侧向导电结构。
7.如权利要求1所述的半导体元件，其特征在于，该第一导电结构与该第二导电结构包含数个介层窗。
8.如权利要求1所述的半导体元件，其特征在于，该第一导电结构包含一阻障层。
9.一种绝缘层的制造方法，其特征在于，该方法包含：
沉积一第一层；
蚀刻该第一层，以形成一凹陷延伸穿过该第一层；
沉积一绝缘层于该凹陷上，该绝缘层包含一不导电材料，其中沉积该绝缘层于该凹陷上包含沿着该凹陷对一残留氧化物施加一转化媒介以形成该绝缘层；以及
从该凹陷的一底部移除该绝缘层的一部分。
10.如权利要求9所述的方法，其特征在于，该方法还包含对该凹陷的该底部施加指向性的氩气电浆，以移除该绝缘层。
11.如权利要求9所述的方法，其特征在于，该方法还包含形成一侧向导电结构于该第一层中，其中该侧向导电结构与该绝缘层接触。
12.如权利要求11所述的方法，其特征在于，该方法还包含形成一间隙壁毗邻该侧向导电结构，其中该间隙壁位于该侧向导电结构与该绝缘层之间。
13.如权利要求12所述的方法，其特征在于，该间隙壁与该绝缘层分开。
14.如权利要求9所述的方法，其特征在于，施加该转化媒介产生一介面氧对一功函数金属的比小于0.8，其中该功函数金属包含钛、钨、与铝中的一者。
15.如权利要求14所述的方法，其特征在于，施加该转化媒介包含以100％的氢电浆临场清洁。
16.如权利要求9所述的方法，其特征在于，该方法还包含沿着该凹陷对一残留氧化物施加氢电浆。
17.如权利要求9所述的方法，其特征在于，该绝缘层包含二氧化硅。
18.如权利要求9所述的方法，其特征在于，该第一层包含一残留氧化物。
19.一种绝缘层的制造方法，其特征在于，该方法包含：
形成一第一层；
形成一第二层于该第一层上；
形成一第三层于该第二层上；
形成一凹陷延伸穿过该第一层、该第二层、与该第三层；
形成一绝缘层于该凹陷上，该绝缘层包含一不导电材料，其中形成该绝缘层于该凹陷上包含沿着该凹陷对一残留氧化物施加一转化媒介以形成该绝缘层；以及
从该凹陷的一底部移除该绝缘层。
20.如权利要求19所述的方法，其特征在于，该方法还包含：
形成一侧向导电结构于该第二层中，其中该侧向导电结构与该绝缘层接触；以及
以一导电材料填充该凹陷。
21.如权利要求19所述的方法，其特征在于，施加该转化媒介产生一介面氧对一功函数金属的比小于0.8，其中该功函数金属包含钛、钨、与铝中的一者。
22.如权利要求21所述的方法，其特征在于，施加该转化媒介包含以100％的氢电浆临场清洁。
23.如权利要求19所述的方法，其特征在于，该方法还包含沿着该凹陷对一残留氧化物施加氢电浆。
24.如权利要求19所述的方法，其特征在于，该绝缘层包含二氧化硅。
25.如权利要求19所述的方法，其特征在于，该第一层包含一残留氧化物。
26.一种绝缘层的制造方法，其特征在于，该方法包含：
沉积一第一层；
蚀刻该第一层，以形成一凹陷延伸穿过该第一层；
沉积一绝缘层于该凹陷上，该绝缘层包含一不导电材料，其中沉积该绝缘层于该凹陷上包含沿着该凹陷对一残留氧化物施加一转化媒介以形成该绝缘层，其中施加该转化媒介产生一介面氧对一功函数金属的比小于0.8，其中该功函数金属包含钛、钨、与铝中的一者；以及
从该凹陷的一底部移除该绝缘层的一部分。
27.如权利要求26所述的方法，其特征在于，该方法还包含：
对该凹陷的该底部施加指向性的氩气电浆，以移除该绝缘层；
形成一侧向导电结构于该第一层中，其中该侧向导电结构与该绝缘层接触；以及
形成一间隙壁毗邻该侧向导电结构，其中该间隙壁位于该侧向导电结构与该绝缘层之间，其中该间隙壁与该绝缘层分开。
28.如权利要求26所述的方法，其特征在于，施加该转化媒介包含以100％的氢电浆临场清洁。
CN201810985149.8A 2017-08-30 2018-08-28 半导体元件及绝缘层的制造方法 Active CN109427735B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762552256P 2017-08-30 2017-08-30
US62/552,256 2017-08-30
US16/058,290 US10923416B2 (en) 2017-08-30 2018-08-08 Interconnect structure with insulation layer and method of forming the same
US16/058,290 2018-08-08

Publications (2)

Publication Number Publication Date
CN109427735A CN109427735A (zh) 2019-03-05
CN109427735B true CN109427735B (zh) 2022-03-08

Family

ID=65437963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810985149.8A Active CN109427735B (zh) 2017-08-30 2018-08-28 半导体元件及绝缘层的制造方法

Country Status (3)

Country Link
US (3) US10923416B2 (zh)
CN (1) CN109427735B (zh)
TW (1) TWI744548B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326301B1 (en) * 1999-07-13 2001-12-04 Motorola, Inc. Method for forming a dual inlaid copper interconnect structure
US6362012B1 (en) * 2001-03-05 2002-03-26 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
CN101728314A (zh) * 2008-10-24 2010-06-09 和舰科技(苏州)有限公司 一种新型的金属蚀刻方法
US7795133B2 (en) * 2007-12-14 2010-09-14 Panasonic Corporation Semiconductor device and method of manufacturing the same
CN102598245A (zh) * 2009-10-28 2012-07-18 国际商业机器公司 同轴硅通孔
CN104620363A (zh) * 2012-09-17 2015-05-13 应用材料公司 差别氧化硅蚀刻
CN105990218A (zh) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106158827A (zh) * 2014-09-25 2016-11-23 台湾积体电路制造股份有限公司 气隙结构和方法
CN106206535A (zh) * 2015-05-29 2016-12-07 株式会社东芝 半导体装置及半导体装置的制造方法
CN106575638A (zh) * 2014-07-28 2017-04-19 高通股份有限公司 具有至少部分地由保护结构来限定的气隙的半导体器件
CN106972015A (zh) * 2015-11-16 2017-07-21 三星电子株式会社 半导体器件
US9728490B2 (en) * 2015-08-24 2017-08-08 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
JP2006032864A (ja) * 2004-07-21 2006-02-02 Sony Corp 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法
DE102007046846A1 (de) * 2007-09-29 2009-04-09 Advanced Micro Devices, Inc., Sunnyvale Seitenwandschutzschicht
TWI575660B (zh) * 2015-06-11 2017-03-21 旺宏電子股份有限公司 電路與形成其之方法
US9613826B2 (en) 2015-07-29 2017-04-04 United Microelectronics Corp. Semiconductor process for treating metal gate

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326301B1 (en) * 1999-07-13 2001-12-04 Motorola, Inc. Method for forming a dual inlaid copper interconnect structure
US6362012B1 (en) * 2001-03-05 2002-03-26 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
US7795133B2 (en) * 2007-12-14 2010-09-14 Panasonic Corporation Semiconductor device and method of manufacturing the same
CN101728314A (zh) * 2008-10-24 2010-06-09 和舰科技(苏州)有限公司 一种新型的金属蚀刻方法
CN102598245A (zh) * 2009-10-28 2012-07-18 国际商业机器公司 同轴硅通孔
CN104620363A (zh) * 2012-09-17 2015-05-13 应用材料公司 差别氧化硅蚀刻
CN106575638A (zh) * 2014-07-28 2017-04-19 高通股份有限公司 具有至少部分地由保护结构来限定的气隙的半导体器件
CN106158827A (zh) * 2014-09-25 2016-11-23 台湾积体电路制造股份有限公司 气隙结构和方法
CN105990218A (zh) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106206535A (zh) * 2015-05-29 2016-12-07 株式会社东芝 半导体装置及半导体装置的制造方法
US9728490B2 (en) * 2015-08-24 2017-08-08 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
CN106972015A (zh) * 2015-11-16 2017-07-21 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
US11664308B2 (en) 2023-05-30
CN109427735A (zh) 2019-03-05
US20210143098A1 (en) 2021-05-13
TWI744548B (zh) 2021-11-01
US10923416B2 (en) 2021-02-16
US20190067188A1 (en) 2019-02-28
TW201913883A (zh) 2019-04-01
US20230253309A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
US10658270B2 (en) Semiconductor structure and method making the same
US11232979B2 (en) Method of forming trenches
US9972529B2 (en) Method of forming metal interconnection
US10854507B2 (en) Method of forming trenches
US9224643B2 (en) Structure and method for tunable interconnect scheme
KR101645824B1 (ko) 도핑된 중간층을 갖는 금속-산화물 컨택 구조물
US20220301940A1 (en) Prevention of Contact Bottom Void in Semiconductor Fabrication
US9633832B2 (en) Method for metal gate surface clean
KR20160063224A (ko) 게이트 스페이서 및 형성 방법
KR20190064375A (ko) 도전성 피처 형성 및 구조물
US10256089B2 (en) Replacement contact cuts with an encapsulated low-K dielectric
US9721887B2 (en) Method of forming metal interconnection
US9589890B2 (en) Method for interconnect scheme
TW201926549A (zh) 形成半導體結構的方法
US10008385B1 (en) Enlarged sacrificial gate caps for forming self-aligned contacts
CN109427735B (zh) 半导体元件及绝缘层的制造方法
US20220359376A1 (en) Integrated circuit structure and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant