KR20030056204A - 반도체 소자용 금속 배선의 클리닝 방법 - Google Patents
반도체 소자용 금속 배선의 클리닝 방법 Download PDFInfo
- Publication number
- KR20030056204A KR20030056204A KR1020010086378A KR20010086378A KR20030056204A KR 20030056204 A KR20030056204 A KR 20030056204A KR 1020010086378 A KR1020010086378 A KR 1020010086378A KR 20010086378 A KR20010086378 A KR 20010086378A KR 20030056204 A KR20030056204 A KR 20030056204A
- Authority
- KR
- South Korea
- Prior art keywords
- hydrogen chloride
- cleaning
- semiconductor device
- chloride gas
- gas
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 36
- 238000004140 cleaning Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000007789 gas Substances 0.000 claims abstract description 31
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims abstract description 30
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims abstract description 30
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 14
- 239000002923 metal particle Substances 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 abstract description 6
- 150000001723 carbon free-radicals Chemical class 0.000 abstract 2
- 238000000151 deposition Methods 0.000 abstract 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
이 발명은 반도체 소자용 금속 배선의 클리닝 방법에 관한 것으로, 다층 배선 구조를 갖는 반도체 소자의 콘택홀(contact hole)이나 비아홀(via hole)의 에칭(etching) 공정후, RF 클리닝(cleaning)중에 염화수소 가스를 주입하여 콘택홀 및 비아홀의 프로파일(profile) 변화없이 내부에 존재하는 카본기 또는 금속 입자를 제거함으로써, 금속 배선의 접촉 저항을 개선하고 안정적인 금속 배선을 형성할 수 있도록, 하부 금속 배선의 상면에 유전체가 적층되고, 상기 유전체에는 상기 하부 금속 배선이 상부에서 오픈되도록 콘택홀 또는 비아홀이 형성된 반도체 소자를 제공하는 단계와; 상기 반도체 소자를 RF 클리닝 챔버에 안착시키는 단계와; 상기 챔버 내측에 염화수소 및 H2O 가스를 주입하는 단계와; 상기 챔버 내측에 아르곤 가스 플라즈마를 발생시켜 상기 염화수소 가스를 여기시킴으로써, 상기 염화수소 및 여기된 염화수소가 카본기 및 금속 입자 등을 제거하도록 하는 단계를 포함하여 이루어진 것을 특징으로 함.
Description
본 발명은 반도체 소자용 금속 배선의 클리닝 방법에 관한 것으로, 더욱 상세하게 설명하면 다층 배선 구조를 갖는 반도체 소자의 콘택홀(contact hole)이나 비아홀(via hole)의 에칭(etching) 공정후, RF 클리닝(cleaning)중에 염화수소 가스를 주입하여 콘택홀 및 비아홀의 프로파일(profile) 변화없이 내부에 존재하는 카본기 또는 금속 입자를 제거함으로써, 금속 배선의 접촉 저항을 개선하고 안정적인 금속 배선을 형성할 수 있는 반도체 소자용 금속 배선의 클리닝 방법에 관한 것이다.
현재 0.25㎛ 이하로 반도체 소자가 고집적화됨에 따라 다층의 금속 배선 구조를 갖는 반도체 소자가 요구되면서, 콘택홀이나 비아홀 에칭, 확산 방지막, 텅스텐 플러그, CMP(Chemical Mechanical Polishing), 금속 배선 증착과 같은 공정으로 이루어진 다층 금속 배선 공정이 일반적으로 많이 사용되고 있다.
그러나, 이러한 공정에서 콘택홀 또는 비아홀을 형성하기 위한 에칭 공정 이후, 상기 홀의 하부 메탈이 대기 중에 노출되어 형성된 산화막은 반도체 소자의 저항을 증가시킬 수 있으며, 홀 내부에 금속 입자 또는 카본기가 잔류하거나 심지어는 홀을 막아버리는 경우도 발생한다.
그리고, 최근 시정수 지연(RC delay time)을 감소시키기 위해 기존의 USG(Undoped Silicate Glass) 또는 TEOS(Tetra Ethyl Ortho Silicate) 절연막 대신에 저유전율을 갖는 FSG(Fluorinated Silicate Glass)를 많이 사용하고 있는데 이때 확산 방지막이나 상부의 금속 배선층에 침투한 플르오르(Fluorine) 성분은 부피 팽창을 유발하여 금속층의 박리 현상을 일으킬 수 있다.
현재, 이러한 문제점들의 해결을 위해 홀 형성후 RF 클리닝을 하거나 엣 클리닝(cleaning)을 하는 방법이 주로 사용되고 있다.
그러나, 이 방법 역시 클리닝 이후 홀의 프로파일을 변화시켜 홀 간의 콘택홀 또는 비아 브릿지(via bridge) 현상을 일으킬 수 있고, 홀의 크기가 미세화됨에 따라 홀 내부를 완전하게 클리닝할 없는 한계가 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 다층 배선 구조를 갖는 반도체 소자의 콘택홀(contact hole)이나 비아홀(via hole)의 에칭(etching) 공정후, RF 클리닝(cleaning)중에 염화수소 가스를 주입하여 콘택홀 및 비아홀의 프로파일(profile) 변화없이 내부에 존재하는 카본기 또는 금속 입자를 제거함으로써, 금속 배선의 접촉 저항을 개선하고 안정적인 금속 배선을 형성할 수 있는 반도체 소자용 금속 배선의 클리닝 방법을 제공하는데 있다.
도1a 및 도1b는 반도체 소자에서 통상적인 금속 배선의 형성 및 클리닝 방법을 도시한 설명도이다.
- 도면중 주요 부호에 대한 설명 -
1; 하부 금속 배선2; 유전체
3; 포토레지스트4; 아르곤 플라즈마 에칭
5; 염화수소 가스6,7; 금속 입자 또는 카본기
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 소자용 금속 배선의 클리닝 방법은 하부 금속 배선의 상면에 유전체가 적층되고, 상기 유전체에는 상기 하부 금속 배선이 상부에서 오픈되도록 콘택홀 또는 비아홀이 형성된 반도체 소자를 제공하는 단계와; 상기 반도체 소자를 RF 클리닝 챔버에 안착시키는 단계와; 상기 챔버 내측에 염화수소 및 H2O 가스를 주입하는 단계와; 상기 챔버 내측에 아르곤 가스 플라즈마를 발생시켜 상기 염화수소 가스를 여기시킴으로써, 상기 염화수소 및 여기된 염화수소가 카본기 및 금속 입자 등을 제거하도록 하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 아르곤 가스는 대략 3~30sccm이고, 상기 염화수소 가스는 10~70sccm으로 주입됨이 바람직하다.
또한, 상기 RF 클리닝 챔버는 대략 200~600W의 파워(power)가 출력된 후, 이어서 대략 50~300W의 파워로 출력됨이 바람직하다.
또한, 상기 RF 클리닝 챔버는 온도가 대략 100~300℃로 유지됨이 바람직하다.
상기와 같이 하여 본 발명에 의한 반도체 소자용 금속 배선의 클리닝 방법에 의하면, 다층 배선 구조를 갖는 반도체 소자의 콘택홀(contact hole)이나 비아홀(via hole)의 에칭(etching) 공정후, RF 클리닝(cleaning)중에 염화수소 가스를 주입하여 콘택홀 및 비아홀의 프로파일(profile) 변화없이 내부에 존재하는 카본기 또는 금속 입자를 제거함으로써, 금속 배선의 접촉 저항을 개선하고 안정적인 금속 배선을 형성할 수 있게 된다.
(실시예)
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도1a 및 도1b는 반도체 소자에서 통상적인 금속 배선의 형성 및 클리닝 방법을 도시한 설명도이다.
먼저, 하부 금속 배선(1)의 상면에 유전체(2)(예를 들면, FSG 또는 TEOS)가 적층되고, 상기 유전체(2)에는 상기 하부 금속 배선(1)의 상부에 다른 상부 금속 배선(도시되지 않음)과 연결될 수 있도록 콘택홀 또는 비아홀이 형성된 반도체 소자가 제공된다. 이러한 반도체 소자의 콘택홀 또는 비아홀 등에는 종래 기술에서 설명한 바와 같이 다량의 카본기, 금속 입자 등이 존재할 수 있다.
이어서, 상기와 같은 카본기 또는 금속 입자 등을 제거하기 위해 상기 반도체 소자를 RF 클리닝 챔버 내측에 안착시킨다.
이어서, 상기 챔버 내측에 염화수소 및 H2O 가스를 주입한다.
이어서, 상기 챔버 내측에 아르곤 가스 플라즈마를 발생시켜 상기 염화수소 가스를 여기시킴으로써, 상기 염화수소 및 여기된 염화수소가 카본기 및 금속 입자등을 제거하도록 한다.
이때, 상기 아르곤 가스는 대략 3~30sccm이고, 상기 염화수소 가스는 10~70sccm으로 주입됨이 바람직하다.
또한, 상기 RF 클리닝 챔버는 대략 200~600W의 파워(power)가 출력된 후, 이어서 대략 50~300W의 파워가 출력되도록 함으로써, 비교적 낮은 파워의 플라즈마가 유지되도록 한다.
더불어, 상기 RF 클리닝 챔버는 온도가 대략 100~300℃으로 유지되도록 함이 바람직하다.
상기와 같은 낮은 파워의 플라즈마에 의해 상기 홀의 프로파일에는 변화가 없고, 주입된 염화수소 가스는 홀 내측에서 금속 입자를 제거하고 또는 플라즈마 내측에서 여기된 염화수소 가스는 포토레지스트로부터 잔류하는 카본기와 결합하여 사염화탄소의 형태로 배출된다.
도면중 미설명 부호 3은 포토레지스트이고, 4는 아르곤 플라즈마 에칭 상태를 도시한 것이며, 5는 염화수소 가스 상태를 도시한 것이고, 6,7은 금속 입자 또는 카본기이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명은 콘택홀 또는 비아홀 식각 공정 이후 RF 클리닝과 더불어 염화수소 가스를 사용하여 클리닝함으로써, 다음과 같은 효과가 있다.
첫째, 낮은 파워에서 플라즈마를 발생시켜 브릿지(bridge) 현상을 최소화한다.
둘재, 플라즈마 식각과 더불어 주입된 염화수소 가스에 의하여 홀 내의 잔류 카본기와 금속성분을 제거한다.
셋째, 금속 배선 형성 공정을 안정화시키고, 반도체 소자 동작에 대한 신뢰성을 향상시킬 수 있다.
Claims (4)
- 하부 금속 배선의 상면에 유전체가 적층되고, 상기 유전체에는 상기 하부 금속 배선이 상부에서 오픈되도록 콘택홀 또는 비아홀이 형성된 반도체 소자를 제공하는 단계와;상기 반도체 소자를 RF 클리닝 챔버에 안착시키는 단계와;상기 챔버 내측에 염화수소 및 H2O 가스를 주입하는 단계와;상기 챔버 내측에 아르곤 가스 플라즈마를 발생시켜 상기 염화수소 가스를 여기시킴으로써, 상기 염화수소 및 여기된 염화수소가 카본기 및 금속 입자 등을 제거하도록 하는 단계를 포함하여 이루어진 반도체 소자용 금속 배선의 클리닝 방법.
- 제1항에 있어서, 상기 아르곤 가스는 대략 3~30sccm이고, 상기 염화수소 가스는 10~70sccm으로 주입됨을 특징으로 하는 반도체 소자용 금속 배선의 클리닝 방법.
- 제1항에 있어서, 상기 RF 클리닝 챔버는 대략 200~600W의 파워(power)가 출력된 후, 이어서 대략 50~300W의 파워로 출력됨을 특징으로 하는 반도체 소자용 금속 배선의 클리닝 방법.
- 제1항에 있어서, 상기 RF 클리닝 챔버는 온도가 대략 100~300℃인 것을 특징으로 하는 반도체 소자용 금속 배선의 클리닝 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0086378A KR100403130B1 (ko) | 2001-12-27 | 2001-12-27 | 반도체 소자용 금속 배선의 클리닝 방법 |
| US10/328,028 US6840249B2 (en) | 2001-12-27 | 2002-12-26 | Method for cleaning a semiconductor device |
| JP2002379466A JP3758162B2 (ja) | 2001-12-27 | 2002-12-27 | 半導体素子のクリーニング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0086378A KR100403130B1 (ko) | 2001-12-27 | 2001-12-27 | 반도체 소자용 금속 배선의 클리닝 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030056204A true KR20030056204A (ko) | 2003-07-04 |
| KR100403130B1 KR100403130B1 (ko) | 2003-10-30 |
Family
ID=19717713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0086378A KR100403130B1 (ko) | 2001-12-27 | 2001-12-27 | 반도체 소자용 금속 배선의 클리닝 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6840249B2 (ko) |
| JP (1) | JP3758162B2 (ko) |
| KR (1) | KR100403130B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101440282B1 (ko) * | 2007-07-11 | 2014-09-17 | 주성엔지니어링(주) | 플라즈마 세정 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555505B1 (ko) * | 2003-07-09 | 2006-03-03 | 삼성전자주식회사 | 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법 |
| US20050048788A1 (en) * | 2003-08-26 | 2005-03-03 | Tang Woody K. Sattayapiwat | Methods of reducing or removing micromasking residue prior to metal etch using oxide hardmask |
| US20070235058A1 (en) * | 2006-04-10 | 2007-10-11 | Daniel Harrington | System and method for removing residue from a wafer processing chamber using sound waves |
| KR100800728B1 (ko) * | 2006-12-28 | 2008-02-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
| US8304349B2 (en) * | 2008-08-18 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to integrate gate etching as all-in-one process for high K metal gate |
| US9039908B2 (en) * | 2008-08-27 | 2015-05-26 | Applied Materials, Inc. | Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features |
| US8252679B2 (en) * | 2010-02-10 | 2012-08-28 | United Microelectronics Corp. | Semiconductor process |
| WO2012036114A1 (ja) * | 2010-09-16 | 2012-03-22 | シャープ株式会社 | エッチング装置およびエッチング方法 |
| CN103606594B (zh) * | 2013-11-20 | 2017-09-12 | 英利能源（中国）有限公司 | 硅片的清理方法及减反射膜的制备方法 |
| KR20210011493A (ko) * | 2018-06-13 | 2021-02-01 | 램 리써치 코포레이션 | 고 종횡비 구조체들의 효율적인 세정 및 에칭 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4923828A (en) * | 1989-07-07 | 1990-05-08 | Eastman Kodak Company | Gaseous cleaning method for silicon devices |
| KR940027085A (ko) * | 1993-05-14 | 1994-12-10 | 김주용 | 반도체 소자의 게이트 폴리실리콘막 형성전의 세척 방법 |
| JPH08162427A (ja) * | 1994-12-01 | 1996-06-21 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5865900A (en) * | 1996-10-04 | 1999-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etch method for removing metal-fluoropolymer residues |
| KR19980043610A (ko) * | 1996-12-04 | 1998-09-05 | 김영환 | 반도체 소자의 콘택홀 세정 방법 |
| KR100332109B1 (ko) * | 1999-06-29 | 2002-04-10 | 박종섭 | 반도체 소자의 비아홀 형성 방법 |
-
2001
- 2001-12-27 KR KR10-2001-0086378A patent/KR100403130B1/ko not_active IP Right Cessation
-
2002
- 2002-12-26 US US10/328,028 patent/US6840249B2/en not_active Expired - Fee Related
- 2002-12-27 JP JP2002379466A patent/JP3758162B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101440282B1 (ko) * | 2007-07-11 | 2014-09-17 | 주성엔지니어링(주) | 플라즈마 세정 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6840249B2 (en) | 2005-01-11 |
| KR100403130B1 (ko) | 2003-10-30 |
| JP3758162B2 (ja) | 2006-03-22 |
| US20030121527A1 (en) | 2003-07-03 |
| JP2003289101A (ja) | 2003-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617244B2 (en) | Etching method | |
| US6479407B2 (en) | Semiconductor device and process for producing the same | |
| JP4914830B2 (ja) | 有機材料の均一な除去を提供するための方法 | |
| JPH10223760A (ja) | アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法 | |
| KR100403130B1 (ko) | 반도체 소자용 금속 배선의 클리닝 방법 | |
| KR100500932B1 (ko) | 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법 | |
| CN101364565A (zh) | 半导体器件的制造方法 | |
| JP5232455B2 (ja) | デュアルダマシン用途における下面反射防止コーティング層の２ステップエッチング | |
| JP2004235637A (ja) | エッチストップ層の２段階形成方法 | |
| US7569481B2 (en) | Method for forming via-hole in semiconductor device | |
| KR20060123144A (ko) | 포토레지스트 스트립 동안의 배리어 재료의 손실 최소화 | |
| CN1661799B (zh) | 半导体器件 | |
| US6743725B1 (en) | High selectivity SiC etch in integrated circuit fabrication | |
| JP3104750B2 (ja) | 半導体装置の製造方法 | |
| US20050136644A1 (en) | Method of fabricating a semiconductor device having metal wiring | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| US20060105576A1 (en) | High ion energy and reative species partial pressure plasma ash process | |
| KR100777925B1 (ko) | 금속 배선 형성 방법 | |
| JP2008085297A (ja) | 半導体装置の製造方法 | |
| KR100458293B1 (ko) | 반도체소자의금속배선후처리방법 | |
| CN115602623A (zh) | 半导体器件及其制作方法 | |
| TW580750B (en) | Forming method of barrier layer for protecting metal conduction wire | |
| KR20050032435A (ko) | 반도체소자의 플러그 제조 방법 | |
| JP2005026654A (ja) | 半導体素子及びその製造方法 | |
| KR100310172B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080930 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |